KR100422355B1 - 솔더 볼 패키지의 실장방법 - Google Patents

솔더 볼 패키지의 실장방법 Download PDF

Info

Publication number
KR100422355B1
KR100422355B1 KR10-2001-0052868A KR20010052868A KR100422355B1 KR 100422355 B1 KR100422355 B1 KR 100422355B1 KR 20010052868 A KR20010052868 A KR 20010052868A KR 100422355 B1 KR100422355 B1 KR 100422355B1
Authority
KR
South Korea
Prior art keywords
solder ball
package
solder
mounting
polymer
Prior art date
Application number
KR10-2001-0052868A
Other languages
English (en)
Other versions
KR20030018640A (ko
Inventor
윤승욱
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2001-0052868A priority Critical patent/KR100422355B1/ko
Publication of KR20030018640A publication Critical patent/KR20030018640A/ko
Application granted granted Critical
Publication of KR100422355B1 publication Critical patent/KR100422355B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81909Post-treatment of the bump connector or bonding area
    • H01L2224/8193Reshaping
    • H01L2224/81935Reshaping by heating means, e.g. reflowing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은 실장 수단으로 솔더 볼을 이용하는 솔더 볼 패키지의 상기 솔더 볼에 의한 접속 신뢰성을 향상시키기 위한 실장방법을 개시한다. 개시된 본 발명에 따른 솔더 볼 패키지의 실장방법은, 솔더 볼이 부착된 패키지 면 상에 상기 솔더 볼 높이의 20∼90%에 해당하는 두께로 폴리머를 도포한 상태로 상기 솔더 볼을 이용해서 패키지를 기판 상에 부착시킨 후, 상기 솔더 볼에 대한 리플로우를 행하며, 상기 리플로우 동안에 상기 솔더 볼이 상기 폴리머로 감싸지도록 하는 것을 특징으로 한다. 여기서, 본 발명의 방법은 상기 리플로우를 220∼250℃ 온도에서 20∼40초 동안 수행한다.

Description

솔더 볼 패키지의 실장방법{METHOD FOR MOUNTING SOLDER BALL PACKAGE}
본 발명은 반도체 패키지에 관한 것으로서, 보다 상세하게는, 실장 수단으로 솔더 볼을 이용하는 패키지(이하, "솔더 볼 패키지"라 칭함)에서의 상기 솔더 볼에 의한 접속 신뢰성을 향상시키기 위한 패키지 실장방법에 관한 것이다.
주지된 바와 같이, 기존의 반도체 패키지는 인쇄회로기판(Printed Circuit Board : 이하, PCB)에의 실장 수단으로서 리드 프레임을 사용하여 왔다. 이러한 기존의 반도체 패키지는 칩을 봉지하고 있는 패키지 몸체의 외측으로 리드 프레임의 아우터 리드가 연장된 구조를 갖으며, 상기 리드 프레임의 아우터 리드를 기판 상에 솔더링하는 것에 의해 실장이 이루어진다.
그런데, 표면 실장 기술(Surface Mounting Technology)에 따라 실장되는 기존의 반도체 패키지는 넓은 실장 면적을 필요로 한다. 즉, 기존의 반도체 패키지는 그 자체 크기에 해당하는 면적 이외에, 패키지 몸체의 외측으로 연장된 리드 프레임의 아우터 리드의 길이만큼의 추가 면적을 실장 면적으로 필요로 하기 때문에, 기존의 반도체 패키지는, 비록, 패키지의 크기 감소를 통해 실장 면적을 감소시키더라도, 실장 면적의 감소에 한계를 갖게 된다.
따라서, 패키지의 표면 실장 면적을 최소화시키고, 그리고, 전기적 신호 경로의 최소화를 통한 전기적 특성을 향상시킬 목적으로, 패키지의 실장 수단으로서 솔더 볼을 이용하는 볼 그리드 어레이(ball grid array) 패키지 및 칩 사이즈(chip size) 패키지에 대한 연구가 활발하게 진행되고 있으며, 일부 상용화되고 있다. 특히, 최근의 어셈블리(assembly) 공정이 공정 수의 감소를 위해 웨이퍼 레벨에서 진행됨에 따라, 실장 수단으로 솔더 볼을 이용하는 패키징 기술은 더욱 주목되고 있다.
그러나, 실장 수단으로 솔더 볼을 이용하는 솔더 볼 패키지는 실장 수단으로 리드 프레임의 아우터 리드를 이용하는 기존인 반도체 패키지에 비해 실장에 사용되는 솔더의 양의 매우 작다. 이 때문에, 전원의 온/오프(On/Off)에 따른 열 사이클링(Temperature cycling) 및 피로(fatigue)에 의해, 도 1에서 보여지는 바와 같이, 솔더 볼(1)에 크랙(C)이 발생되며, 특히, 이러한 크랙(C)이 진행되면서 칩과 솔더 볼간의 조인트부 및 솔더 볼과 기판간의 조인트부에서 파괴가 일어나게 되어, 결국, 솔더 볼(1)에 의한 전기적 접속이 끊어지는 현상이 발생된다.
또한, 최근들어 솔더 볼 패키지가 휴대용 가전기기에 사용됨에 따라, 외부 충격 또는 주기적인 기계적 변형이 인가되는 상황에서의 솔더 볼에 의한 접속 신뢰성이 큰 문제로 되고 있다.
한편, 솔더 조인트부에서의 솔더 볼의 파괴를 방지하기 위한 방법으로, 종래에는 패키지의 실장 후에 언더필(underfill) 공정을 추가로 수행하고 있다. 이러한 언더필 공정에 의하면, 솔더 볼 패키지의 실장 후에 칩과 기판 사이의 공간은 에폭시(epoxy)로 언더필되며, 따라서, 솔더 볼의 접합 신뢰성은 확보된다.
그러나, 상기 언더필 공정을 추가할 경우, 공정 시간의 증가에 따른 생산성의 저하가 초래되며, 또한, 장비 투자 비용으로 인해 제조비용의 증가가 초래된다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 솔더 볼에 의한 전기적 접속의 신뢰성을 향상시킬 수 있는 솔더 볼 패키지의 실장방법을 제공함에 그 목적이 있다.
또한, 본 발명은 생산성의 저하 및 장비 투자 비용의 추가없이도 솔더 볼에 의한 전기적 접속의 신뢰성을 향상시킬 수 있는 솔더 볼 패키지의 실장방법을 제공함에 그 다른 목적이 있다.
도 1은 열 사이클링 테스트 및 피로에 의해 크랙이 발생된 솔더 볼을 보여주는 사진.
도 2 및 도 3은 본 발명의 실시예에 따른 솔더 볼 패키지의 실장방법을 설명하기 위한 도면.
도 4는 도 3에 대응하는 사진.
도 5는 종래 및 본 발명에 따른 패키지들에 대한 솔더 조인트 신뢰성 테스트 결과를 보여주는 그래프.
도 6 및 도 7은 본 발명의 다른 실시예에 따른 솔더 볼 패키지의 실장방법을 설명하기 위한 도면.
* 도면의 주요 부분에 대한 부호의 설명 *
10 : 솔더 볼 20 : 패키지
30,32 : 폴리머 40 : 기판
상기와 같은 목적을 달성하기 위한 본 발명의 솔더 볼 패키지의 실장방법은, 솔더 볼이 부착된 패키지 면 상에 상기 솔더 볼 높이의 20∼90%에 해당하는 두께로 폴리머를 도포한 상태로 상기 솔더 볼을 이용해서 패키지를 기판 상에 부착시킨 후, 상기 솔더 볼에 대한 리플로우를 행하며, 상기 리플로우 동안에 상기 솔더 볼이 상기 폴리머로 감싸지도록 하는 것을 특징으로 한다.
여기서, 본 발명의 방법은 상기 리플로우를 220∼250℃ 온도에서 20∼40초 동안 수행한다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.
도 2 및 도 3은 본 발명의 실시예에 따른 솔더 볼 패키지의 실장방법을 설명하기 위한 도면으로서, 이를 설명하면 다음과 같다.
본 발명은 솔더 볼의 전체가 폴리머로 감싸지는 방식을 이용하여 상기 솔더 볼의 기계적 특성이 향상되도록 하고, 그래서, 솔더 볼에 의한 접합 신뢰성을 향상시킨다.
자세하게, 본 발명은 솔더 볼 패키지를 실장하기 전, 도 2에 도시된 바와 같이, 우선 솔더 볼(10)이 부착된 패키지 면 상에 상기 솔더 볼(10)을 완전히 덮지 않도록 하는 두께, 예컨데, 상기 솔더 볼(10) 높이의 20∼50%에 해당하는 두께로 유동성을 갖는 폴리머(30)를 도포한다.그런다음, 도 3에 도시된 바와 같이, 이러한 솔더 볼 패키지(20)를 기판(40) 상에 부착한 후, 상기 솔더 볼(10)을 경화시키기 위한 리플로우(reflow) 공정을 220∼250℃에서 20∼40초 동안 수행하여 상기 솔더 볼 패키지(20)을 실장한다.
이 때, 상기 리플로우(reflow)가 진행되는 동안에 솔더 볼(10)의 완전 경화가 이루어져 상기 솔더 볼(10)에 의한 패키지(20)의 접합 및 전기적 접속이 이루어지며, 동시에, 상기 폴리머(30)의 유동이 일어나, 도 3 및 도 4에 도시된 바와 같이, 폴리머(30)가 솔더 볼(10)의 상단부 및 하단부 모두를 감싸는 필렛(fillet) 형상을 갖게 된다. 이 경우, 취약한 솔더 볼(10)의 접합 강도를 폴리머(30)에 의해 강화되며, 결과적으로, 솔더 볼(10)에 의한 접합 강도 및 전기적 접속의 신뢰성이 향상된다.
도 5는 종래의 방법 및 본 발명의 방법에 따라 실장된 솔더 볼 패키지에서의 솔더 볼의 접속 신뢰성을 비교한 그래프로서, X축은 특성 수명(Characteristic life time)을, 그리고, Y축은 테스트 디바이스의 파괴(cumulated device failure) 발생률을 각각 나타낸다.
도시된 바와 같이, 전체 테스트 디바이스들 중에서 63.7% 정도의 디바이스들에서 파괴가 일어날 때, 솔더 볼이 폴리머에 의해 감싸지지 않은 종래의 패키지(A)는 298.712의 특성 수명을 나타내지만, 솔더 볼이 폴리머로 감싸진 본 발명의 패키지(B)는 382.608의 특성 수명을 나타낸다. 이 값들로부터, 솔더 볼에 의한 접합 강도는 폴리머에 의해 감싸지는 본 발명의 패키지(B)가 상기 폴리머에 의해 감싸지지 않은 종래의 패키지(A) 보다 30∼50% 정도 향상됨을 알 수 있다.
따라서, 본 발명에서와 같이, 솔더 볼 패키지의 실장 전에 솔더 볼이 부착된 패키지 면 상에 폴리머를 도포하고, 이러한 솔더 볼 패키지를 실장하면, 상기 폴리머에 의한 솔더 볼의 접합 강도의 강화가 이루어져, 결국, 상기 솔더 볼에 의한 접속 신뢰성을 향상시킬 수 있게 된다.
또한, 본 발명의 실시예에 따르면, 언더필 공정의 수행없이, 단지, 폴리머의 도포만으로 솔더 볼의 접속 신뢰성을 향상시킬 수 있기 때문에 생산성의 저하 및 장비 투자 비용의 증가도 방지할 수 있다.
도 6 및 도 7은 본 발명의 다른 실시예에 따른 솔더 볼 패키지의 실장방법을 설명하기 위한 도면들이다.
도 6에 도시된 바와 같이, 폴리머(32)는 솔더 볼(10)의 대부분을 덮는 두께, 예컨데, 솔더 볼(10) 높이의 90% 정도로 도포된다. 이 경우, 상기 폴리머(32)의 도포 후에 패키지의 부착 및 220∼250℃에서 20∼40초 동안 리플로우를 수행하면, 도 7에 도시된 바와 같이, 상기 폴리머(32)는 상기 솔더 볼(10)은 물론, 솔더 볼 사이 공간도 채우게 된다.
따라서, 이 실시예에 따르면, 솔더 볼(10)에 의한 접속 신뢰성은 이전 실시예에서의 그것 보다 더욱 향상되며, 특히, 언더필 공정의 추가없이도 언더필 공정을 수행한 것에 필적할만한 솔더 볼(10)의 접속 신뢰성을 얻게 된다.
이상에서 설명한 바와 같이, 본 발명은 솔더 볼이 부착된 패키지 면 상에 폴리머를 도포한 상태로 상기 솔더 볼에 의한 실장을 수행하기 때문에, 상기 실장 시의 리플로우 동안에 상기 폴리머가 솔더 볼을 감싸도록 하는 것에 의해 상기 솔더 볼에 의한 접합 강도를 높일 수 있다. 따라서, 솔더 볼에 의한 접속 신뢰성을 향상시킬 수 있다. 또한, 보다 적은 크기의 솔더 볼로도 접속 신뢰성을 확보할 수 있기 때문에, 패키지의 높이를 낮출 수 있게 되고, 그래서, 휴대용 가전기기의 개발을 가속화시킬 수 있다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (3)

  1. 실장 수단으로 솔더 볼을 이용하는 솔더 볼 패키지의 실장방법에 있어서,
    솔더 볼이 부착된 패키지 면 상에 상기 솔더 볼 높이의 20∼90%에 해당하는 두께로 폴리머를 도포한 상태로 상기 솔더 볼을 이용해서 패키지를 기판 상에 부착한 후, 상기 솔더 볼에 대한 리플로우를 행하며, 상기 리플로우 동안에 상기 솔더 볼이 상기 폴리머로 감싸지도록 하는 것을 특징으로 하는 솔더 볼 패키지의 실장방법.
  2. 삭제
  3. 제 1 항에 있어서, 상기 리플로우는 220∼250℃ 온도에서 20∼40초 동안 수행하는 것을 특징으로 하는 솔더 볼 패키지의 실장방법.
KR10-2001-0052868A 2001-08-30 2001-08-30 솔더 볼 패키지의 실장방법 KR100422355B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0052868A KR100422355B1 (ko) 2001-08-30 2001-08-30 솔더 볼 패키지의 실장방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0052868A KR100422355B1 (ko) 2001-08-30 2001-08-30 솔더 볼 패키지의 실장방법

Publications (2)

Publication Number Publication Date
KR20030018640A KR20030018640A (ko) 2003-03-06
KR100422355B1 true KR100422355B1 (ko) 2004-03-11

Family

ID=27721604

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0052868A KR100422355B1 (ko) 2001-08-30 2001-08-30 솔더 볼 패키지의 실장방법

Country Status (1)

Country Link
KR (1) KR100422355B1 (ko)

Also Published As

Publication number Publication date
KR20030018640A (ko) 2003-03-06

Similar Documents

Publication Publication Date Title
US5908317A (en) Method of forming chip bumps of bump chip scale semiconductor package
US5953814A (en) Process for producing flip chip circuit board assembly exhibiting enhanced reliability
JP5649805B2 (ja) 半導体装置の製造方法
US20020158330A1 (en) Circuit board having a heating means and a hermetically sealed multi-chip package
TWI419300B (zh) 內建電子零件之基板及其製造方法
US20050093153A1 (en) BGA package with component protection on bottom
KR20020044577A (ko) 개선된 플립-칩 결합 패키지
US7612450B2 (en) Semiconductor package including dummy board and method of fabricating the same
JP3849277B2 (ja) 半導体装置
JP2017143196A (ja) 電子装置及びその製造方法
KR100422355B1 (ko) 솔더 볼 패키지의 실장방법
US6434817B1 (en) Method for joining an integrated circuit
JP3385533B2 (ja) 半導体装置
WO2012001644A1 (en) Method for encapsulating integrated circuit component solder joints with epoxy flux and apparatus provided with encapsulated solder joint
JPH08250835A (ja) 金属バンプを有するlsiパッケージの実装方法
US20050196907A1 (en) Underfill system for die-over-die arrangements
US20060063305A1 (en) Process of fabricating flip-chip packages
KR100665288B1 (ko) 플립칩 패키지 제조방법
JPH08139226A (ja) 半導体回路装置及びその回路実装方法
US20080272480A1 (en) Land grid array semiconductor package
KR100618901B1 (ko) 비선형적 충격 특성을 갖는 반도체 패키지 및 그 제조방법
KR100209267B1 (ko) 비.지.에이 패키지의 열방출부 형성방법
JP3951903B2 (ja) 半導体装置及び半導体装置実装体の製造方法
KR20030095036A (ko) 플립 칩 패키지의 솔더 범프 연결방법
KR101096437B1 (ko) 솔더 조인트 신뢰성이 향상된 패키지 및 패키징 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110126

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee