KR100418068B1 - 리드프레임의 제조방법 - Google Patents

리드프레임의 제조방법 Download PDF

Info

Publication number
KR100418068B1
KR100418068B1 KR1019970002309A KR19970002309A KR100418068B1 KR 100418068 B1 KR100418068 B1 KR 100418068B1 KR 1019970002309 A KR1019970002309 A KR 1019970002309A KR 19970002309 A KR19970002309 A KR 19970002309A KR 100418068 B1 KR100418068 B1 KR 100418068B1
Authority
KR
South Korea
Prior art keywords
layer
gold
copper
thin wire
substrate
Prior art date
Application number
KR1019970002309A
Other languages
English (en)
Other versions
KR970060427A (ko
Inventor
겐지 오사와
마코토 이토
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR970060427A publication Critical patent/KR970060427A/ko
Application granted granted Critical
Publication of KR100418068B1 publication Critical patent/KR100418068B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

고품질의 리드프레임(lead frame)을 간단히 제조할 수 있는 리드프레임의 제조방법을 제공한다.
구리판의 위에 선택적으로 패턴층을 형성하고, 이 패턴층을 형성한 기판의 표면에 패턴층을 마스크로 하여 금을 도금하여 금층을 형성한다. 이어서, 이 금층의 위에 구리를 도금하여 구리층을 형성하고, 금층과 구리층의 2층으로 이루어지는 세선(細線)리드를 형성한다. 그 후, 패턴층을 선택적으로 제거하고, 절연레지스트막을 형성하여 구리판을 에칭한다. 이 때, 금층을 에칭스톱층으로 한다. 이로써, 2층의 층구조를 가지는 세선리드를 가지는 리드프레임이 형성된다.

Description

리드프레임의 제조방법
본 발명은, 세선리드를 가지고, 이 세선리드가 반도체소자에 대하여 전기적으로 접속되는 리드프레임의 제조방법에 관한 것이며, 특히 세선리드중 최소한 반도체소자와의 전기적 접속부가 2층 이상의 층구조를 가지는 리드프레임의 제조방법에 관한 것이다.
종래, 이 종류의 리드프레임으로서, 반도체소자(칩)와 전기적으로 접속되는 세선리드의 반도체소자와의 접촉부가 구리(Cu)층 및 금(Au)층으로 이루어지는 층구조로 되어 있는 것이 있다. 이 리드프레임은, 구리의 세선리드를 금으로 도금하든가, 또는 구리의 세선리드에 금의 범프(돌기형의 접속전극)를 형성함으로써 제조하거나 하고 있었다.
이 중, 구리의 세선리드를 금으로 도금하는 방법은, 먼저, 도 8A에 나타낸바와 같이, 폴리이미드테이프(41)에 구리박(箔)(42)을 접착제로 접착시킨 후, 이 구리박(42)을 에칭에 의하여 선택적으로 제거함으로써, 도 8B에 나타낸 바와 같은 세선리드(43)를 형성하고, 이어서 도 8C에 나타낸 바와 같이 세선리드(43)의 표면을 금층(44)으로 도금하는 것이다.
한편, 구리의 세선리드에 금의 범프를 형성하는 방법은, 먼저, 도 9A에 나타낸 바와 같이, 표면에 알루미늄(Al)막(51)과 동막(52)이 형성된 구리판(53)의 표면에 구리를 도금하여 세선리드(54)를 형성한 후, 도 9B에 나타낸 바와 같이 세선리드(54)를 절연막(55)으로 피복하는 동시에 알루미늄막(51)을 에칭스톱층으로 하여 구리판(53)을 에칭하여 선택적으로 제거한다. 이어서, 도 9C에 나타낸 바와 같이 알루미늄(51)과 구리막(52)과를 에칭하여 선택적으로 제거하고, 이어서, 도 9D에 나타낸 바와 같이 세선리드(54)의 선단에 금을 증착하여 범프(56)를 형성하는 것이다.
그러나, 전술한 세선리드를 금도금하는 방법에서는, 구리박(42)을 에칭하여 세선리드(43)를 형성하고 있으므로, 사이드에칭이 발생하여 세선리드(43)의 단면적이 작아져 버려, 세선리드(43)의 강도가 현저하게 약해진다. 그러므로, 금을 도금하여 금층(44)을 형성할 때에, 세선리드(43)가 구부러지기 쉽다고 하는 문제가 있었다.
한편, 세선리드에 금의 범프를 형성하는 방법에서는, 증착법에 의하여 금의 범프(56)를 형성하고 있으므로, 증착에 장시간을 요하는 동시에, 제조공정이 연속되지 않아, 제조효율이 나쁘다고 하는 문제가 있었다. 또, 이 방법에서는 범프(56)의 막두께를 3㎛ 이상으로 하는 것이 곤란하고, 또한 막두께의 정밀도도 낮아, 품질을 향상시키는 것이 곤란하다고 하는 문제도 있었다. 또한, 지그도 다수 필요하게 되어, 제조코스트가 높아진다고 하는 문제도 있었다.
본 발명은 이러한 문제점을 감안하여 이루어진 것이며, 그 목적은, 품질이 향상된 리드프레임을 용이하게, 또한 염가로 제조할 수 있는 리드프레임의 제조방법을 제공하는 것에 있다.
도 1A∼F는 본 발명의 제1의 실시의 형태에 관한 리드프레임(lead frame)의 제조방법을 설명하기 위한 공정도.
도 2는 도 1A∼F에 나타낸 방법에 의하여 제조한 리드프레임의 사용상태를 설명하기 위한 단면도.
도 3A∼G는 본 발명의 제2의 실시의 형태에 관한 리드프레임의 제조방법을 설명하기 위한 공정도.
도 4는 도 3A­G에 나타낸 방법에 의하여 제조한 리드프레임의 사용상태를 설명하기 위한 단면도.
도 5A∼E는 본 발명의 제3의 실시의 형태에 관한 리드프레임의 제조방법을 설명하기 위한 공정도.
도 6A∼C는 도 5A∼E에 계속되는 공정을 설명하기 위한 공정도.
도 7은 도 5A∼E 및 도 6A∼C에 나타낸 방법에 의하여 제조한 리드프레임의 사용상태를 설명하기 위한 단면도.
도 8A∼C는 종래의 리드프레임의 제조방법을 설명하기 위한 공정도.
도 9A∼D는 종래의 다른 리드프레임의 제조방법을 설명하기 위한 공정도.
〈도면의 주요부분에 대한 부호의 설명〉
1：반도체칩, 2：전극패드, 11：구리판(기판), 12：패턴층, 13,23,33：세선(細線)리드, 13a,33a：금층, 13b,23b,33c：구리층, 14：절연레지스트막(절연막), 15：접속부, 23a：하층금층, 23c：상층금층, 31：기판, 31a：구리판, 31b：알루미늄층.
본 발명의 리드프레임의 제조방법은, 반도체칩의 전극에 대하여 세선리드가 전기적으로 접속되는 동시에, 세선리드중 최소한 반도체칩과의 전기적 접속부가 2층 이상의 층구조를 가지는 리드프레임의 제조방법으로서, 기판상에 금속도금에 대한 마스크용의 패턴층을 형성하는 공정과, 패턴층이 형성된 측의 기판의 표면에, 패턴층을 마스크로 하여 2이상의 금속을 차례로 각각 도금하여 2이상의 층을 형성하여, 2층 이상의 층구조를 가지는 세선리드를 형성하는 공정과로 이루어지는 것이다.
또한, 본 발명의 리드프레임의 제조방법은, 또한 세선리드를 형성한 후, 패턴층을 제거하고, 이어서 세선리드의 최소한 전기적 접속부를 제외한 영역을 절연막에 의하여 피복하는 공정과, 세선리드의 복수의 층중 기판에 직접 접촉한 층을 에칭스톱층으로 하여 에칭함으로써 기판을 선택적으로 제거하는 공정과로 이루어지는 것이다.
또한, 본 발명의 리드프레임의 제조방법은, 기판이 복수의 층으로 이루어지는 층구조인 경우에, 패턴층을 형성하는 공정 및 세선리드를 형성하는 공정에 더하여, 세선리드를 형성한 후, 패턴층을 제거하고, 이어서 세선리드의 최소한 전기적 접속부를 제외한 영역을 절연막에 의하여 피복하는 공정과, 기판중 하나의 층을 에칭스톱층으로 하여 에칭함으로써 기판의 일부를 선택적으로 제거하는 공정과, 기판의 일부를 선택적으로 제거한 후, 에칭스톱층으로서 사용한 층을 선택적으로 제거하는 공정과로 이루어지도록 구성한 것이다.
본 발명의 리드프레임의 제조방법에서는, 기판상에 선택적으로 패턴층이 형성된 후, 이 패턴층이 형성된 측의 기판의 표면에 패턴층을 마스크로 하여 2이상의 금속이 차례로 각각 도금된다. 이로써, 2층 이상의 층구조를 가지는 세선리드가 형성된다.
다음에, 본 발명의 실시의 형태에 대하여 도면을 참조하여 상세하게 설명한다.
도 1A∼F는 본 발명의 제1의 실시의 형태에 관한 리드프레임의 제조방법에 있어서의 각 공정마다의 단면도를 나타낸 것이다.
본 실시의 형태에서는, 먼저, 도 1A에 나타낸 바와 같이, 리드프레임을 도금에 의하여 제조하기 위하여, 기판으로서 예를 들면 두께 150㎛ 정도의 구리판(11)을 준비한다.
이어서, 도 1B에 나타낸 바와 같이, 이 구리판(11)의 위에 포토레지스트막을 도포형성하고, 그것을 선택적으로 노광하여 패터닝을 행하여, 패턴층(12)을 형성한다. 이 때 사용하는 포토레지스트재는, 예를 들면 전착(電着)레지스트이며, 형성하는 포토레지스트막의 두께는, 예를 들면 10∼30㎛이다. 또, 노광의 노광량은, 예를 들면 150∼400mj/cm2이며, 현상은 Na2CO31％용액(45℃)을 사용하여 스프레이함으로써 행한다.
패턴층(12)을 형성한 후, 도 1C에 나타낸 바와 같이, 이 패턴층(12)이 형성된 측의 구리판(11)의 표면에 패턴층(12)을 마스크로 하여 금을 도금하여, 예를 들면 두께 0.1∼5㎛의 금층(13a)을 형성한다. 이 때, 도금액으로는 예를 들면 노시안(no­cyan)계 금도금액을 사용하고, 전류밀도를 0.05A/dm2, 온도를 40℃로 하여 전기도금을 행한다.
금층(13a)을 형성한 후, 도 1D에 나타낸 바와 같이, 이 금층(13a)의 위에 구리를 도금하여, 예를 들면 두께 5∼30㎛의 구리층(13b)을 형성하고, 금층(13a)과 구리층(13b)과의 2층으로 이루어지는 세선리드(13)를 형성한다. 이 때, 도금액으로는 황산구리(CuSO4)가 80g/1, 황산(H2SO4)이 200g/1 및 염소이온(Cl－)이 50ppm의 것을 사용하고, 전류밀도를 1.0∼4.0 A/dm2로 하여 전기도금을 행한다.
구리층(13b)을 형성한 후, 도 1E에 나타낸 바와 같이, 패턴층(12)을 제거하고, 이어서 세선리드(13)가 형성된 구리판(11)상에 세선리드(13)의 선단부를 제외하여 선택적으로 절연레지스트막(14)을 형성한다.
절연레지스트막(14)을 형성한 후, 구리판(11)을 절연레지스트막(14)이 형성된 면의 반대측으로부터 선택적으로 에칭한다. 이 에칭은, 예를 들면 에칭액으로서 10∼20％의 과산화수소(H2O2)용액과 10∼18％의 황산(H2SO4)용액과의 혼합용액을 사용하고, 이것을 45℃로 가열하여 스프레이함으로써 행한다. 이 때의 에칭스톱층은 금층(13a)이다.
이로써, 도 1F에 나타낸 바와 같이 일면측이 금층(13a)이고, 타면측이 구리층(13b)의 2층으로 이루어지는 세선리드(13)를 가지고, 일부가 전기적으로 분리된 리드프레임이 형성된다.
이와 같이 하여 제조된 리드프레임은, 도 2에 나타낸 바와 같이, LSI (Large Scale Integration) 등의 반도체칩(1)에 배설된 전극패드(2)에 대하여 세선리드(13)의 선단부의 접속부(15)가, 초음파공구 등에 의하여 접촉되어 전기적으로 접속됨으로써 이용된다. 이 때, 세선리드(13)는 금층(13a)이 전극패드(2)에 대하여 접촉한다.
이와 같이, 본 실시의 형태에 관한 리드프레임의 제조방법에 의하면, 패턴층(12)을 형성한 측의 구리판(11)의 표면에 금을 도금하여 금층(13a)을 형성한 후, 구리를 도금하여 구리층(13b)을 형성하도록 하였으므로, 일면측이 금층(13a)이고, 타면측이 구리층(13b)의 2층 구조로 이루어지는 세선리드(13)를 용이하게 형성할 수 있다.
즉, 종래의 구리의 세선리드를 금도금하는 방법과 같이, 세선리드(43)(도 8)가 구부러지는 일이 없이, 품질의 향상을 도모할 수 있다. 또, 종래의 구리의 세선리드에 금의 범프를 형성하는 방법과 같이, 범프(56)(도 9)를 형성할 필요가 없으므로, 범프(56)를 형성하기 위한 시간을 생략할 수 있어 제조효율이 향상되는 동시에, 범프(56)의 형성위치의 정밀도가 문제로 되는 것과 같은 일이 없다. 또한, 진공증착법에 의하여 금의 범프(56)를 형성하는 경우에는 금의 낭비가 많은 것에 비하여, 본 발명의 실시의 형태에 의하면 낭비가 적어 금의 사용량을 필요최소한으로 할 수 있어, 경제적이다.
도 3A∼G는 본 발명의 제2의 실시의 형태에 관한 리드프레임의 제조방법에 있어서의 각 공정마다의 단면도를 나타낸 것이다.
본 제2의 실시의 형태에 관한 방법에서는, 도 3A 및 B에 나타낸 바와 같이, 제1의 실시의 형태와 동일하게 하여, 기판으로서 구리판(11)을 준비하고, 이 구리판(11)상에 패턴층(12)을 선택적으로 형성한다.
패턴층(12)을 형성한 후, 도 3C 및 D에 나타낸 바와 같이, 제1의 실시의 형태와 동일하게 하여, 패턴층(12)이 형성된 측의 구리판(11)의 표면에 패턴층(12)을 마스크로 하여 금을 도금하여 예를 들면 두께 0.1∼5㎛의 하층금층(23a)을 형성한 후, 이 하층금층(23a)의 위에 구리를 도금하여 예를 들면 두께 5∼20㎛의 구리층(23b)을 형성한다.
구리층(23b)을 형성한 후, 도 3E에 나타낸 바와 같이, 하층금층(23a)을 형성한 것과 동일하게 하여, 구리층(23b)의 위에 금을 도금하여 예를 들면 두께 0.1∼5㎛의 상층금층(23c)을 형성하고, 하층금층(23a)과 구리층(23b)과 상층금층(23c)과의 3층구조로 이루어지는 세선리드(23)를 형성한다.
상층금층(23c)을 형성한 후, 도 3F에 나타낸 바와 같이, 제1의 실시의 형태와 동일하게 하여, 패턴층(12)을 제거한 후, 세선리드(23)의 선단부를 제외하고 절연레지스트막(14)을 선택적으로 형성한다. 그 후, 제1의 실시의 형태와 동일하게 하여, 구리판(11)을 선택적으로 에칭한다. 이 때의 에칭스톱층은 하층금층(23a)이다.
이로써, 도 3G에 나타낸 바와 같이, 일면측이 하층금층(23a)이고, 타면측이 상층금층(23c)이며 또한 하층금층(23a)과 상층금층(23c)과의 사이에 구리층(23b)이 삽입된 3층 구조의 세선리드(23)를 가지고, 일부가 전기적으로 분리된 리드프레임이 형성된다.
이와 같이 하여 제조된 리드프레임은, 도 4에 나타낸 바와 같이, 반도체칩(1)에 배설된 전극패드(2)에 대하여 초음파공구 등에 의하여 세선리드(23)의 접속부(15)가 접촉되어 전기적으로 접속된다. 이 때, 세선리드(23)는 하층금층(23a)이 전극패드(2)에 대하여 접촉한다.
이와 같이 본 실시의 형태에 관한 리드프레임의 제조방법에 의하면, 패턴층(12)을 형성한 측의 구리판(11)의 표면에 패턴층(12)을 마스크로 하여 금을 도금하여 하층금층(23a)을 형성한 후, 구리를 도금하여 구리층(23b)을 형성하고, 또한 금을 도금하여 상층금층(23c)을 형성하도록 하였으므로, 일면측이 하층금층(23a)이고, 타면측이 상층금층(23c)이며 또한 하층금층(23a)과 상층금층(23c)과의 사이에 구리층(23b)이 삽입된 3층구조의 세선리드(23)를 용이하게 형성할 수 있다. 즉, 제2의 실시의 형태는 제1의 실시의 형태와 동일한 효과를가진다.
도 5A∼E는 본 발명의 제3의 실시의 형태에 관한 리드프레임의 제조방법에 있어서의 각 공정마다의 단면도이다.
본 실시의 형태에 관한 방법에서는, 먼저, 도 5A에 나타낸 바와 같이, 예를 들면 두께 150㎛ 정도의 구리판(31a)의 위에, 예를 들면 두께 3㎛의 알루미늄층(31b)을 스퍼터링법에 의하여 형성한다. 이 알루미늄층(31b)이 에칭스톱층으로서의 역할을 가지는 것이다.
이어서, 이 알루미늄층(31b)상에, 예를 들면 두께 0.5㎛의 크롬(Cr)층(31c)을 형성하는 동시에, 다시 그 위에, 예를 들면 두께 3㎛의 니켈(Ni)층(31d)을 형성하여 4층 구조로 이루어지는 기판(31)을 형성한다. 그리고, 크롬층(31c) 및 니켈층(31d)도 스퍼터링법에 의하여 형성한다.
이어서, 도 5B에 나타낸 바와 같이, 이 기판(31)의 위(구체적으로는, 니켈층(31d)의 위)에, 제1의 실시의 형태와 동일하게 하여, 선택적으로 패턴층(12)을 형성한다.
패턴층(12)을 형성한 후, 도 5C에 나타낸 바와 같이, 제1의 실시의 형태와 동일하게 하여, 패턴층(12)이 형성된 측의 기판(31)의 표면에 패턴층(12)을 마스크로 하여 금을 도금하여, 예를 들면 두께 2㎛의 금층(33a)을 형성한다. 그 후, 이 금층(33a)의 위에 니켈을 도금하여, 예를 들면 두께 1㎛의 니켈층(33b)을 형성한다. 이 때, 도금액으로는 예를 들면 황산니켈 300g/1, 염화니켈 30g/1, 붕산40g/1의 것을 사용하고, 전류밀도는 2A/dm2로 전기도금을 행한다. 또한, 이 니켈층(33b)은, 금층(33a)과 후술하는 구리층(33c)(도 5D 참조)과의 접합강도를 높이기 위한 것이다.
니켈층(33b)을 형성한 후, 도 5D에 나타낸 바와 같이, 제1의 실시의 형태와 동일하게 하여 니켈층(33b)의 위에 구리를 도금하여, 예를 들면 두께 15㎛의 구리층(33c)을 형성한다. 이로써, 금층(33a)과 구리층(33c)과를 니켈층(33b)으로 접합한 3층 구조로 이루어지는 세선리드(33)가 형성된다.
구리층(33c)을 형성한 후, 도 5E에 나타낸 바와 같이, 제1의 실시의 형태와 동일하게 하여, 패턴층(12)을 제거하고, 이어서 세선리드(33)의 선단부 및 접속공(16a)을 제외하고 선택적으로 절연레지스트막(14)을 형성한다. 그 후, 도 6A에 나타낸 바와 같이 절연레지스트막(14)의 위에 도전성의 땜납볼층(16)을 형성하여, 접속공(16a)을 통하여 금층(33a)과 전기적으로 접속시킨다.
땜납볼층(16)을 형성한 후, 도 6B에 나타낸 바와 같이, 제1의 실시의 형태와 동일하게 하여, 구리판(31a)을 선택에칭한다. 이 때의 에칭스톱층은 알루미늄층(31b)이다.
구리판(31a)을 에칭한 후, 도 6C에 나타낸 바와 같이, 알루미늄층(31b), 크롬층(31c) 및 니켈층(31d)을 순차 선택적으로 에칭한다. 이들의 에칭은, 에칭액으로서 예를 들면, 구리판(31a)에는 과산화수소 및 황산의 혼합액, 알루미늄층(31b)에는 인산계의 것, 니켈층(31d)에는 황산, 과산화수소 및 염산의 혼합액을 사용한다. 크롬층(31c)은 매우 얇으므로, 니켈층(31d)과 동시에 제거된다. 니켈층(31d)을 에칭할 때의 스톱층이 세선리드(33)의 금층(33a)이다.
이로써, 도 6C에 나타낸 바와 같이, 일면측이 금층(33a)이고, 타면측이 구리층(33c)이며, 이 금층(33a)과 구리층(33c)과를 니켈층(33b)으로 접합한 3층 구조로 이루어지는 세선리드(33)를 가지는 리드프레임이 형성된다.
이와 같이 하여 제조된 리드프레임은, 도 7에 나타낸 바와 같이, 반도체칩(1)의 전극패드(2)에 대하여 세선리드(33)의 접속부(15)가 접촉되어 전기적으로 접속됨으로써 이용된다. 이 때, 세선리드(33)는, 금층(33a)이 전극패드(2)에 대하여 접촉한다.
이와 같이 본 실시의 형태에 관한 리드프레임의 제조방법에 의하면, 구리판(31a)의 위에 에칭스톱층으로서의 알루미늄층(31b)을 형성한 기판(31)을 사용하고, 기판(31)중 알루미늄층(31b)을 형성한 측의 면에 금을 도금하여 금층(33a)을 형성한 후, 그 윗쪽에 구리를 도금하여 구리층(33c)을 형성하도록 하였으므로, 알루미늄층(31b)을 에칭스톱층으로서 이용함으로써, 일면측이 금층(33a)이고, 타면측이 구리층(33c)으로 이루어지는 세선리드(33)를 용이하게 형성할 수 있다. 즉, 상기 제1의 실시의 형태와 동일한 효과를 가진다.
이상, 실시의 형태를 들어 본 발명을 설명하였으나, 본 발명은 상기 실시의 형태에 한정되는 것은 아니고, 여러가지의 변형 또는 변경이 가능하다. 예를 들면, 상기 제1 및 제2의 실시의 형태에서는, 세선리드(13),(23)의 금층(13a), (23a), (23c)과 구리층(13b),(23b)과를 각각 직접 접합하도록 하고 있지만, 제3의실시의 형태와 같이, 니켈층(33b) 등의 접합층을 그들의 사이에 삽입해도 된다.
또, 상기 제3의 실시의 형태에서는, 기판(31)에 니켈층(31d)을 형성하였으나, 니켈층(31d)의 대신에 구리층을 형성해도 된다.
또한, 상기 제3의 실시의 형태에서는, 세선리드(33)를 형성할 때에, 기판(31)상에 금층(33a)을 형성하고, 그 윗쪽에 구리층(33c)을 형성하였으나, 먼저 구리층을 기판(31)의 위에 형성하고, 그 윗쪽에 금층을 형성하도록 해도 된다.
이상 설명한 바와 같이, 본 발명에 관한 리드프레임의 제조방법에 의하면, 패턴층이 형성된 측의 기판의 표면에 패턴층을 마스크로 하여 2이상의 금속을 차례로 각각 도금하여 2이상의 층을 형성하도록 하였으므로, 2층 이상의 층구조를 가지는 세선리드를 매우 용이하게 형성할 수 있다.
따라서, 종래의 구리의 세선리드를 금도금하는 방법과 같이 세선리드가 구부러지는 일이 없어, 품질의 향상을 도모할 수 있다고 하는 효과를 얻는다. 또, 종래의 구리의 세선리드에 금의 범프를 형성하는 방법과 같이 범프(접속전극)를 형성할 필요가 없고, 범프의 형성공정을 생략할 수 있어 제조효율을 향상시킬 수 있는 동시에, 범프의 형성위치의 정밀도가 문제로 되는 일이 없어, 정밀도상도 문제가 없어진다고 하는 효과도 얻는다. 또한, 진공증착법에 의하여 금의 범프를 형성하는 종래의 방법에 비하여, 낭비가 적어 금의 사용량을 필요최소한으로 할 수 있어, 경제적으로 된다고 하는 효과도 얻는다.

Claims (7)

  1. 반도체칩의 전극에 대하여 세선(細線)리드가 전기적으로 접속되는 동시에, 세선리드중 최소한 반도체칩과의 전기적 접속부가 2층 이상의 층구조를 가지는 리드프레임의 제조방법으로서,
    기판상에 금속도금에 대한 마스크용의 패턴층을 형성하는 공정과,
    상기 패턴층이 형성된 측의 기판의 표면에, 상기 패턴층을 마스크로 하여 2 이상의 금속을 차례로 각각 도금하여 2이상의 층을 형성하여, 2층 이상의 층구조를 가지는 세선리드를 형성하는 공정과
    로 이루어지는 것을 특징으로 하는 리드프레임의 제조방법
  2. 청구항 1에 있어서, 또한
    상기 세선리드를 형성한 후, 상기 패턴층을 제거하고, 이어서 상기 세선리드의 최소한 전기적 접속부를 제외한 영역을 절연막에 의하여 피복하는 공정과,
    상기 세선리드의 복수의 층중 상기 기판에 직접 접촉한 층을 에칭스톱층으로하여 에칭함으로써 상기 기판을 선택적으로 제거하는 공정과
    로 이루어지는 것을 특징으로 하는 리드프레임의 제조방법.
  3. 청구항 1에 있어서, 상기 기판은, 복수의 층으로 이루어지는 층구조를 가지고 있으며, 상기 패턴층을 형성하는 공정 및 상기 세선리드를 형성하는 공정에 더하여,
    상기 세선리드를 형성한 후, 상기 패턴층을 제거하고, 이어서 상기 세선리드의 최소한 전기적 접속부를 제외한 영역을 절연막에 의하여 피복하는 공정과,
    상기 기판중 하나의 층을 에칭스톱층으로 하여 에칭함으로써 상기 기판의 일부를 선택적으로 제거하는 공정과,
    상기 기판의 일부를 선택적으로 제거한 후, 상기 에칭스톱층으로서 사용한 층을 선택적으로 제거하는 공정과
    로 이루어지는 것을 특징으로 하는 리드프레임의 제조방법.
  4. 청구항 3에 있어서, 상기 기판은, 구리판의 위에 최소한 1층 이상 형성된 복수의 층구조를 가지고 있으며, 구리판의 위에 에칭스톱층으로서의 알루미늄층이 최소한 1층 포함되어 있는 것을 특징으로 하는 리드프레임의 제조방법.
  5. 청구항 1에 있어서, 상기 세선리드는, 일면측이 금층이고, 타면측이 구리층의 2층 이상의 층구조를 가지고 있으며, 상기 기판의 표면에 금을 도금하여 금층을 형성하는 동시에, 이 금층의 윗쪽에 구리를 도금하여 구리층을 형성하는 것을 특징으로 하는 리드프레임의 제조방법.
  6. 청구항 1에 있어서, 상기 세선리드는, 일면측이 금층인 동시에 타면측도 금층이고, 이 2개의 금층의 사이에 구리층이 삽입된 3층 이상의 층구조를 가지고 있으며, 상기 기판의 표면에 금을 도금하여 금층을 형성하는 동시에, 이 금층의 윗쪽에 구리를 도금하여 구리층을 형성하고, 또한 이 구리층의 윗쪽에 금을 도금하여 금층을 형성하는 것을 특징으로 하는 리드프레임의 제조방법.
  7. 청구항 3에 있어서, 상기 세선리드는, 일면측이 구리층이고, 타면측이 금층의 2층 이상의 층구조를 가지고 있으며, 상기 기판의 표면에 구리를 도금하여 구리층을 형성하는 동시에, 이 구리층의 윗쪽에 금을 도금하여 금층을 형성하는 것을 특징으로 하는 리드프레임의 제조방법.
KR1019970002309A 1996-01-31 1997-01-28 리드프레임의 제조방법 KR100418068B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP96-35730 1996-01-31
JP03573096A JP3171093B2 (ja) 1996-01-31 1996-01-31 リードフレームの製造方法と半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR970060427A KR970060427A (ko) 1997-08-12
KR100418068B1 true KR100418068B1 (ko) 2004-03-26

Family

ID=12449968

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970002309A KR100418068B1 (ko) 1996-01-31 1997-01-28 리드프레임의 제조방법

Country Status (4)

Country Link
US (1) US6077727A (ko)
JP (1) JP3171093B2 (ko)
KR (1) KR100418068B1 (ko)
TW (1) TW328167B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6110761A (en) * 1997-08-05 2000-08-29 Micron Technology, Inc. Methods for simultaneously electrically and mechanically attaching lead frames to semiconductor dice and the resulting elements
JP3971500B2 (ja) * 1998-02-20 2007-09-05 ソニー株式会社 半導体素子実装用配線基板の製造方法
KR20000057810A (ko) 1999-01-28 2000-09-25 가나이 쓰토무 반도체 장치
JP4682477B2 (ja) * 2001-08-01 2011-05-11 ソニー株式会社 電子部品実装基板及びその製造方法
JP2003204027A (ja) * 2002-01-09 2003-07-18 Matsushita Electric Ind Co Ltd リードフレーム及びその製造方法、樹脂封止型半導体装置及びその製造方法
EP1500136A1 (en) * 2002-04-11 2005-01-26 Koninklijke Philips Electronics N.V. Semiconductor device and method of manufacturing same
DE102005039165B4 (de) * 2005-08-17 2010-12-02 Infineon Technologies Ag Draht- und streifengebondetes Halbleiterleistungsbauteil und Verfahren zu dessen Herstellung
JP2009135417A (ja) * 2007-11-07 2009-06-18 Sumitomo Metal Mining Co Ltd 半導体素子搭載用基板の製造方法
KR101324223B1 (ko) * 2008-09-05 2013-11-06 삼성테크윈 주식회사 리드 프레임의 제조방법
TWI447878B (zh) * 2009-08-28 2014-08-01 Great Team Backend Foundry Inc 增加通路及降低電阻之電晶體連接結構
KR102017538B1 (ko) * 2012-01-31 2019-10-21 엘지이노텍 주식회사 조명 장치
KR101566853B1 (ko) * 2015-01-27 2015-11-06 엘지이노텍 주식회사 조명 장치
CN110896064A (zh) * 2019-11-16 2020-03-20 江苏长电科技股份有限公司 一种半蚀刻引线框架结构及其制造方法
CN114760777B (zh) * 2022-03-09 2023-09-26 深圳市八达通电路科技有限公司 一种选择性复合电金基板及其制作工艺

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1817434C3 (de) * 1967-12-30 1980-05-14 Sony Corp., Tokio Verfahren zur Herstellung einer elektrischen Leitungsanordnung
JPS5526613A (en) * 1978-08-11 1980-02-26 Nitto Electric Ind Co Ltd Manufacturing of carrier tape useful for ic
US4736236A (en) * 1984-03-08 1988-04-05 Olin Corporation Tape bonding material and structure for electronic circuit fabrication
JP2797542B2 (ja) * 1989-11-06 1998-09-17 ソニー株式会社 リードフレームの製造方法
JPH03268340A (ja) * 1990-03-16 1991-11-29 Hitachi Ltd 半導体装置
US5116459A (en) * 1991-03-06 1992-05-26 International Business Machines Corporation Processes for electrically conductive decals filled with organic insulator material
JP3044872B2 (ja) * 1991-09-25 2000-05-22 ソニー株式会社 半導体装置
JP3016305B2 (ja) * 1992-05-18 2000-03-06 ソニー株式会社 リードフレームの製造方法と半導体装置の製造方法
JP2853516B2 (ja) * 1993-05-25 1999-02-03 ソニー株式会社 リードフレームとその製造方法
JP2871437B2 (ja) * 1993-12-21 1999-03-17 ソニー株式会社 リードフレームの製造方法
US5937278A (en) * 1996-10-15 1999-08-10 Sony Corporation Method of manufacturing lead frame having inner lead connected to outer lead by metal etch stop layer
TW448204B (en) * 1997-04-09 2001-08-01 Jeng Wu Shuen A method for catalytic depolymerization of polyethylene terephthalate

Also Published As

Publication number Publication date
TW328167B (en) 1998-03-11
JP3171093B2 (ja) 2001-05-28
KR970060427A (ko) 1997-08-12
JPH09213863A (ja) 1997-08-15
US6077727A (en) 2000-06-20

Similar Documents

Publication Publication Date Title
KR900006511B1 (ko) 반도체장치를 제조하는 방법
KR100279036B1 (ko) 전기회로상에영구결속을위한돌출금속접촉부형성방법
KR100418068B1 (ko) 리드프레임의 제조방법
JPH02246335A (ja) テープ組立体をボンドさせた半導体装置及びその製造方法
US6576540B2 (en) Method for fabricating substrate within a Ni/Au structure electroplated on electrical contact pads
TWI248141B (en) Semiconductor device and manufacturing method therefor
WO2008076428A1 (en) Chip capacitor embedded pwb
JPH04155835A (ja) 集積回路装置の製造方法
USRE49286E1 (en) Method of making flip chip
JP3003624B2 (ja) 半導体装置
KR100288405B1 (ko) 반도체 칩에 대한 전기적 접착 방법 및 그 장치
US6678952B2 (en) Method of making a microelectronic package including a component having conductive elements on a top side and a bottom side thereof
KR100339252B1 (ko) 땜납범프(bump)를갖춘반도체장치및그의제조방법
KR20030001438A (ko) 반도체 장치 및 그 제조방법
EP1003209A1 (en) Process for manufacturing semiconductor device
USRE48422E1 (en) Method of making flip chip
KR100319061B1 (ko) 리드프레임과그제조방법
JPS6331138A (ja) 半導体装置の製造方法
US3435514A (en) Methods of manufacturing semiconductor devices
JP3759755B2 (ja) 恒久的接続のために電気回路の上に***した金属接点を作成する方法
JPH02215145A (ja) テープキャリアの製造方法
JPH05183083A (ja) リードフレーム及びその製造法
KR100447495B1 (ko) 테이프캐리어형 반도체패키지의 배선패턴 및 이의 제조방법
JPH05160319A (ja) リードフレーム及びその製造方法
JPH05121617A (ja) リードフレームの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110125

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee