JPH02215145A - テープキャリアの製造方法 - Google Patents

テープキャリアの製造方法

Info

Publication number
JPH02215145A
JPH02215145A JP1035029A JP3502989A JPH02215145A JP H02215145 A JPH02215145 A JP H02215145A JP 1035029 A JP1035029 A JP 1035029A JP 3502989 A JP3502989 A JP 3502989A JP H02215145 A JPH02215145 A JP H02215145A
Authority
JP
Japan
Prior art keywords
inner lead
tape
metal wiring
flexible tape
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1035029A
Other languages
English (en)
Inventor
Kenichi Otani
健一 大谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furukawa Electric Co Ltd
Original Assignee
Furukawa Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Furukawa Electric Co Ltd filed Critical Furukawa Electric Co Ltd
Priority to JP1035029A priority Critical patent/JPH02215145A/ja
Publication of JPH02215145A publication Critical patent/JPH02215145A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、IC,LSI等の半導体チップの端子部を、
外部容器(いわゆるパッケージ)又は回路基板の端子部
に接続する際に用いられるテープキャリアの製造方法に
関するものである。
[従来の技術] 従来、半導体チップは、ボンディング・ワイヤーもしく
はテープキャリアによって、チップを収容するパッケー
ジのリードフレームあるいはチップを搭載する回路基板
の端子部と接続されていた。ボンディング・ワイヤーと
テープキャリアの使用区分は、半導体チップのピン間ピ
ッチに依存し、ピッチが200〜300μ−以下の場合
にはテープキャリアが使用されることが一般的である。
第6図は、従来の一般的なテープキャリアの構造を示す
部分断面図である0図において、ポリイミドフィルム、
ポリエステルフィルム等からなる電気絶縁性の可撓性テ
ープ102には、半導体チップ106が装入されるデバ
イス孔103が所定のピッチで穿設されており、可撓性
テープ102の一方の面には、デバイス孔103開口部
周縁に放射状に配置されるインナーリード部を備えた金
属配線101が形成されている。このインナーリード部
10!aは、第6図に示される如く、デバイス孔103
開口部につきだした状態(いわゆるオーバーハング構造
)となっており、デバイス孔103内に半導体チップ1
06が装入された状態でインナーリード部101aと半
導体チップ106のバンブ107がボンディングされる
このようなテープキャリアの金属配線101は、一般に
可撓性テープ102に35μ鳳程度の銅箔を積層してお
いてこの銅箔をエツチングすることにより形成するか、
あるいは可撓性テープ102表面に無電解メツキに対す
る触媒活性層を所定の形状に設けておぎ、その後銅メツ
キを施すことによって形成されている。
[発明が解決しようとする課題] ところで、近年半導体チップの高集積度化の傾向は著し
く、それに伴って、入出力ピン数の多ピン化が進み、現
在ではビン間ピッチh月00μm以下の半導体チップも
実用化の段階に入っている。
しかしながら、このような非常に狭いピン間ピッチの半
導体チップに対応できる微細なインナーリード部を備え
たテープキャリアの作製は非常に困難であり、以下のよ
うなことが問題となる。
エツチングによって配線を形成する方法の場合、例えば
ピン間ピッチを70μ量とすると導体の幅は35μm程
度となるが、銅箔の厚さが35μmである場合には導体
41!/導体厚の比が1以下となり、このような場合は
サイドエツチングが著しく、配線の断面形状が台形形状
となってしまう。
又、メツキによる方法の場合、積み上げられたメツキか
ら瘤がつき出して配線間が短絡する可能性があり、この
瘤の大きさは銅メツキ厚が35μ論のとき、20μ−程
度に京でなフてしまう。
このような問題を解決するにあたっては、上記の何れの
方法においても金属配線の厚さを薄くすることが望まれ
る。つまり、エツチングによる方法において銅箔の厚さ
が薄ければ、サイドエツチングがあまり進行せず、はぼ
矩形断面の配線が得られ、メツキによる方法においても
メッキ厚が薄ければ、瘤はあまり成長せず、短絡の危険
性が少ない。
しかし、金属配線のインナーリード部は、前述したよう
にデバイス孔の開口部につきだしたオーバーハング構造
をとっているるので、半導体チップのボンディング時の
加圧力は金属配線単独で耐えなければならない、この時
の耐加圧力(以下フィンガー強度と称す)は、 5〜1
5g必要であるとされているが、例えば、25μm幅、
 18μl厚の銅箔配線のフィンガー強度は12gであ
り、薄い金属配線では半導体チップのボンディングに耐
えることができない。
この発明は、かかる点に鑑みてなされたものであり、金
属配線の微細化が可能で、かつ充分なフィンガー強度を
有し、ボンディング加工性に優れたテープキャリアを製
造できる方法を提供することを目的とするものである。
Cg!題を解決するための手段] 本発明においては、インナーリード部を含み、該インナ
ーリード部で囲まれた領域について、インナーリード部
が形成されていない部分の可撓性テープを除去して半導
体チップが開口部に横架されるデバイス孔を形成し、次
いで、インナーリード部が形成された部分の可撓性テー
プに、金属配線が形成されていない側の面からインナー
リード部を構成する金属配線に至る孔を穿設するととも
に、該穿孔部内に前記インナーリード部を構成する金属
配線から延設される導電体を設け、しかる後、前記イン
ナーリード部が形成された部分の可撓性テープの厚さを
前記金属配線が形成されていない側の面から削減するこ
とにより、前記導電体を前記穿孔部の開口部から突出さ
せて突起電極とすることによって、上記の課題を達成し
ている。
具体的には、例えば以下のような方法でテープキャリア
が製造される。
まず、ポリイミド、ボリフェニレンサルフフイド、ポリ
エチレンテレフタレート、液晶ポリマー等の耐熱性に優
れた厚さlθ〜200μ■程度の可撓性テープの一方の
面に、スパッター蒸着法によって、厚さ0.1〜lμ曙
の金属皮膜(銅、クロム。
ニッケル等)を形成する。
そして、必要に応じて更に銅メツキを施し、1〜20μ
諺の銅を主体とした金属箔層とし、この金属箔層にエツ
チングを施すか、あるいは金属皮膜形成後、不要部分を
マスキングして(ネガパターンでマスキング)銅メツキ
を施し、その後金属皮膜をフラッシュエツチングするこ
とにより、金属配線を形成する。
しかる後、金属配線のインナーリード部を含み、インナ
ーリード部で囲まれた領域について、インナーリード部
が形成されていない部分の可撓性テープをエツチング等
により除去してデバイス孔を形成する。
高分子フィルムからなる可撓性テープをエツチングする
方法としては、例えばドライエツチング法として、プラ
ズマエツチングがある。この方法では、ECRプラズマ
等によりプラズマ活性されたガスを被エツチング面に吹
き付けることによりその部分の高分子フィルムが除去さ
れる。また、可撓性テープがポリイミドフィルムからな
っている場合は、ヒドラジンとエチレンジアミンの混合
液、水酸化カリウム等のアルカリ系薬品をエタノールあ
るいは水に混合した溶液等を用いたウェットエツチング
によっても好ましい結果が得られる。
更に、インナーリード部背面の可撓性テープに、エツチ
ング等によって金属配線が形成されていない側の面から
インナーリード部の金属配線に至る孔を開ける。この作
業は、前述のデバイス孔の形成と同時に行なつうことも
できる。
次いで、この穿孔部内に導電体を充填して金属配線表面
から延設された電極を形成する。電極の材質は、半導体
チップの端子部の材質等により適宜選択されるが、具体
的には金、銅、半田等が挙げられる。これらの電極は、
金、銅の場合は孔底部の金属配線露出部分にメツキを施
しすことによって、半田の場合はクリーム半田を孔に充
填してこれを溶融させることにより形成される。
しかる後、インナーリード部背面の可撓性テープの厚さ
をエツチング等によって金属配線が形成されていない側
の面から削減して、電極を孔の開口部から突出させる。
これにより、インナーリード部の可撓性テープ側に突起
電極が形成される。
[作用] この発明においては、インナーリード部背面に可撓性テ
ープを残した状態でデバイス孔を形成するので、金属配
線の厚さを薄くしてもボンディング工程における加熱加
圧に耐え得るフィンガー強度が確保される。つまり、ボ
ンディング加工性を損なわずに金属配線をより薄くする
ことができ、従来不可能であった金属配線の超微細化が
可能となる。
また、本発明では、インナーリード部から延設された電
極を可撓性テープ側に突起させているので、バンブを有
さない半導体チップについてもボンディングすることが
できるともに、可撓性テープが絶縁層として機能し、接
続されるべきでない部分に短絡回路が形成される事故が
起こりにくい、また、本発明においては、可撓性テープ
に穿設した孔に導電体を充填して電極を形成した後、可
撓性テープの厚さを削減することにより電極を孔の開口
部から突出させて突起電極としているので、電極の突起
部分の形状が穿設した孔の形状に従って略円柱形状とな
り、ボンディング作業上好ましい。
さらに、インナーリード部背面の可撓性テープの厚さを
薄くしたことは、可撓性テープと金属配線の熱膨張係数
の違いに起因して生じる熱応力を小さくする上でも有利
に働く。
[実施例] 実施例:1 第1図及び第5図は、本発明実施例にかかるテープキャ
リアの部分断面図及び部分平面図である6本実施例にお
いては、まず厚さ50μlのポリイミドフィルムからな
る可撓性テープ2の一方の面に、スパッター蒸着法によ
って0.2μmの銅皮膜を付着させ、更に電解銅メツキ
を施して厚さ10μlの銅箔層を形成した。
しかる後、塩化第2鉄水溶液を用いて前記銅箔層にエツ
チングを施し、導体幅(第5図A)25μ鴎、導体ピッ
チ(第5図B)50μmの金属配線1を長手方向に所定
のピッチで複数組形成したく図では1組の金属配線だけ
を示し、また配線本数は省略している)。金属配線1は
、半導体チップ6の端子部とボンディングされるインナ
ーリード部1aを内側に、パッケージや回路基板の端子
部と接続されるアクタ−リード部1bを外側にして第5
図に示されるように配置されている。
なお、本実施例の金属配線lにおいては、インナーリー
ド部1aとl対lに対応するアクタ−リード部1bが設
けられており、それぞれのアウターリード部1bが回路
基板等の端子部に接続されるようになっているが、金属
配線は、必ずしもこのようなアウターリード部を有する
必要はない、即ち、本発明にかかるテープキャリアに形
成される金属配線は、第5図のように一端にインナーリ
ード部、他端にアクタ−リード部を備えた配線が所定の
ピッチで放射状に並んでいる場合だけでなく、アウター
リード部とインナーリード部が1対多に対応している場
合やインナーリード部がその外側に形成された所定の回
路に接続されている場合もある。また、本実施例では、
1組の金属配線に、半導体チップがボンディングされる
インナーリード部が1組だけ形成されているが、場合に
よフては1組の金属配線に複数組のインナーリード部が
形成されていても良い。 次に、インナーリード部1a
を含み、インナーリード部1aで囲まれた領域のインナ
ーリード部1aが形成されていない部分を除いて、可撓
性テープ2の表面を耐アルカリ性エツチングレジストで
保護し、テープ2を5規定の水酸化カリウム水溶液中に
、50℃にて1.5時間浸漬した後、水洗して、デバイ
ス孔3を形成した。また、同時に、インナーリード部背
面の可撓性テープ2について、第2図の部分拡大図に示
されるように、インナーリード部(幅25μ鳳;図A)
の先端より12.5μ−(図C)内側の位置に中心を有
する直径12,5μl (図D)の孔(穿孔部9)を形
成し、穿孔部9の底部にインナーリード部1aの銅箔を
露出させたく水酸化カリウム水溶液中に浸漬する際に、
穿孔部9に相当する部分をエツチングレジストで保護し
なかった)。
そして、穿孔部9底部に露出した銅箔に電気メツキによ
り金、を施すことにより、第3図に示されるように、穿
孔部9内を金78で充填した。
しかる後、インナーリード部1a形成部分を除いて可撓
性テープ2の表面全体を耐アルカリ性エツチングレジス
トで保護して、テープ2を5規定の水酸化カリウム水溶
液中に、50℃にて1時間浸漬した後、水洗した。これ
により、インナーリード部1aを補強している部分の可
撓性テープ2の厚さを第4図のように削減して11μ■
としく薄膜部8)、金78を穿孔部9の開口部から突出
させて突起電極7を形成した。
なお、テープ2両サイドの長手方向に所定のピッチで連
設されるスプロケット孔5とアウターリード部tbに対
応する部分に形成されるアウターリード孔4については
、必ずしも必要なものではないが(スプロケット孔5を
用いずにテープの搬送が可能な場合や可撓性テープを付
けた状態でアウターリード部1bを回路基板等の端子部
に接合する場合もある)、これらの孔を設ける必要があ
る場合は、デバイス孔をエツチングによって形成する際
に、同時に形成することができる。即ち、これらの孔の
開口部をエツチングレジストで保護せずに露出させてお
けば良い。
上記のようにして作製したテープキャリアについて、第
1図(デバイス孔付近の拡大断面図)に示されるように
、インナーリード部1a背面の可撓性テープ2側に突出
させた突起電極7と半導体チップ6の端子部をボンディ
ングしたところ、インナーリード部1aが可撓性テープ
2によって補強されているため、加圧によってインナー
リード部faが折れ曲ったりすることがなく、ボンディ
ング加工性は非常に良好であった。また、インナーリー
ド部1a背面の可撓性テープ2が絶縁層としての役割り
も果たすため、ボンディングの際に半導体チップ6端子
部が接続されるべきでないインナーリード部1aの銅箔
と接触して回路が短絡してしまうという事故も生じなか
った。
なお、上記の実施例においては、銅の金属配線を形成し
たが、本発明の金属配線は銅に限らず、銅と他の金属の
二層構造あるいは制置外の金属だけで構成されていても
良いことは言うまでもない。
[発明の効果] 以上のように、本発明においては、インナーリード部背
面の可撓性テープを除去せずにデバイス孔を設けるとと
もに、インナーリード部背面の可撓性テープに穿設した
孔に導電物を充填して電極を形成し、インナーリード部
背面の可撓性テープを薄膜化することにより電極を穿孔
部から突出させて突起電極としているので、ボンディン
グ加工性に優れ、かつ従来不可能であった非常に微細な
インナーリード部を備えたテープキャリアを得ることが
できる。
即ち、本発明の方法で製造されるテープキャリアは、イ
ンナーリード部が可撓性テープで補強されているので、
金属配線の厚さを従来に比べて大幅に薄くしてもボンデ
ィング加工時の加熱加圧によって折れまがったりするこ
とがない。
また、インナーリード部背面の可撓性テープが薄膜化さ
れるので、熱応力によるインナーリード部の変形がほと
んどない。
さらに突起電極が金属配線が形成されていない側に設け
られることから、ボンティング時に半導体チップの端子
部と接続されるべきでない金属配線が接触して回路が短
絡してしまうことがなく、確実なボンディングが行なわ
れる。
かかるテープキャリアは、バンブを有していない半導体
チップについてもボンディングが可能であるとともに、
ビン間ピッチが非常に狭い半導体チップの実装に対応す
ることができ、半導体チップの著しい高集積度化が進む
中にあって非常に有益である。
【図面の簡単な説明】
第1図は本発明実施例によって得られたテープキャリア
の部分断面図、第2図はインナーリード部穿孔部の拡大
平面図、第3図及び第4図は突起電極の形成方法を説明
するためのインナーリード部拡大断面図、第5図は第1
図に示された実施例にかかるテープキャリアの部分平面
図、第6図は従来例を示す部分断面図である。 [主要部分の符号の説明] 1・・・金属配線 1a・・・インナーリード部 2・・・可撓性テープ 3・・・デバイス孔 6・・・半導体チップ 7・・・突起電極 8・・・薄膜部 9・・・穿孔部

Claims (1)

  1. 【特許請求の範囲】 可撓性テープの一方の面に、半導体チップの端子部と接
    続されるインナーリード部を有する複数組の金属配線が
    形成されたテープキャリアの製造方法において、 前記インナーリード部を含み、該インナーリード部で囲
    まれた領域について、前記インナーリード部が形成され
    ていない部分の前記可撓性テープを除去して前記半導体
    チップが開口部に横架されるデバイス孔を形成し、 次いで、前記インナーリード部が形成された部分の可撓
    性テープに、前記金属配線が形成されていない側の面か
    らインナーリード部を構成する金属配線に至る孔を穿設
    するとともに、該穿孔部内に導電体を充填することによ
    り前記インナーリード部を構成する金属配線から延設さ
    れる電極を設け、 しかる後、前記インナーリード部が形成された部分の可
    撓性テープの厚さを前記金属配線が形成されていない側
    の面から削減することにより、前記電極を前記穿孔部の
    開口部から突出させて突起電極とすることを特徴とする
    テープキャリアの製造方法。
JP1035029A 1989-02-16 1989-02-16 テープキャリアの製造方法 Pending JPH02215145A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1035029A JPH02215145A (ja) 1989-02-16 1989-02-16 テープキャリアの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1035029A JPH02215145A (ja) 1989-02-16 1989-02-16 テープキャリアの製造方法

Publications (1)

Publication Number Publication Date
JPH02215145A true JPH02215145A (ja) 1990-08-28

Family

ID=12430637

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1035029A Pending JPH02215145A (ja) 1989-02-16 1989-02-16 テープキャリアの製造方法

Country Status (1)

Country Link
JP (1) JPH02215145A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03220740A (ja) * 1990-01-25 1991-09-27 Nec Corp 半導体装置の構造
JPH0582592A (ja) * 1991-09-19 1993-04-02 Nec Corp Tabテープ
JPH0621142A (ja) * 1992-03-04 1994-01-28 American Teleph & Telegr Co <Att> 半導体チップのボンディング方法と半導体集積回路装置
US5686352A (en) * 1993-07-26 1997-11-11 Motorola Inc. Method for making a tab semiconductor device with self-aligning cavity and intrinsic standoff
KR100667642B1 (ko) * 2004-11-11 2007-01-12 샤프 가부시키가이샤 플렉시블 배선 기판, 플렉시블 배선 기판을 사용한 반도체장치 및 전자기기, 및 플렉시블 배선 기판의 제조방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03220740A (ja) * 1990-01-25 1991-09-27 Nec Corp 半導体装置の構造
JPH0582592A (ja) * 1991-09-19 1993-04-02 Nec Corp Tabテープ
JPH0621142A (ja) * 1992-03-04 1994-01-28 American Teleph & Telegr Co <Att> 半導体チップのボンディング方法と半導体集積回路装置
US5686352A (en) * 1993-07-26 1997-11-11 Motorola Inc. Method for making a tab semiconductor device with self-aligning cavity and intrinsic standoff
KR100667642B1 (ko) * 2004-11-11 2007-01-12 샤프 가부시키가이샤 플렉시블 배선 기판, 플렉시블 배선 기판을 사용한 반도체장치 및 전자기기, 및 플렉시블 배선 기판의 제조방법

Similar Documents

Publication Publication Date Title
US4997517A (en) Multi-metal layer interconnect tape for tape automated bonding
US5171711A (en) Method of manufacturing integrated circuit devices
US6853084B2 (en) Substrate within a Ni/Au structure electroplated on electrical contact pads and method for fabricating the same
US6617236B2 (en) Fabrication method of wiring substrate for mounting semiconductor element and semiconductor device
US6700198B2 (en) Resin for semiconductor wire
US6998714B2 (en) Selectively coating bond pads
KR100418068B1 (ko) 리드프레임의 제조방법
JPH02215145A (ja) テープキャリアの製造方法
EP1022775A1 (en) Semiconductor device, mounting structure thereof and method of fabrication thereof
JPH0992750A (ja) 半導体パッケージの製造方法
JPH02215144A (ja) テープキャリア
JPH06177315A (ja) 多層リードフレーム
JP2846456B2 (ja) チップキャリア
EP0408768A1 (en) Chip carrier
US8183692B2 (en) Barrier layer for fine-pitch mask-based substrate bumping
EP0388311A2 (en) Chip Carrier
JPH02122532A (ja) テープキャリア
JP2868779B2 (ja) Tab用テープ
JPS62241345A (ja) バンプ付フィルムキャリヤの製造法
JPH04152650A (ja) テープキャリア
JPH0714886A (ja) チップキャリア
JPH06216310A (ja) 多層リードフレーム
JP2000031639A (ja) 両面回路基板の製造方法と両面回路基板
JPH0395947A (ja) 半導体集積回路実装装置およびその製造方法
JP2002026172A (ja) フレキシブル配線基板およびその製造方法