KR100408345B1 - 반사투과형 액정표시장치용 어레이기판과 그 제조방법 - Google Patents

반사투과형 액정표시장치용 어레이기판과 그 제조방법 Download PDF

Info

Publication number
KR100408345B1
KR100408345B1 KR10-2001-0028122A KR20010028122A KR100408345B1 KR 100408345 B1 KR100408345 B1 KR 100408345B1 KR 20010028122 A KR20010028122 A KR 20010028122A KR 100408345 B1 KR100408345 B1 KR 100408345B1
Authority
KR
South Korea
Prior art keywords
electrode
gate
contact
wiring
pixel
Prior art date
Application number
KR10-2001-0028122A
Other languages
English (en)
Other versions
KR20020089008A (ko
Inventor
박재덕
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR10-2001-0028122A priority Critical patent/KR100408345B1/ko
Publication of KR20020089008A publication Critical patent/KR20020089008A/ko
Application granted granted Critical
Publication of KR100408345B1 publication Critical patent/KR100408345B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553—Reflecting elements
    • G02F1/133555—Transflectors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 액정표시장치에 관한 것으로 특히, 폴리실리콘 박막트랜지스터를 포함하는 반사투과형 액정표시장치에 관한 것이다.
종래에는 상기 반사투과형 액정표시장치에 구성되는 반투과전극 중 드레인전극과 1차 접촉하는 전극을 투명전극으로 하고, 상기 투명전극 상부에 무기 절연막을 사이에 두고 상기 투명전극과 일부 접촉하는 반사전극을 구성하였다.
전술한 바와 같은 종래의 구조는 상기 반사전극을 패터닝 할 때, 상기 무기절연막에 형성된 다수의 핀홀로 침투한 식각액에 의해 상기 반사전극과 투과전극 간에 갈바닉 부식이 발생하는 문제가 있으며 또한, 반사전극과 투과전극이 접촉하기 위한 콘택홀을 별도로 형성하는 것을 포함해 다수의 마스크 공정을 필요로 한다. 따라서, 제품의 수율이 저하된다.
전술한 바와 같은 문제를 해결하기 위한 본 발명은, 두터운 유기 절연막을 사이에 두고 상기 반사전극을 투과전극의 하부에 플로팅(floating)한 구조로 형성한다. 이와 같이 하면, 마스크 공정이 감소되는 것은 물론, 상기 반사전극과 투과전극 사이에 갈바닉 부식이 발생하지 않는다.
따라서, 제품의 수율이 개선되는 장점이 있다.

Description

반사투과형 액정표시장치용 어레이기판과 그 제조방법{A Transflective LCD and method for fabricating thereof}
본 발명은 액정표시장치(Liquid crystal display device)에 관한 것으로 특히, 폴리실리콘 박막트랜지스터(Poly silicon TFT)를 포함한 반사투과형 액정표시장치(Transflective liquid crystal display device)에 관한 것이다.
일반적으로 반사투과형 액정표시장치는 투과형 액정표시장치와 반사형 액정표시장치의 기능을 동시에 지닌 것으로, 백라이트(back light)의 빛과 외부의 자연광원 또는 인조광원을 모두 이용할 수 있으므로 주변환경에 제약을 받지 않고, 전력소비(power consumption)를 줄일 수 있는 장점이 있다.
따라서, 반사투과형 액정표시장치의 상업적 적용에 관한 관심이 높아지고 있으며 이에 따른 연구가 활발히 진행되고 있다.
이하, 도면을 참조하여 일반적인 투과형 액정표시장치용 어레이기판과 반사투과형 액정표시장치용 어레이기판의 구조와 제작방법을 설명한다.
도 1은 일반적인 투과형 액정표시장치용 어레이기판의 일부를 도시한 평면도이다.
도시한 바와 같이, 어레이기판(2)은 일 끝단에 소정면적의 게이트패드(4)를 포함한 다수의 게이트배선(6)과 이와는 평행하게 구성된 스토리지배선(7)과, 상기 두 배선과 교차하며 특히 상기 게이트배선(6)과는 화소영역(P)을 정의하는 동시에 일 끝단에 소정면적의 데이터패드(8)를 포함하는 다수의 데이터배선(10)이 형성된다. 상기 화소영역(P)상부에는 투명한 화소전극(18)이 형성되고, 상기 게이트패드 콘택홀(32)을 통해 게이트패드(4)와 접촉하는 게이트패드 단자(5)와 상기 데이터패드 콘택홀(34)을 통해 데이터패드(8)와 접촉하는 데이터패드 단자(9)는 외부로부터 신호를 인가 받는 수단이 된다.
상기 게이트배선(6)과 데이터배선(10)의 교차지점에는 게이트전극(12)과 소스전극(14)및 드레인전극(16)과 액티브층(17)으로 구성된 박막트랜지스터(T)가 구성된다.
이때, 상기 박막트랜지스터(T)는 게이트전극(12)을 액티브층(17)의 상부에 구성한 코플라나(coplanar)구조이며, 상기 액티브층(17)은 다결정 실리콘으로 형성된다.
상기 화소전극(18)은 드레인 콘택홀(28)을 통해 상기 드레인전극(16)과 접촉하여 구성된다.
상기 게이트 전극(12)은 상기 게이트배선(6)과 연결되며, 상기 소스전극(14)은 상기 데이터배선(10)과 연결되어 구성된다.
상기 스토리지 배선(7)이 지나가는 일부 화소영역(P)은 보조 용량부(C) 이다.
상기 보조 용량부는 스토리지 콘택홀(30)을 통해 상기 화소전극(18)과 접촉한 섬(island)형상의 금속층(15)이 상기 스토리지 배선(7)의 일부와 함께 전하를 축적하는 방식으로 구성된다.
전술한 바와 같은 구조로 투과형 액정표시장치용 어레이기판이 구성되며 이하, 도 2의 단면도를 참조하여 제조공정을 간략히 설명한다.(도 1의 도면부호 참조)
도 2는 도 1의 Ⅰ-Ⅰ`,Ⅱ-Ⅱ`,Ⅲ-Ⅲ`를 따라 절단한 단면도이다.
도 2에 도시한 바와 같이, 투명 절연기판(2)상부에 제 1 절연막인 버퍼층(20)을 형성하고, 상기 버퍼층(20) 상부에 아일랜드 형상의 반도체층(17)을 형성한다.
상기 반도체층(17)의 가운데 부분은 액티브 채널(Active channel)로서 기능을 하는 제 1 액티브 영역(17a)으로, 상기 반도체층(17)의 양측은 불순물이 도핑되는 제 2 액티브 영역(17b,17c)으로 정의한다.
다음으로, 상기 반도체층(17)상부에 제 2 절연막인 게이트 절연막(22)을 형성한다.
다음으로, 상기 게이트 절연막(22) 상부에 도전성 금속물질을 증착하고 패턴하여, 상기 반도체층(17) 상부에 게이트전극(12)과, 상기 게이트전극(12)과 연결되어 일 방향으로 연장된 게이트배선(6)과, 상기 게이트배선(6)의 일 끝단에는 소정면적의 게이트패드(4)를 형성한다.
동시에, 상기 게이트배선(6)과 평행하게 일 방향으로 연장된 스토리지 배선(7)을 형성한다.
다음으로, 상기 게이트전극(12)등이 구성된 기판(2)의 전면에 절연물질을 증착하여 제 3 절연막인 층간 절연막(24)을 형성한 후, 상기 층간절연막과 하부의 게이트 절연막을 패턴하여, 상기 제 2 액티브 영역(17b,17c)의 일부를 각각 노출한다.
다음으로, 상기 노출된 제 2 액티브 영역(17b,17c)에 불순물을 도핑하여 오믹콘택층(23a,23b)을 형성한다.
상기 오믹콘택층(23a,23b)이 형성된 기판(2)의 전면에 도전성 금속물질을 증착하고 패턴하여, 상기 제 2 액티브 영역(17b,17c)과 접촉하는 소스전극 및 드레인전극(14,16)과 스토리지 캐패시터의 상부전극(15)을 형성하고, 상기 소스전극(14)과 연결되어 일 방향으로 연장되며 일 끝단에는 소정면적의 데이터패드(8)가 형성된 데이터배선(10)을 형성한다.
다음으로, 상기 소스전극 및 드레인전극(14,16)상부에 투명한 유기절연물질로 제 4 절연막인 보호층(26)을 형성한 후 패턴하여, 상기 드레인 전극(16)과, 상기 스토리캐패시터의 상부전극(15)의 일부와 상기 게이트패드(4)와 상기 데이터패드(4)를 노출하는 드레인 콘택홀(28)과, 스토리지 콘택홀(30)과, 게이트패드 콘택홀(32)과 데이터패드 콘택홀(34)을 형성한다.
다음으로, 상기 제 4 절연막(26)상에 투명 도전성 금속을 증착하고 패턴하여, 상기 노출된 드레인전극(16)과 접촉하는 화소전극(18)과, 상기 게이트패드(4)와 접촉하는 게이트 패드단자(5)와 상기 데이터패드(8)와 접촉하는 데이터패드 단자(9)를 형성한다.
전술한 바와 같은 방법으로 종래의 제 1 예에 따른 투과형 액정표시장치용 어레이기판을 제작할 수 있다.
그러나, 상기 투과형 액정표시장치는 앞서 언급하였듯이 광원에 따른 제한성에 의해 전력소비가 크기 때문에 이를 탈피하기 위해 반사투과형 액정표시장치가 개발되고 있다.
이하, 도 3은 종래의 반사투과형 액정표시장치용 어레이기판의 일부를 도시한 확대평면도이다.
반사투과형 어레이기판(30)은 평면적으로, 상기 화소영역(P)에 구성된 화소전극(63,72)의 구성을 제외한 부분은 상기 투과형 어레이기판의 구조와 실질적으로 동일하다. 즉, 투명한 절연기판(30)상에 스위칭소자인 박막트랜지스터(T)가 매트릭스 형태(matrix type)로 위치하고, 이러한 다수의 박막트랜지스터(T)를 교차하여 지나가는 게이트배선(41)과 데이터배선(54)이 형성된다.
상기 박막트랜지스터(T)는 폴리실리콘을 액티브층으로 형성한 폴리실리콘 박막트랜지스터로, 게이트전극(40)을 소스전극(40)및 드레인전극(50)하부에 구성한 코플라나(coplanar)구조이다.
상기 게이트배선(41)과 데이터배선(54)의 일 측 끝단에는 외부로부터 신호를 입력받는 게이트패드(44)와 데이터패드(56)가 구성되며, 상기 각 패드(44,56)은 투명도전막으로 형성된 게이트패드 단자(64)와 데이터 패드단자(66)와 접촉하여 구성된다.
상기 박막트랜지스터(T)는 게이트전극(40)과 소스전극(50)및 드레인전극(52)과 상기 게이트전극(40) 상부에 구성된 액티브층(36)을 포함한다
상기 액티브층은 상기 화소영역 상에 소정면적으로 연장된 확장부(37)를 가진다..
전술한 구성에서, 상기 게이트배선(41)과 동일물질로 스토리지 배선(42)이 구성되며, 상기 스토리지 배선(42)은 다수의 화소영역(P)을 거쳐 일 방향으로 구성된다.
전술한 구성에서, 상기 스토리지 배선(42)은 상기 화소영역(P)의 상부에서 소정면적을 가지도록 확장된 확장영역(43)을 포함한다.
상기 스토리지 배선(42)의 확장영역(43) 상부에는, 상기 투명한 화소전극(63)을 노출하는 제 2 드레인 콘택홀(48b)을 통해 상기 화소전극(63)과 접촉하는 반사전극(72)이 적층된다.
상기 화소전극(63)은 상기 드레인전극(52)을 노출하는 제 1 드레인콘택홀(62)을 통해 상기 드레인전극(52)과 접촉하여 구성한다.
이와 같은 구성에서, 상기 화소영역(P)에는 스토리지 용량부(C)와 반사부(E)가 동시에 구성된다.
즉, 상기 액티브층의 확장부(37)와 상기 스토리지 배선(42)의 확장영역(43)이 각각 제 1 , 제 2 캐패시터전극의 기능을 하는 제 1 스토리지 용량부와, 상기 스토리지 배선의 확장영역(43)과 상기 화소전극(63)이 각각 제 1, 제 2 캐패시터전극의 기능을 하는 제 2 스토리지 용량부가 그것이다.
또한, 상기 스토리지 용량부(C)의 상부에는 반사판(72)이 구성되어 있기 때문에 화소영역(P)의 반사부(E)에 해당된다. 물론 상기 반사부를 제외한 나머지 화소영역은 투과부(F)에 해당한다.
이하, 도 4a와 도 4f를 참조하여 종래의 반사투과형 액정표시장치용 어레이기판의 제작방법을 간단히 살펴본다.( 이하, 설명 중 공정을 나타내는 도면에 나타나지 않은 도면부호는 도 3의 도면부호를 참조한다.)
도 4a와 도 4f는 도 3의 Ⅳ-Ⅳ`,Ⅴ-Ⅴ`,Ⅵ-Ⅵ`를 따라 절단하여 공정순서에 따라 도시한 공정단면도이다.
먼저, 도 4a에 도시된 도면은 기판(30)상에 실리콘 산화막(SiO2)과 실리콘 질화막(SiNX)으로 구성된 무기절연물질 그룹중 하나를 증착하여 제 1 절연막(32)을 형성하고, 상기 제 1 절연막(32) 상부에 비정질 실리콘(a-Si:H)을 증착하여 비정질 반도체층(34)을 형성하는 공정이다.
상기 제 1 절연막(32)은 버퍼층(buffer layer)이라고도 하며 추후 공정 중, 기판(30)내부에서 용출되는 알카리 물질이 확산되는 것을 방지하기 위함이다.
상기 비정질 실리콘층(34)은 소정의 결정화방법으로 폴리실리콘층(poly silicon)으로 결정화 한다.
상기 결정화 방법은 고상결정화 방법, 금속 유도결정화 방법, 레이저를 이용한 결정화 방법, FE-MIC 결정화방법 등을 이용할 수 있다.
이후, 도 4b 공정에서 상기 폴리실리콘층을 아일랜드 형상의 반도체층(36)으로 패터닝하고, 상기 반도체층(36) 상부에 제 2 절연막인 게이트 절연막(38)을 형성하고, 연속하여 도전성 금속을 증착한다.
상기 증착된 금속막을 패턴하여 게이트 전극(40)과 게이트배선(41)을 형성한다. 상기 반도체층(36)은 화소영역(P)으로 확장되어 구성된 확장부(37)를 가진다.
(상기 확장부의 역할은 이후 공정의 마지막 단계에서 설명하기로 한다.)
상기 게이트배선(41)의 일 끝단에는 소정면적으로 형성되고 외부로부터 신호전압을 인가받는 게이트패드(44)를 형성한다.
동시에, 상기 게이트배선(41)과 소정간격 이격하여 평행하게 스토리지 배선(43)을 형성하며, 상기 스토리지 배선(42)중 상기 화소영역(P)상부를 지나는 부분은 소정면적으로 확장된 확장영역(43)을 가진다.
상기 아일랜드(36)는 두 개의 영역으로 구분될 수 있으며, 제 1 액티브 영역(A)은 순수 실리콘 영역이고, 제 2 액티브 영역(B)은 불순물 영역이 그것이다. 상기 제 2 액티브 영역(B)은 상기 제 1 액티브 영역(A)의 양 가장자리에 위치하고있다.
그리고, 상기 게이트 절연막(38) 및 상기 게이트 전극(40)은 상기 제 1 액티브 영역(A) 상에 형성된다.
상기 게이트 전극(40) 형성 후에 상기 제 2 액티브 영역(B)에 저항성 접촉층을 형성하기 위해 이온도핑(ion doping)을 한다. 이 때, 상기 게이트전극(40)은 상기 제 1 액티브영역(A)에 도펀트(dopant)가 침투하는 것을 방지하는 이온 스타퍼(Ion-stopper)의 역할을 하게 된다. 상기 이온도핑 시 도펀트의 종류에 따라 상기 실리콘 아일랜드(36)의 전기적 특성이 바뀌게 되며, 상기 도펀트가 B2H6등의 3족 원소가 도핑이 되면 P-형 반도체로, PH3등의 5족 원소가 도핑이 되면 N-형 반도체로서 동작을 하게 된다. 상기 도펀트는 반도체 소자의 사용 용도에 따라 적절한 선택이 요구된다. 상기 이온 도핑 공정 후에 상기 도펀트를 활성화하는 공정으로 진행된다.
다음으로, 도 4c에 도시한 바와 같이, 상기 게이트 전극(40)과 제 2 액티브 영역(B)및 제 1 절연막(32)및 제 2 절연막(38)의 전면에 걸쳐 제 3 절연막인 층간 절연막(Inter layer insulator ; 46)을 증착하고 패터닝하여, 상기 제 2 액티브 영역(B)에 각각 소스/드레인 콘택홀(48a, 48b)을 형성한다.
다음으로, 상기 소스/드레인 콘택홀(48a,48b)이 형성된 기판(30)의 상부에 알루미늄(Al), 알루미늄 합금, 텅스텐(W), 구리(Cu), 크롬(Cr), 몰리브덴(Mo)등이 구성된 도전성 금속그룹 중 선택된 하나를 증착하고 패턴하여, 상기 소스/드레인콘택홀(48a,48b)을 통해 좌.우 불순물영역(B)과 각각 접촉하는 소스전극 및 드레인전극(50,52)을 형성한다.
이와 동시에, 상기 소스전극(50)과 접촉하는 데이터배선(54)과 상기 데이터배선(54)의 일 끝단에 소정면적으로 데이터 패드(56)를 형성한다.
이와 같은 공정으로 비로소 폴리실리콘 박막트랜지스터(T)가 완성된다.
다음으로, 도 4d에 도시한 바와 같이, 상기 박막트랜지스터(T)가 구성된 기판(30)의 전면에 절연물질을 증착하여 제 4 절연막(58)을 형성한 후, 상기 박막트랜지스터의 수소화를 위해 진행하기 위해 열처리공정을 진행한다.
상기 수소화 공정은 상기 액티브층의 표면에 발생한 디펙트를 제거하기 위한 것으로, 수소원자들이 상기 액티브채널의 표면에 발생한 격자결함을 채워주는 역할을 하여 액티브층 표면의 전도특성을 개선한다.
열처리 후, 상기 제 4 절연막(58) 상부에 고 개구율을 위해, 벤조사이클로부텐(Benzocyclobutene)과 아크릴(Acryl)계 수지(resin)를 포함하는 투명 유기절연물질 그룹 중 선택된 하나를 도포하여 제 5 절연막(60)을 형성한다.
다음으로, 제 5 절연막(60)과 그 하부의 다수의 절연막의 일부를 동시에 패터닝하여, 상기 드레인전극(52)을 노출하는 제 1 드레인 콘택홀(62)과, 상기 게이트패드(44)를 노출하는 게이트패드 콘택홀(61)과 상기 데이터패드(56)를 노출하는 데이터패드 콘택홀(65)을 형성한다.
다음으로, 도 4e에 도시한 바와 같이, 상기 패턴된 제 5 절연막(60)의 상부에 인듐-틴-옥사이드(Indium-tin-oxide)와 인듐-징크-옥사이드(Indium-zinc-oxide)로 구성된 투명 도전성 금속그룹 중 선택된 하나를 증착하고 패턴하여, 상기 노출된 드레인전극(52)과 접촉하는 동시에 상기 화소영역(P)상에 연장 형성된 화소전극(63)과, 상기 노출된 게이트패드(44)와 접촉하는 게이트 패드 단자(64)와, 상기 노출된 데이터패드(56)와 접촉하는 데이터 패드 단자(66)를 형성한다.
다음으로, 도 4f에 도시한 바와 같이, 상기 화소전극(63)이 형성된 기판(30)의 전면에 실리콘 옥사이드(SiO2)와 실리콘 질화막(SiNx)을 얇게 증착하여 제 6 절연막(68)을 형성한다.
다음으로, 상기 제 6 절연막(58)을 패터닝하여, 상기 드레인전극(52)과 접촉하는 부분의 화소전극(62)의 상부를 노출하는 제 2 드레인 콘태홀(70)을 형성한다.
다음으로, 상기 제 2 드레인 콘택홀(70)이 형성된 기판(30)의 전면에 알루미늄(Al), 알루미늄 합금을 포함하는 도전성 금속그룹 중 선택된 하나를 증착하고 패턴하여, 상기 화소영역(P) 상부에 소정면적으로 구성되고, 상기 드레인전극(52) 상부에 노출된 화소전극(62)과 접촉하는 반사전극(72)을 형성한다.
다음으로, 상기 반사전극(72)이 패턴되어 노출된 상기 제 6 절연막(68)을 다시 패턴하여 상기 게이트패드 단자전극(64)과 상기 데이터패드 단자전극(66)을 노출하는 제 1 식각홀(74)과 제 2 식각홀(76)을 형성한다.
상기 각 단자전극(64, 66)을 노출하는 공정을 마지막으로 진행하는 이유는 상기 반사전극(72)을 식각하는 식각용액에 상기 반사전극(72)과 상기 투명 화소전극(63)이 동시에 노출되는 경우를 방지하기 위함이다.
만약, 식각용액에 두 전극이 동시에 노출된다면 갈바닉 부식현상이 발생하여 전극에 심각한 데미지를 입히게 된다.
전술한 바와 같은 공정이 완료되면, 상기 화소영역에는 제 1 스토리지 용량부(C1)와 제 2 스토리지 용량부(C2)로 구성된 스토리지 용량부(C1+C2)가 구성된다.
상기 제 1 스토리지 용량부(C1)에서는 상기 반도체층의 확장부(37)와 상기 스토리지 배선의 확장영역(43)이 각각 제 1 캐패시터 전극과 제 2 캐패시터 전극의 역할을 하게되며, 상기 두 전극 사이에 위치하는 절연막(38)은 유전체(dielectric material)의 역할을 하게 된다.
이때, 상기 절연막은 약 1500∼2000Å의 두께로 형성된다.
전술한 제 1 스토리지 용량부의 구성 중, 상기 액티브층의 확장부(37)가 캐패시터 전극의 역할을 할 수 있는 이유는 아래와 같다.
상기 드레인 전극(52)을 통하여 화소전극(63)에 인가된 전압이 스토리지배선 하부에 형성된 액티브층의 확장부(37)에도 거의 같이 인가되어 지기 때문이다.
상기 액티브층은 반도체층으로 구성되기 때문에, 전압이 인가되지 않았을 경우에는 중성의 상태를 띄게 되지만, 전압이 인가되었을 경우에는 중성상태의 전자와 전공이 여기되어 전자의 이동이 가능해지는 채널이 형성된다.
따라서, 상기 액티브층이 전극의 역할을 하게 된다.
상기 스토리지 용량부(C1+C2) 중 제 2 스토리지 용량부(C2)는 상기 스토리지배선의 확장영역과 상기 투명화소전극이 제 1 캐패시터 전극과 제 2 캐패시터 전극의 역할을 하게 되며, 상기 두 전극 사이에 위치한 다수의 절연막층(46,58,60)이 유전체로서의 역할을 하게 된다.
이때, 상기 다수의 절연막층 중 상기 게이트 전극 위의 제 2 절연막층(46)은 약 7000Å의 두께로 형성되고, 상기 소스전극(54) 및 드레인전극(52)의 상부에는 위치한 제 3 절연막층은 약 4000Å의 두깨로 형성되며, 상기 유기절연물질로 구성된 보호막층(60)은 약 1∼1.5㎛의 두께로 형성된다.
상기 재 1 스토리지 용량부와 제 2 스토리지 용량부의 전하 충정량을 비교하면, 상기 제 1 스토리지 용량부가 상기 제 2 스토리지 용량부에 비해 훨씬 큰 용량값을 나타낸다.
왜냐하면, 유전체의 두께가 얇을수록 전하 충진값이 크기 때문이다.
전술한 바와 같은 공정으로 종래에 따른 폴리실리콘 박막트랜지스터를 포함하는 반사투과형 액정표시장치용 어레이기판을 제작할 수 있다.
그러나, 종래의 반투과형 어레이기판은 종래의 투과형 어레이기판에 비해 다수의 제작공정을 필요로 한다.
즉, 상기 반사전극(72)과 투명전극(63,64,66)사이의 갈바닉 부식을 방지하기 위해 제 6 절연막(68)을 증착하고, 상기 반사전극(72)과 하부의 투명 화소전극(63)을 접촉하기 위해 상기 제 6 절연막(68)을 패턴하는 제 1 공정과, 상기 반사전극(72)을 패턴한 후 상기 게이트 패드단자(64)와 데이터 패드단자(66)를 노출하기 위해 상기 제 6 절연막(68)을 패턴하는 제 2 공정을 예를 들 수 있다.
따라서, 제품의 생산성이 떨어지는 문제가 있다.
또한, 종래의 반투과형 어레이기판은 상기 제 6 절연막(얇은 무기막)(68)에 핀홀(pin hole)과 같은 결함이 발생하게 되면 이를 통해, 하부의 화소전극(63)에 상기 반사전극(72)을 패턴하는 식각용액이 침투할 수 있다.
결과적으로, 상기 식각용액에 의해 상기 반사전극(72)과 화소전극(63)간에 앞서 언급한 갈바닉 부식이 발생하여 전극이 부식하는 오픈불량이 발생하는 문제가 있다.
전술한 바와 같은 문제를 해결하기 위해, 본 발명은 공정을 단순화하는 동시에, 상기 반사전극과 투과전극 사이에 두터운 유기절연막이 위치하는 구조가 가능하게 하여, 두 전극간 갈바닉 부식을 방지함으로써 제품의 생산수율을 개선하는 것을 목적으로 한다.
도 1은 일반적인 투과형 액정표시장치용 어레이기판의 일부를 개략적으로 도시한 평면도이고,
도 2는 도 1의 Ⅰ-Ⅰ`,Ⅱ-Ⅱ`,Ⅲ-Ⅲ`를 절단한 단면도이고,
도 3은 종래의 반사투과형 액정표시장치용 어레이기판의 일부를 개략적으로 도시한 평면도이고,
도 4a 내지 도 4f는 도 3의 Ⅳ-Ⅳ`,Ⅴ-Ⅴ`,Ⅵ-Ⅵ`를 절단하여 공정순서에 따라 도시한 공정 단면도이고,
도 5는 본 발명에 따른 반사투과형 액정표시장치용 어레이기판의 일부를 개략적으로 도시한 공정 단면도이고,
도 6a 내지 도 6e는 도 5의 Ⅶ-Ⅶ`,Ⅷ-Ⅷ`,Ⅸ-Ⅸ`를 절단하여 본 발명의 제 1 실시예에 따른 공정순서에 따라 도시한 공정 단면도이고,
도 7a 내지 도 7b는 도 5의 Ⅶ-Ⅶ`,Ⅷ-Ⅷ`,Ⅸ-Ⅸ`를 절단하여 본 발명의 제 2 실시예에 따른 공정순서에 따라 도시한 공정 단면도이고,
도 8a 내지 도 8b는 도 5의 Ⅶ-Ⅶ`,Ⅷ-Ⅷ`,Ⅸ-Ⅸ`를 절단하여 본 발명의제 3 실시예에 따른 공정순서에 따라 도시한 공정 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
130 : 기판 132 : 제 1 절연막
138 : 제 2 절연막(게이트 절연막) 146 : 제 3 절연막
148 : 제 4 절연막 158 : 제 5 절연막
160 : 제 6 절연막 162 : 드레인 콘택홀
163 : 화소전극 164 : 게이트 패드
166 : 데이터패드 172 : 반사판
170 : 게이트패드 단자 174 : 데이터패드 단자
전술한 바와 같은 목적을 달성하기 위한 본 발명의 특징에 따른 반사투과형 액정표시장치용 어레이기판은 기판과; 상기 기판 상에 반도체층인 액티브층과 게이트전극과 드레인전극 및 소스전극의 순서로 구성된 박막트랜지스터와; 상기 게이트전극과 연결되고 일 끝단에 소정면적의 게이트패드를 포함하는 게이트배선과, 상기 게이트배선과 소정간격 이격되어 평행하게 구성되는 스토리지배선과; 상기 게이트배선과 교차하여 화소영역을 정의하고, 상기 소스전극과 연결되며 일 끝단에 소정면적의 소스패드를 포함하는 데이터배선과; 상기 액티브층에서 화소영역으로 소정면적 연장된 확장부와; 상기 확장부의 상부에 구성되고, 상기 드레인전극과 접촉하지 않는 반사판과; 상기 반사판의 상부에 구성되고, 상기 드레인전극과 접촉하는 화소전극을 포함한다.
상기 액티브층의 하부에 버퍼층을 더욱 구성하는 것을 특징으로 한다.
상기 버퍼층은 질화실리콘(SiNx)과 산화실리콘(SiO2)으로 구성된 무기절연물질 그룹 중 선택된 하나로 형성되는 것을 특징으로 한다.
상기 스토리지배선은 상기 게이트 배선과 동일층 동일물질로 구성되는 것을 특징으로 한다.
상기 반사판은 반사율이 뛰어난 알루미늄과 알루미늄 합금을 포함하는 금속그룹 중 선택된 하나로 구성된다.
상기 화소전극은 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)로 구성된 투명한 도전성 금속그룹 중 선택된 하나로 구성된다.
본 발명의 특징에 따른 반사투과형 액정표시장치용 어레이기판 제조방법은 기판을 준비하는 단계와; 상기 기판 상에 반도체층인 액티브층과 게이트전극과 드레인전극 및 소스전극의 순서로 구성된 박막트랜지스터를 형성하는 단계와; 상기 게이트전극과 연결되고 일 끝단에 소정면적의 게이트패드를 포함하는 게이트배선과, 상기 게이트배선과 소정간격 이격되어 평행하게 구성되는 스토리지배선을 형성하는 단계와; 상기 게이트배선과 교차하여 화소영역을 정의하고, 상기 소스전극과연결되며 일 끝단에 소정면적의 소스패드를 포함하는 데이터배선을 형성하는 단계와; 상기 액티브층에서 화소영역으로 소정면적으로 연장 형성된 확장부와; 상기 확장부의 상부에 구성되고, 상기 드레인전극과 접촉하지 않는 반사판을 형성하는 단계와; 상기 반사판의 상부에 구성되고, 상기 드레인전극과 접촉하는 화소전극을 형성하는 단계를 포함한다.
본 발명의 다른 특징에 따른 반사투과형 액정표시장치용 어레이기판은 기판과;
상기 기판 상에 반사판인 액티브층과 게이트전극과 드레인전극 및 소스전극의 순서로 구성된 박막트랜지스터와; 상기 게이트전극과 연결되고 일 끝단에 소정면적의 게이트패드를 포함하는 게이트배선과, 상기 게이트배선과 소정간격 이격되어 평행하게 구성되는 스토리지배선과; 상기 게이트배선과 교차하여 화소영역을 정의하고, 상기 소스전극과 연결되며 일 끝단에 소정면적의 소스패드를 포함하는 데이터배선과; 상기 액티브층에서 화소영역으로 소정면적 연장된 확장부와; 상기 확장부의 상부에 절연막을 사이에 두고 구성된 스토리지배선의 상부에 절연막을 사이에 두고, 상기 화소영역 상부의 일부 영역에 상기 스토리지배선과 접촉하여 구성되는 섬 형상의 금속층과; 상기 금속층 상부에 절연막을 사이에 두고 구성되고 상기 드레인전극과 접촉하지 않는 반사판과; 상기 반사판의 상부에 절연막을 사이에 두고 구성되고, 상기 드레인전극과 접촉하는 투명한 화소전극을 포함한다.
전술한 구성에서, 상기 반사판과 상기 화소전극을 서로 접촉하여 구성할 수 있다.
본 발명의 다른 특징에 따른 반사투과형 액정표시장치용 어레이기판 제조방법은 기판을 준비하는 단계와; 상기 기판 상에 반도체층인 액티브층과 게이트전극과 드레인전극 및 소스전극의 순서로 구성된 박막트랜지스터를 형성하는 단계와; 상기 게이트전극과 연결되고 일 끝단에 소정면적의 게이트패드를 포함하는 게이트배선과, 상기 게이트배선과 소정간격 이격하여 평행하게 구성되는 스토리지배선을 형성하는 단계와; 상기 게이트배선과 교차하여 화소영역을 정의하고, 상기 소스전극과 연결되며 일 끝단에 소정면적의 소스패드를 포함하는 데이터배선을 형성하는 단계와; 상기 액티브층에서 상기 화소영역으로 소정면적 연장된 확장부를 형성하는 단계와; 상기 화소영역을 지나는 스토리지배선의 상부에 절연막을 사이에 두고, 상기 화소영역 상부의 일부영역에 상기 스토리지배선과 접촉하여 구성되는 섬 형상의 금속층을 형성하는 단계와; 상기 금속층 상부에 절연막을 사이에 두고 구성되고 상기 드레인전극과 접촉하지 않는 반사판을 형성하는 단계와; 상기 반사판의 상부에 절연막을 사이에 두고 구성되고, 상기 드레인전극과 접촉하는 투명한 화소전극을 형성하는 단계를 포함한다.
이하, 본 발명에 따른 제 1 내지 제 3 실시예에서, 전술한 구성을 가지는 본 발명의 제조공정을 상세히 설명한다.
-- 제 1 실시예 --
본 발명은 투명한 유기절연막을 사이에 두고 투명전극의 하부에 플로팅(floating)한 상태로 반사판을 구성하는 것이다.
도 5와 도 6a 내지 도 6d를 참조하여 본 발명에 따른 반사투과형 액정표시장치용 어레이기판의 제작공정을 설명한다.
도 5는 본 발명에 따른 반사투과형 액정표시장치용 어레이기판의 일부를 개략적으로 도시한 평면도이다.
도시한 바와 같이, 종래와는 달리 상기 반사전극은 드레인전극(152)과 접촉하지 않는 형태의 반사판(172)으로 구성된다.
따라서, 종래와 비교하여 상기 반사판과 드레인전극을 접촉하기 위한 별도의 콘택홀 공정이 생략된 구조이다.(단, 종래와 평면적인 구성이 유사하므로 대부분의 구성에 대한 설명을 생략했으며 동일한 구성은 종래의 번호에 100을 더하여 사용함.) 이하, 도 6a 내지 6d를 참조하여 전술한 구성에 대한 제조공정을 설명한다.
이하, 도 6a 내지 도 6d는 도 5의 Ⅶ-Ⅶ`,Ⅷ-Ⅷ`,Ⅸ-Ⅸ`를 따라 절단하여 공정 순서에 따라 도시한 공정 단면도이다.(도 5의 도면부호를 참조한다.)
먼저, 도 6a에 도시한 바와 같이, 투명 절연기판(130)상에 실리콘 산화막(SiO2)과 실리콘 질화막(SiNx)으로 구성된 무기절연물질 그룹 중 선택된 하나를 증착하여 제 1 절연막인 버퍼층(buffer layer)(132)을 형성한다.
상기 버퍼층(132)은 필수적인 구성요소는 아니며 필요에 따라 구성을 생략할 수 있다.
다음으로, 상기 버퍼층(132) 상부에 비정질 실리콘(a-Si:H)을 증착한 후 소정의 방법으로 결정화하여 폴리실리콘층(134)으로 형성한다.
다음으로, 도 6b에 도시한 바와 같이, 상기 폴리실리콘층을 패턴하여 아일랜드 형상의 반도체층(136)을 형성한다. 동시에, 상기 반도체층에서 화소영역(도 5의 P)상으로 연장한 연장부(137)를 구성한다.
상기 반도체층(134)은 액티브채널(active channel)의 기능을 하는 제 1 액티브영역(A)과, 불순물이 도핑되는 제 2 액티브영역(B)으로 정의한다.
상기 반도체층(104)이 형성된 기판(130)의 상부에 실리콘 질화막(SiNx)과 실리콘 산화막(SiO2)을 포함하는 무기절연 물질 그룹 중 선택된 하나를 증착하여 제 2 절연막인 게이트 절연막(138)을 형성한다.
다음으로, 상기 반도체층(136)의 상부에 도전성 금속을 증착하고 패턴하여, 상기 제 1 액티브 영역(A)의 상부에 게이트전극(140)과, 상기 게이트전극(140)과 연결되어 일 방향으로 구성된 게이트배선(141)과, 상기 게이트배선의 일 끝단에 소정면적으로 형성된 게이트패드(144)를 형성한다.
동시에, 상기 게이트배선(141)과 소정간격 이격하여 평행하게 스토리지 배선(142)을 형성하며, 상기 스토리지 배선(142)중 상기 화소영역(P)상부를 지나는 부분은 소정면적으로 확장된 확장영역(143)을 가진다.
다음으로, 도 6c에 도시한 바와 같이, 상기 게이트 전극(140)등이 형성된 기판(130)의 전면에 절연물질을 증착하여 제 3 절연막(146)인 층간 절연막(146)을 형성한 후 패턴하여, 상기 제 2 액티브영역(B)으로 정의된 반도체층을 노출하는 제 1 콘택홀과 제 2 콘택홀(148a, 148b)을 노출한다.
다음으로, 상기 제 3 절연층(146)의 상부에 알루미늄(Al), 알루미늄합금, 크롬(Cr), 텅스텐(W), 몰리브덴(Mo), 네오븀(Nb)을 포함하는 도전성 금속그룹 중 선택된 하나를 증착하고 패턴하여, 상기 노출된 제 2 액티브 영역(B)에 접촉하는 소스전극(150)과 이와는 소정간격 이격된 드레인전극(152)을 형성한다.
동시에, 상기 소스전극(150)과 연결되어 일 방향으로 연장되고 일 끝단에 소정면적의 데이터패드(156)를 포함하는 데이터배선(154)을 형성한다.
상기 데이터배선(154)은 상기 게이트배선(141)과 교차하여 화소영역(P)을 정의한다.
전술한 바와 같은 공정을 통해 폴리실리콘 박막트랜지스터(T)가 구성된다.
다음으로, 도 6d에 도시한 바와 같이, 상기 박막트랜지스터(T)상부에 절연물질을 증착하여 제 4 절연막(158)을 형성한 후 상기 TFT의 수소화를 진행한다.
다음으로, 상기 제 4 절연막(158)상부에 반사율이 뛰어난 알루미늄(Al), 알루미늄 합금과 같은 도전성 금속그룹 중 선택된 하나를 증착하고 패턴하여, 상기 화소영역(P)상부에 반사판(172)을 형성한다.
상기 반사판(172)은 상기 스토리지배선(142)의 확장영역(143)과 평면적으로 겹쳐지도록 구성한다.
다음으로, 상기 반사판(172)이 형성된 기판(130)의 전면에 벤조사이클로부텐(benzocyclobutene)과 아크릴(acryl)계 수지(resin)를 포함하는 투명한 유기절연물질 그룹 중 선택된 하나를 증착하고 패턴하여 제 5 절연막(160)을 형성한다.
다음으로, 상기 제 5 절연막(160)을 패턴하여 상기 드레인전극(152)을 노출하는 드레인 콘택홀(162)과 상기 게이트패드(144)의 제 1 콘택홀에 대응되는 부분에 상기 게이트패드(144)를 노출하는 게이트패드 콘택홀(164)과, 상기 데이터패드(156)를 노출하는 데이터패드 콘택홀(166)을 형성한다.
다음으로, 도 6e에 도시한 바와 같이, 상기 제 5 절연막(160)상에 인듐-틴-옥사이드(Indium-tin-oxide)와 인듐-징크-옥사이드(Indium-zinc-oxide)를 포함한 투명 도전성 금속그룹 중 선택된 하나를 증착하고 패턴하여 상기 노출된 드레인전극(152)과 접촉하면서 상기 화소영역(P)상에 구성된 화소전극(163)과, 상기 게이트패드(164)와 접촉하는 게이트패드 단자(170)와 상기 데이터패드(156)와 접촉하는 데이패드 단자(166)를 형성한다.
전술한 구성에서, 상기 액티브층의 확장부(137)와 상기 스토리지 배선의 확장영역(143)이 제 , 제 2 캐패시터 전극의 기능을 하여 제 1 스토리지 용량부(C1)를 구성하고, 상기 스토리지 배선의 확장영역(143)과 상기 화소전극(163)이 각각 제 1, 제 2 캐패시터 전극의 기능을 하여 제 2 스토리지 용량부(C2)를 구성한다.
전술한 바와 같은 방법으로 본 발명에 따른 폴리실리콘 박막트랜지스터를 포함한 반사투과형 액정표시장치용 어레이기판을 제작할 수 있다.
전술한 공정에서, 본 발명에 따른 어레이기판 구조는 상기 투명전극 하부에 반사판을 형성한 구조임으로, 종래와 비교하여 별도의 제 6 절연층을 형성할 필요가 없다. 그에 따라서 상기 투명전극과 접촉하기 위한 별도의 콘택홀과, 상기 반사전극을 형성한 후, 상기 게이트패드 단자와 데이터패드 단자를 별도로 노출하기 위한 공정이 필요치 않다.
따라서, 종래의 반사투과형 액정표시장치용 어레이기판의 공정에 비해 2개의 마스크 공정을 줄일 수 있는 장점이 있다.
이하, 실시예 2는 상기 실시예 1의 구성에 비해 상기 스토리지 용량부의 축적용량을 크게하는 구조이다.
-- 실시예 2--
이하, 도 7a 내지 7b의 단면도를 참조하여 본 발명의 제 2 실시예를 설명한다.(화소영역 상에 스토리지 콘택홀이 추가되는 경우를 제외하고는 평면상 동일하므로 도면 5의 부호를 참조하여 설명한다.)
도 7a 내지 7b는 도 5의 Ⅶ-Ⅶ`,Ⅷ-Ⅷ`,Ⅸ-Ⅸ`를 따라 절단한 공정 단면도이다
본 발명의 제 2 실시예는 스토리지배선(142)의 확장영역(143)상부에 섬형상의 금속층을 구성하고, 콘택홀을 통해 상기 확장영역(143)과 접촉하는 구성을 특징으로 한다.
본 발명에 따른 실시예 2는 상기 실시예 1의 공정과 일부 공정이 동일하므로 도면을 간략히 하여 공정을 설명하도록 한다.
도 7a 에 도시한 바와 같이, 투명 절연기판(130)상에 전술한 바와 같은 무기절연물질을 증착한 후 제 1 절연막인 버퍼층(buffer layer)(132)을 형성한다.
다음으로, 상기 버퍼층(132) 상부에 비정질 실리콘(a-Si:H)을 증착한 후 소정의 방법으로 결정화한 폴리실리콘층을 패턴하여, 아일랜드형상의 반도체층(136)과 상기 반도체층에서 화소영역(도 5의 P)상으로 연장한 연장부(137)를 구성한다.
상기 반도체층(136)은 액티브채널(active channel)의 기능을 하는 제 1 액티브영역(A)과, 불순물이 도핑되는 제 2 액티브영역(B)으로 정의한다.
상기 반도체층(136)이 형성된 기판(130)의 상부에 제 2 절연막인 게이트 절연막(138)을 형성한다.
다음으로, 제 1 액티브 영역(A)의 상부에 게이트전극(140)과, 상기 게이트전극(140)과 연결되어 일 방향으로 구성된 게이트배선(141)과, 상기 게이트배선의 일 끝단에 소정면적으로 형성된 게이트패드(144)를 형성한다.
동시에, 상기 게이트배선(141)과 소정간격 이격하여 평행하게 스토리지 배선(142)을 형성하며, 상기 스토리지배선(142)중 상기 화소영역(P)상부를 지나는 부분은 소정면적으로 확장된 확장영역(143)을 가진다.
상기 게이트 전극(140)등이 형성된 기판(130)의 전면에 절연물질을 증착하여 제 3 절연막(146)인 층간 절연막(146)을 형성한 후 패턴하여, 상기 제 2 액티브영역(B)으로 정의된 반도체층을 노출하는 제 1 콘택홀과 제 2 콘택홀(148a, 148b)과, 상기 스토리지 배선의 확장영역(143)을 노출하는 제 3 콘택홀(154)을 형성한다.
다음으로, 상기 제 3 절연막(146)의 상부에 알루미늄(Al), 알루미늄합금, 크롬(Cr), 텅스텐(W), 몰리브덴(Mo), 네오디뮴(AlNd) 포함하는 도전성 금속그룹 중 선택된 하나를 증착하고 패턴하여, 상기 노출된 제 2 액티브 영역(B)에 접촉하는 소스전극(150)과 이와는 소정간격 이격된 드레인전극(152)과 상기 노출된 스토리지배선(142)의 확장영역(143)과 접촉하는 섬(island)형상의 소스/드레인 금속층(157)을 형성한다.
동시에, 상기 소스전극(150)과 연결되어 일 방향으로 연장되고 일 끝단에 소정면적의 데이터패드(156)를 포함하는 데이터배선(154)을 형성한다.
전술한 바와 같은 공정을 통해 폴리실리콘 박막트랜지스터(T)와 스토리지 용량부(C)의 제 1 스토리지 전극(157)이 구성된다.
다음으로, 도 7b에 도시한 바와 같이, 상기 박막트랜지스터(T)상부에 절연물질을 증착하여 제 4 절연막(160)을 형성한 후 상기 TFT의 수소화를 진행한다.
다음으로, 상기 제 4 절연막(160)상부에 반사율이 뛰어난 알루미늄(Al), 알루미늄 합금과 같은 도전성 금속그룹 중 선택된 하나를 증착하고 패턴하여, 상기 화소영역(P)상부에 반사판(172)을 형성한다.
상기 반사판(172)은 상기 제 1 스토리지 전극(157)과 평면적으로 겹쳐지도록 구성한다.
다음으로, 상기 반사판(172)이 형성된 기판(130)의 전면에 벤조사이클로부텐(benzocyclobutene)과 아크릴(acryl)계 수지(resin)를 포함하는 투명한 유기절연물질 그룹 중 선택된 하나를 증착하고 패턴하여 제 5 절연막(160)을 형성한다.
다음으로, 상기 제 5 절연막(160)을 패턴하여 상기 드레인전극(152)과 게이트패드(144)와 데이터패드(156)를 일부 노출한다.
다음으로, 전술한 바와 같은 투명 도전성금속 물질을 이용하여 드레인전극(152)과 접촉하면서 상기 화소영역(P)상에 구성된 화소전극(163)과, 상기 게이트패드(144)와 접촉하는 게이트패드 단자(170)와 상기 데이터패드(156)와 접촉하는 데이터패드 단자(176)를 형성한다.
전술한 구성에서, 상기 액티브층의 확장부와 상기 스토리지 배선의 확장영역(143)이 제1, 제 2 캐패시터 전극의 기능을 하는 제 1 스토리지 용량부(C1)가 구성되고, 상기 스토리지 배선의 확장영역(143)과 상기 소스/드레인 금속층(172)이 각각 제1, 제 2 캐패시터 전극의 기능을 하는 제 2 스토리지 용량부(C2)가 구성된다.
전술한 바와 같은 본 발명의 실시예 2의 제작공정은 상기 실시예 1의 제작공적과 비교하여 추가된 공정은 없다, 또한 상기 실시예 1에 비해 상기 두 전극(157,163) 사이에 존재하는 절연막(146) 한층이 생략되는 구조이므로 종래에 비해 개선된 축적용량을 얻을 수 있는 장점이 있다.
이하, 본 발명의 실시예 3은 전술한 실시예 2와 비교하여 스토리지 용량이 더욱 개선된 구조를 제안한다.
-- 실시예 3 --
이하, 도 8a 내지 8b의 단면도를 참조하여 본 발명의 제 3 실시예를 설명한다.(본 발명의 제 3 실시예 또한 화소영역 상에 구성되는 콘택홀을 제외하고는 상기 도 5의 평면구성과 동일하다.)
도 8a 내지 8b는 도 5의 Ⅶ-Ⅶ`,Ⅷ-Ⅷ`,Ⅸ-Ⅸ`를 따라 절단한 공정 단면도이다.(도면 부호는 도 5를 참조한다.)
도시한 바와 같이, 본 발명의 제 3 실시예는 스토리지 배선(142)의 확장영역 과 접촉하는 제 1 스토리지 전극(157)을 구성하고, 상기 화소전극은 상기 유기절연막을 사이에 두고 구성된 반사판과 접촉하도록 구성하는 것을 특징으로 한다.
이하, 본 발명의 제 3 실시예에 따른 공정을 설명한다.
도 8a에 도시한 바와 같이, 투명 절연기판(130)상에 전술한 바와 같은 무기절연물질을 증착한 후 제 1 절연막인 버퍼층(buffer layer)(132)을 형성한다.
다음으로, 상기 버퍼층(132) 상부에 비정질 실리콘(a-Si:H)을 증착한 후 소정의 방법으로 결정화한 폴리실리콘층을 패턴하여, 아일랜드형상의 반도체층(136)과 상기 반도체층에서 화소영역(도 5의 P)상으로 연장한 연장부(137)를 구성한다.
상기 반도체층(136)은 액티브채널(active channel)의 기능을 하는 제 1 액티브영역(A)과, 불순물이 도핑되는 제 2 액티브영역(B)으로 정의한다.
상기 반도체층(136)이 형성된 기판(130)의 상부에 제 2 절연막인 게이트 절연막(138)을 형성한다.
다음으로, 제 1 액티브 영역(A)의 상부에 게이트전극(140)과, 상기 게이트전극(140)과 연결되어 일 방향으로 구성된 게이트배선(141)과, 상기 게이트배선의 일 끝단에 소정면적으로 형성된 게이트패드(144)를 형성한다.
동시에, 상기 게이트배선(141)과 소정간격 이격하여 평행하게 스토리지배선(142)을 형성하며, 상기 스토리지 배선(142)중 상기 화소영역(P)상부를 지나는 부분은 소정면적으로 확장된 확장영역(143)을 가진다.
상기 게이트 전극(140)등이 형성된 기판(130)의 전면에 절연물질을 증착하여 제 3 절연막인 층간 절연막(146)을 형성한 후 패턴하여, 상기 제 2 액티브영역(B)으로 정의된 반도체층을 노출하는 제 1 콘택홀과 제 2 콘택홀(148a, 148b)과, 상기 스토리지 배선의 확장영역(143)을 노출하는 제 3 콘택홀(154)을 형성한다.
다음으로, 상기 제 3 절연층(146)의 상부에 알루미늄(Al), 알루미늄합금, 크롬(Cr), 텅스텐(W), 몰리브덴(Mo), 네오븀(Nb)을 포함하는 도전성 금속그룹 중 선택된 하나를 증착하고 패턴하여, 상기 노출된 제 2 액티브 영역(B)에 접촉하는 소스전극(150)과 이와는 소정간격 이격된 드레인전극(152)과 상기 노출된 스토리지배선(143)의 확장영역과 접촉하는 섬(island)형상의 소스/드레인 금속층(157)을 형성한다.
동시에, 상기 소스전극(150)과 연결되어 일 방향으로 연장되고 일 끝단에 소정면적의 데이터패드(156)를 포함하는 데이터배선(154)을 형성한다.
전술한 바와 같은 공정을 통해 폴리실리콘 박막트랜지스터(T)가 구성된다.
다음으로, 도 8b에 도시한 바와 같이, 상기 박막트랜지스터(T)상부에 절연물질을 증착하여 제 4 절연막(158)을 형성한 후 상기 TFT의 수소화를 진행한다.
다음으로, 상기 제 4 절연막(158)상부에 반사율이 뛰어난 알루미늄(Al), 알루미늄 합금과 같은 도전성 금속그룹 중 선택된 하나를 증착하고 패턴하여, 상기화소영역(P)상부에 반사판(172)을 형성한다.
상기 반사판(172)은 상기 스토리지배선(142)의 확장영역(143)과 평면적으로 겹쳐지도록 구성한다.
다음으로, 상기 반사판(172)이 형성된 기판(130)의 전면에 벤조사이클로부텐(benzocyclobutene)과 아크릴(acryl)계 수지(resin)를 포함하는 투명한 유기절연물질 그룹 중 선택된 하나를 증착하고 패턴하여 제 5 절연막(160)을 형성한다.
다음으로, 상기 제 5 절연막(160)을 패턴하여 상기 드레인전극(152)과 게이트패드(144)와 데이터패드(156)와 상기 반사판(172)의 일부를 노출한다.
다음으로, 전술한 바와 같은 투명 도전성금속 물질을 이용하여 드레인전극(152)과 상기 반사판(172)과 동시에 접촉하면서 상기 화소영역(P)상에 구성된 화소전극(163)과, 상기 게이트패드(144)와 접촉하는 게이트패드 단자(170)와 상기 데이터패드(156)와 접촉하는 데이터패드 단자(174)를 형성한다.
전술한 구성에서, 상기 스토리지배선(142)의 확장영역(143)과 접촉하는 소스/드레인 금속층(157)과 함께 상기 화소전극(163)과 접촉하는 반사판(172)이 스토리지 제 2 전극의 기능을 하여 제 2 스토리지 용량부(C2)를 구성하고, 상기 스토리지 배선의 확장영역(143)과 연결되는 소스/드레인 금속층(157)과 상기 액티브층의 확장부(137)가 각각 제 1 스토리지 전극과 제 2 스토리지 전극의 기능을 한 제 1 스토리지 용량부(C1)를 구성한다.
전술한 바와 같은 본 발명의 실시예 3의 제작공정은 상기 실시예 2와 비교하여 추가된 공정은 없다, 또한 상기 실시예 1과 비교하면 절연막이 두 층이 생략되는 구조이므로 상기 제 1, 2 실시예에 비해 더욱 개선된 축적용량을 얻을 수 있는 장점이 있다.
전술한 바와 같은 본 발명에 따른 방법으로 반사투과형 어레이기판을 제작하게 되면 아래와 같은 효과가 있다.
첫째, 공정수가 감소하므로 제품의 수율을 개선할 수 있다.
둘째, 상기 반사전극과 투과전극 사이에 두터운 유기절연막이 존재하는 구조임으로 상기 두 전극 사이에 갈바닉 부식이 발생하지 않는다.
따라서, 전극의 오픈불량을 방지할 수 있다.
셋째, 상기 스토리지배선의 확장영역 상부에, 확장영역과 접촉하는 섬형상의 금속층과, 상기 화소전극과 접촉하는 반사판을 제 1 스토리지 전극과 제 2 스토리지 전극으로 사용함으로써, 보조 용량값을 더욱 크게하는 효과가 있다.

Claims (16)

  1. 기판과;
    상기 기판 상에 반도체층인 액티브층과 게이트전극과 드레인전극 및 소스전극의 순서로 구성된 박막트랜지스터와;
    상기 게이트전극과 연결되고 일 끝단에 소정면적의 게이트패드를 포함하는 게이트배선과, 상기 게이트배선과 소정간격 이격되어 평행하게 구성되는 스토리지배선과;
    상기 게이트배선과 교차하여 화소영역을 정의하고, 상기 소스전극과 연결되며 일 끝단에 소정면적의 소스패드를 포함하는 데이터배선과;
    상기 액티브층에서 상기 화소영역으로 소정면적 연장된 확장부와;
    상기 확장부의 상부에 절연막을 사이에 두고 구성되고, 상기 드레인전극과 접촉하지 않는 반사판과;
    상기 반사판의 상부에 절연막을 사이에 두고 구성되고, 상기 드레인전극과 접촉하는 화소전극
    을 포함하는 반사투과형 액정표시장치용 어레이기판.
  2. 제 1 항에 있어서,
    상기 액티브층의 하부에 버퍼층을 더욱 구성하는 반사투과형 액정표시장치용어레이기판.
  3. 제 2 항에 있어서,
    상기 버퍼층은 질화실리콘(SiNx)과 산화실리콘(SiO2)으로 구성된 무기절연물질 그룹 중 선택된 하나인 반사투과형 액정표시장치용 어레이기판.
  4. 제 1 항에 있어서,
    상기 스토리지배선은 상기 게이트 배선과 동일층 동일물질로 구성된 반사투과형 액정표시장치용 어레이기판.
  5. 기판을 준비하는 단계와;
    상기 기판 상에 반도체층인 액티브층과 게이트전극과 드레인전극 및 소스전극의 순서로 구성된 박막트랜지스터를 형성하는 단계와;
    상기 게이트전극과 연결되고 일 끝단에 소정면적의 게이트패드를 포함하는 게이트배선과, 상기 게이트배선과 소정간격 이격되어 평행하게 구성되는 스토리지배선을 형성하는 단계와;
    상기 게이트배선과 교차하여 화소영역을 정의하고, 상기 소스전극과 연결되며 일 끝단에 소정면적의 소스패드를 포함하는 데이터배선을 형성하는 단계와;
    상기 액티브층에서 상기 화소영역으로 소정면적 연장된 확장부를 형성하는 단계와;
    상기 확장부의 상부에 구성되고, 상기 드레인전극과 접촉하지 않는 반사판을 형성하는 단계와;
    상기 반사판의 상부에 구성되고, 상기 드레인전극과 접촉하는 화소전극을 형성하는 단계를
    을 포함하는 반사투과형 액정표시장치용 어레이기판 제조방법.
  6. 제 5 항에 있어서,
    상기 액티브층의 하부에 버퍼층을 더욱 구성하는 반사투과형 액정표시장치용 어레이기판 제조방법.
  7. 기판과;
    상기 기판 상에 반도체층인 액티브층과 게이트전극과 드레인전극 및 소스전극의 순서로 구성된 박막트랜지스터와;
    상기 게이트전극과 연결되고 일 끝단에 소정면적의 게이트패드를 포함하는게이트배선과, 상기 게이트배선과 소정간격 이격되어 평행하게 구성되는 스토리지배선과;
    상기 게이트배선과 교차하여 화소영역을 정의하고, 상기 소스전극과 연결되며 일 끝단에 소정면적의 소스패드를 포함하는 데이터배선과;
    상기 액티브층에서 화소영역으로 소정면적으로 연장된 확장부와;
    상기 확장부의 상부에서, 절연막을 사이에 두고 상기 스토리지배선과 접촉하여 구성되는 섬 형상의 금속층과;
    상기 금속층 상부에 절연막을 사이에 두고 구성되고 상기 드레인전극과 접촉하지 않는 반사판과;
    상기 반사판의 상부에 절연막을 사이에 두고 구성되고, 상기 드레인전극과 접촉하는 투명한 화소전극을
    포함하는 반사투과형 액정표시장치용 어레이기판.
  8. 제 7 항에 있어서,
    상기 액티브층의 하부에 버퍼층을 더욱 구성하는 반사투과형 액정표시장치용 어레이기판.
  9. 제 8 항에 있어서,
    상기 버퍼층은 질화실리콘(SiNx)과 산화실리콘(SiO2)으로 구성된 무기절연물질 그룹 중 선택된 하나인 반사투과형 액정표시장치용 어레이기판.
  10. 제 7 항에 있어서,
    상기 스토리지배선은 상기 게이트 배선과 동일층 동일물질로 구성된 반사투과형 액정표시장치용 어레이기판.
  11. 제 7 항에 있어서,
    상기 섬 형상의 금속층은 상기 소스전극 및 드레인전극과 동일층 동일물질로 구성되는 반사투과형 액정표시장치용 어레이기판.
  12. 제 7 항에 있어서,
    상기 반사판과 상기 화소전극이 서로 접촉하는 구성을 더욱 포함하는 반사투과형 액정표시장치용 어레이기판.
  13. 기판을 준비하는 단계와;
    상기 기판 상에 반도체층인 액티브층과 게이트전극과 드레인전극 및 소스전극의 순서로 구성된 박막트랜지스터를 형성하는 단계와;
    상기 게이트전극과 연결되고 일 끝단에 소정면적의 게이트패드를 포함하는 게이트배선과, 상기 게이트배선과 소정간격 이격하여 평행하게 구성되는 스토리지배선을 형성하는 단계와;
    상기 게이트배선과 교차하여 화소영역을 정의하고, 상기 소스전극과 연결되며 일 끝단에 소정면적의 소스패드를 포함하는 데이터배선을 형성하는 단계와;
    상기 액티브층에서 상기 화소영역으로 소정면적으로 연장 형성된 확장부를 형성하는 단계와;
    상기 화소영역을 지나는 스토리지배선의 상부에 절연막을 사이에 두고, 상기 화소영역 상부의 일부영역에 상기 스토리지배선과 접촉하여 구성되는 섬 형상의 금속층을 형성하는 단계와;
    상기 금속층 상부에 절연막을 사이에 두고 구성되고 상기 드레인전극과 접촉하지 않는 반사판을 형성하는 단계와;
    상기 반사판의 상부에 절연막을 사이에 두고 구성되 고, 상기 드레인전극과 접촉하는 투명한 화소전극을 형성하는 단계를 포함하는 반사투과형 액정표시장치용 어레이기판 제조방법.
  14. 제 13 항에 있어서,
    상기 액티브층의 하부에 버퍼층을 더욱 구성하는 반사투과형 액정표시장치용 어레이기판 제조방법.
  15. 제 14 항에 있어서,
    상기 버퍼층은 질화실리콘(SiNx)과 산화실리콘(SiO2)으로 구성된 무기절연물질 그룹 중 선택된 하나로 형성된 반사투과형 액정표시장치용 어레이기판 제조방법.
  16. 제 13 항에 있어서,
    상기 반사판과 상기 화소전극을 서로 접촉하여 형성하는 단계를 더욱 포함하는 액정표시장치용 어레이기판 제조방법.
KR10-2001-0028122A 2001-05-22 2001-05-22 반사투과형 액정표시장치용 어레이기판과 그 제조방법 KR100408345B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0028122A KR100408345B1 (ko) 2001-05-22 2001-05-22 반사투과형 액정표시장치용 어레이기판과 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0028122A KR100408345B1 (ko) 2001-05-22 2001-05-22 반사투과형 액정표시장치용 어레이기판과 그 제조방법

Publications (2)

Publication Number Publication Date
KR20020089008A KR20020089008A (ko) 2002-11-29
KR100408345B1 true KR100408345B1 (ko) 2003-12-06

Family

ID=27705953

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0028122A KR100408345B1 (ko) 2001-05-22 2001-05-22 반사투과형 액정표시장치용 어레이기판과 그 제조방법

Country Status (1)

Country Link
KR (1) KR100408345B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7683987B2 (en) 2004-12-17 2010-03-23 Samsung Electronics Co., Ltd. Thin film transistor array panel and liquid crystal display including the panel
KR101028995B1 (ko) * 2004-06-23 2011-04-14 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 그 제조방법
CN102980933A (zh) * 2012-11-22 2013-03-20 中国石油大学(华东) 基于微电极阵列的多通道电偶腐蚀测试***及测试方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100936954B1 (ko) * 2002-12-31 2010-01-14 엘지디스플레이 주식회사 반사투과형 액정표시장치와 그 제조방법
KR101055188B1 (ko) * 2003-12-23 2011-08-08 엘지디스플레이 주식회사 Ｃｍｏｓ - ｔｆｔ 어레이 기판 및 그 제조방법
KR100592268B1 (ko) * 2004-05-11 2006-06-21 삼성에스디아이 주식회사 전계 발광 디스플레이 장치 및 이의 제조 방법
KR101032603B1 (ko) * 2004-06-23 2011-05-06 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
JP2006126255A (ja) * 2004-10-26 2006-05-18 Mitsubishi Electric Corp 電気光学装置、液晶表示装置及びそれらの製造方法
KR20060114921A (ko) 2005-05-03 2006-11-08 삼성전자주식회사 액정 표시 장치
KR101582941B1 (ko) 2008-12-24 2016-01-08 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
US10008513B2 (en) * 2013-09-05 2018-06-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20200019309A (ko) * 2018-08-13 2020-02-24 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000180881A (ja) * 1998-12-15 2000-06-30 Sharp Corp 液晶表示装置およびその製造方法
JP2000180882A (ja) * 1998-12-15 2000-06-30 Sharp Corp 液晶表示装置及びその製造方法
JP2000187233A (ja) * 1998-12-24 2000-07-04 Sharp Corp 液晶表示素子の製造方法
JP2000305110A (ja) * 1999-04-19 2000-11-02 Sharp Corp 液晶表示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000180881A (ja) * 1998-12-15 2000-06-30 Sharp Corp 液晶表示装置およびその製造方法
JP2000180882A (ja) * 1998-12-15 2000-06-30 Sharp Corp 液晶表示装置及びその製造方法
JP2000187233A (ja) * 1998-12-24 2000-07-04 Sharp Corp 液晶表示素子の製造方法
JP2000305110A (ja) * 1999-04-19 2000-11-02 Sharp Corp 液晶表示装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101028995B1 (ko) * 2004-06-23 2011-04-14 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 그 제조방법
US7683987B2 (en) 2004-12-17 2010-03-23 Samsung Electronics Co., Ltd. Thin film transistor array panel and liquid crystal display including the panel
CN102980933A (zh) * 2012-11-22 2013-03-20 中国石油大学(华东) 基于微电极阵列的多通道电偶腐蚀测试***及测试方法
CN102980933B (zh) * 2012-11-22 2015-01-21 中国石油大学(华东) 基于微电极阵列的多通道电偶腐蚀测试***及测试方法

Also Published As

Publication number Publication date
KR20020089008A (ko) 2002-11-29

Similar Documents

Publication Publication Date Title
JP4939794B2 (ja) 薄膜トランジスタ表示板及びその製造方法
KR100333273B1 (ko) 박막트랜지스터형 액정표시장치의 어레이기판과 그 제조방법
KR100866976B1 (ko) 액정표시장치용 어레이기판과 제조방법
US7439089B2 (en) Method of fabricating array substrate having color filter on thin film transistor structure
KR100938885B1 (ko) 액정표시장치용 어레이기판과 제조방법
US8492190B2 (en) Method for manufacturing display panel
KR100939560B1 (ko) 액정표시장치용 어레이기판과 제조방법
US7811868B2 (en) Method for manufacturing a signal line, thin film transistor panel, and method for manufacturing the thin film transistor panel
KR100408345B1 (ko) 반사투과형 액정표시장치용 어레이기판과 그 제조방법
KR20070082157A (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법
US6599786B1 (en) Array substrate for liquid crystal display and the fabrication method of the same
KR100684577B1 (ko) 반사투과형 액정표시장치 및 그 제조방법
KR100802445B1 (ko) 반사투과형 액정표시장치용 어레이기판과 그 제조방법
US6791651B2 (en) Array substrate for IPS mode liquid crystal display device and fabricating method for the same
US6791652B2 (en) Array substrate for IPS mode liquid crystal display device and method for fabricating the same
KR100435124B1 (ko) 반사투과형 액정표시장치용 어레이기판과 그 제조방법
KR100386003B1 (ko) 반사형 액정 표시장치 및 그 제조방법_
KR20020085197A (ko) 액정표시장치 및 그 제조방법
KR20020051455A (ko) 반사형 및 투과반사형 액정표시장치와 그 제조방법
KR100470020B1 (ko) 반사투과형 액정표시장치용 어레이기판과 그 제조방법
KR100192507B1 (ko) 티에프티-엘씨디의 구조 및 제조방법
KR100629685B1 (ko) 박막트랜지스터형 액정표시장치의 어레이기판과 그 제조방법
KR101022807B1 (ko) 반사형 액정표시장치용 어레이기판과 그 제조방법
KR20020041183A (ko) 액정 표시 장치용 박막 트랜지스터 기판, 그 제조 방법 및그 수리 방법
KR20050055384A (ko) 액정표시패널 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070928

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee