KR100403480B1 - 반도체 메모리 장치 및 이를 이용한 읽기/쓰기 동작 방법 - Google Patents

반도체 메모리 장치 및 이를 이용한 읽기/쓰기 동작 방법 Download PDF

Info

Publication number
KR100403480B1
KR100403480B1 KR10-2001-0050968A KR20010050968A KR100403480B1 KR 100403480 B1 KR100403480 B1 KR 100403480B1 KR 20010050968 A KR20010050968 A KR 20010050968A KR 100403480 B1 KR100403480 B1 KR 100403480B1
Authority
KR
South Korea
Prior art keywords
data
register
column
memory area
redundant
Prior art date
Application number
KR10-2001-0050968A
Other languages
English (en)
Other versions
KR20030017884A (ko
Inventor
구자근
Original Assignee
플래시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 플래시스 주식회사 filed Critical 플래시스 주식회사
Priority to KR10-2001-0050968A priority Critical patent/KR100403480B1/ko
Publication of KR20030017884A publication Critical patent/KR20030017884A/ko
Application granted granted Critical
Publication of KR100403480B1 publication Critical patent/KR100403480B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/84—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability
    • G11C29/848—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability by adjacent switching
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 발명은 반도체 메모리 장치와 이를 이용한 읽기 및 쓰기 방법에 관한 것으로, 본 발명의 반도체 메모리 장치는 리던던트 메모리 영역을 구비한 메모리 영역과, 상기 메모리 영역에 쓰기 위한 데이터나 상기 메모리 영역에서 읽은 데이터를 임시로 저장하는 데이터 레지스터와, 상기 데이터 레지스터에 외부의 데이터를 인가하거나 상기 데이터 레지스터의 임시 저장된 데이터를 외부로 출력하는 입출력 데이터 라인과, 상기 메모리 영역의 결함 칼럼 주소와 이에 치환된 리던던트 칼럼 주소를 저장하는 리던던트 정보 영역과, 외부에서 인가되는 입력 칼럼 주소와 상기 리던던트 정보영역의 칼럼 주소 정보를 받아 레지스터 선택주소를 출력하는 리던던트 제어부와, 상기 레지스터 선택주소에 의해서 상기 데이터 레지스터 중에서 하나를 선택하는 레지스터 선택부와, 읽기 또는 쓰기 동작의 동작금지 데이터를 만들어 상기 입출력 데이터 라인을 통해 상기 데이터 레지스터에 인가하는 동작금지 데이터 생성부와, 상기 데이터 레지스터에 저장된 임시 데이터 및 동작금지 데이터를 받아 상기 메모리 영역의 읽기 및 쓰기 동작을 제어하는 메모리 판단 제어부를 포함하여 구성됨을 특징으로 한다.

Description

반도체 메모리 장치 및 이를 이용한 읽기/쓰기 동작 방법{Semiconductor Memory Device and Read/ Write Operation of the same}
본 발명은 반도체 메모리 장치에 관한 것으로 특히, 메인 메모리 영역의 특정 칼럼에 포함된 메모리 셀에 결함이 생겼거나 특정 칼럼 자체에 결함이 생겼을 경우 리던던트(Redundant) 영역의 칼럼으로 대체하여 메모리 영역에 데이터를 쓰거나 메모리 영역의 데이터를 읽는 동작을 수행할 수 있는 리던던시(redundancy : 리던던트 메모리 영역을 포함하여 이를 제어하는 블록을 일괄적으로 이름)를 구비한 반도체 메모리 장치 및 방법에 관한 것이다.
이하, 첨부된 도면을 참조하여 종래의 반도체 메모리 장치를 설명하면 다음과 같다.
도 1은 종래의 반도체 메모리 장치를 나타낸 블록도이다.
도 1과 같이, 종래의 리던던시(redundancy)를 구비한 반도체 메모리 장치는 하나 또는 복수개의 워드라인과 칼럼이 어레이 구조로 구성된 메인 메모리 영역(101)과 상기 메모리 영역과 워드라인을 공유한 리던던트 메모리 영역(102)으로 이루어진 메모리 영역(11)과, 외부로부터 데이터를 상기 메모리 영역(11)에 인가하거나 메모리 영역에 쓰기 위한 데이터나 메모리 영역(11)에서 읽은 데이터를 외부로 전달하는 입출력 데이터 라인(12)과, 상기 메모리 영역(11)의 결함 칼럼(a) 주소와 치환되는 리던던트 칼럼(b) 주소를 저장하는 리던던트 정보 영역(13)과, 상기 치환되는 리던던트 칼럼(b) 주소와 외부에서 인가되는 입력 칼럼 주소를 받아 레지스터 선택주소와 칼럼 선택주소를 출력하는 주소 제어부(14)와, 상기 레지스터 선택주소를 인가받아 특정 데이터 레지스터 선택하는 레지스터 선택부(15)와, 상기 메모리 영역(11)에 쓰기 위한 데이터나 메모리 영역(11)에서 읽은 데이터를 임시로 저장하는 기능을 하는 데이터 레지스터(16)와, 상기 메모리 영역(11)의 데이터 읽기 및 쓰기 동작을 제어하는 메모리 제어부(17)와, 상기 메인 메모리 영역(101)의 결함 칼럼(a) 발생시 칼럼 선택주소를 인가받아 상기 리던던트 메모리 영역(102)의 리던던트 칼럼(b)을 선택하는 칼럼 선택부(18)로 이루어진다.
상기 메모리 영역(11)은 하나 또는 복수개의 칼럼과 워드라인이 어레이 구조로 구성되어 있으며, 그 내부에 메인 메모리 영역(101)과 리던던트 메모리 영역(102)을 두고 있다. 리던던트 메모리 영역(102)은 상기 메인 메모리 영역(101)에 결함 칼럼(a)이 발생했을 때, 이에 치환되어 동작하는 리던던트 칼럼(b)으로 구성되어 있으며, 상기 메인 메모리 영역(101)의 워드라인과 워드라인이 공유되어 있다.
이러한 메모리 영역(11)에서 외부로 읽혀지고, 메모리 영역(11) 내부에 쓰여지는 데이터는 임시로 데이터 레지스터(16)에 저장되며, 상기 데이터 레지스터(16)와 외부는 입출력 데이터 라인(12)으로 연결된다.
상기 리던던트 정보 영역(13)은 이 때, 메인 메모리 영역(101)의 결함 칼럼(a) 주소와 이에 치환되는 리던던트 메모리 영역(102)의 리던던트 칼럼(b) 주소를 저장한다.
상기 주소 제어부(14)는 이러한 결함 칼럼(a) 주소 및 리던던트 칼럼(b) 주소와 같은 리던던트 칼럼 정보와 외부에서 들어오는 입력 칼럼 주소를 받아 데이터 레지스터(16)를 선택하도록 하는 정보를 주는 레지스터 선택주소와 메모리 영역(11) 상의 정상 칼럼에 대한 정보를 주는 칼럼 선택주소를 출력한다.
상기 레지스터 선택부(15)는 상기 레지스터 선택주소를 받아 메모리영역(11)의 읽기 및 쓰기 정보가 저장되는 특정 데이터 레지스터(16)를 선택한다.
상기 메모리 제어부(17)는 상기 데이터 레지스터(16)에 임시 저장된 정보를 메모리 영역(11)에 쓰거나 외부에서 읽는 동작을 제어하도록 제어 신호를 칼럼 선택부(18)에 인가한다.
상기 칼럼 선택부(18)는 상기 메모리 제어부(11)의 제어신호와 주소 제어부(14)로부터 출력된 칼럼 선택주소에 따라, 결함이 없을 때는 상기 메인 메모리 영역(101)의 정상 칼럼을, 결함 발생시는 상기 메인 메모리 영역(101)의 결함 칼럼에 치환하여 상기 리던던트 메모리 영역(102)의 리던던트 칼럼을 선택하여 구동시킨다.
상기 메인 메모리 영역(101)의 결함 칼럼(a)을 읽기와 쓰기 동작에서 독립시키고 대신 리던던트 메모리 영역(102)의 리던던트 칼럼(b)을 선택하여 동작시키려면 주소 제어부(14)의 칼럼 선택주소를 받아 메모리 영역(11)의 전체 칼럼 중에서 하나의 칼럼을 선택할 수 있는 칼럼 선택부(18)가 필요하다. 그런데, 메인 메모리 영역(101)의 어떤 칼럼에 결함이 생길지 모르기 때문에 칼럼 하나 하나를 분리 선택할 수 있는 전체 칼럼 개수만큼 칼럼 선택부(18)가 있어야 하므로, 추가되는 회로가 많아 칩 크기가 증가하게 된다.
그러나, 상기와 같은 종래의 반도체 메모리 장치는 다음과 같은 문제점이 있다.
메인 메모리 영역의 특정 칼럼에 포함된 메모리 셀에 결함이 생겼거나 특정칼럼 자체에 결함이 생겼을 경우 리던던트 메모리 영역의 칼럼으로 대체하여 메모리 영역의 데이터를 쓰거나 메모리 영역의 데이터를 읽는 동작을 수행할 수 있는 반도체 메모리 장치는, 결함 칼럼을 물리적으로나 논리적으로 완전히 독립시키지 않으면 정상 칼럼의 읽기 동작이나 쓰기 동작시에 결함 칼럼으로 흐르는 많은 누설 전류로 인해 동작 오류를 일으킬 수 있는 가능성이 있고, 또한 물리적으로 결함 칼럼을 독립시키려면 결함 칼럼과 정상 칼럼을 선택하기 위해 추가해야 하는 회로가 많아지기 때문에 현실적으로 실현 불가능하게 된다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 메모리 영역과 입출력 데이터 라인 사이에 데이터 레지스터가 위치하고 상기 메모리 영역에 데이터를 쓰거나 메모리 영역의 데이터를 읽는 동작을 제어하는 메모리 판단 제어부가 있어, 메인 메모리 영역의 결함이 생긴 칼럼을 읽기나 쓰기 동작에서 논리적으로 완전히 독립시키는 기능을 다수의 칼럼 선택부의 추가 없이 구현한 반도체 메모리 장치와 이를 이용한 읽기 및 쓰기 방법을 제공하는 데, 그 목적이 있다.
도 1은 종래의 반도체 메모리 장치를 나타낸 블록도
도 2는 본 발명의 반도체 메모리 장치를 나타낸 블록도
도 3은 도 2의 읽기 동작의 흐름을 나타낸 순서도
도 4는 도 2의 쓰기 동작의 흐름을 나타낸 순서도
도면의 주요 부분에 대한 부호의 설명
21 : 메모리 영역 22 : 입출력 라인
23 : 리던던트 정보 영역 24 : 리던던트 제어부
25 : 레지스터 선택부 26 : 동작금지 데이터 생성부
27 : 데이터 레지스터 28 : 메모리 판단 제어부
201 : 메인 메모리 영역 202 : 리던던트 메모리 영역
a : 결함 칼럼 b : 치환되는 리던던트 칼럼
상기와 같은 목적을 달성하기 위한 본 발명은 하나 또는 복수개의 워드라인 및 칼럼이 어레이 구조로 구성된 메인 메모리 영역 및 상기 메인 메모리 영역의 워드라인을 공유한 하나 또는 복수개의 칼럼으로 구성된 리던던트 메모리 영역으로 이루어진 메모리 영역과, 상기 메모리 영역에 쓰기 위한 데이터나 상기 메모리 영역에서 읽은 데이터를 임시로 저장하는 하나 또는 복수개의 데이터 레지스터와, 상기 데이터 레지스터에 외부의 데이터를 인가하거나 상기 데이터 레지스터에 저장된데이터를 외부로 출력하는 입출력 데이터 라인으로 구성된 반도체 메모리 장치에 있어서, 상기 메모리 영역 내 메인 메모리 영역의 결함 칼럼 주소와 치환된 상기 리던던트 메모리 영역의 칼럼 주소를 저장하는 리던던트 정보 영역과, 외부에서 인가되는 입력 칼럼 주소와 상기 리던던트 정보영역의 칼럼 주소 정보를 받아 레지스터 선택주소를 출력하는 리던던트 제어부와, 상기 레지스터 선택주소에 의해서 상기 데이터 레지스터 중에서 하나를 선택하는 레지스터 선택부와, 읽기 또는 쓰기 동작의 동작금지 데이터를 만들어 상기 입출력 데이터 라인을 통해 상기 데이터 레지스터에 인가하는 동작금지 데이터 생성부와, 상기 데이터 레지스터에 저장된 임시 데이터 및 동작금지 데이터를 받아 상기 메모리 영역의 읽기 및 쓰기 동작을 제어하는 메모리 판단 제어부를 포함하여 구성됨을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 반도체 메모리 장치 및 이를 이용한 읽기 및 쓰기 방법을 살펴보면 다음과 같다.
도 2는 본 발명의 반도체 메모리 장치를 나타낸 블록도이다.
도 2와 같이, 본 발명의 반도체 메모리 장치는 하나 또는 복수개의 워드라인 및 칼럼이 어레이 구조로 구성된 메인 메모리 영역(201) 및 상기 메인 메모리 영역(201)의 워드라인과 공유한 하나 또는 복수개의 칼럼으로 구성된 리던던트 메모리 영역(202)으로 이루어진 메모리 영역(21)과, 상기 메모리 영역(21)에서 읽은 데이터를 외부에 전달하거나 메모리 영역(21)에 외부의 데이터를 전달하는 입출력 라인(22)과, 상기 메모리 영역(21) 내 메인 메모리 영역(201)의 결함 칼럼(a) 주소와 치환되는 상기 리던던트 메모리 영역(202)의 리던던트 칼럼(b) 주소가 저장되는리던던트 정보 영역(23)과, 외부에서 인가되는 입력 칼럼 주소와 상기 리던던트 정보영역(23)의 리던던트 칼럼 주소 정보를 받아 레지스터 선택주소를 출력하는 리던던트 제어부(24)와, 상기 레지스터 선택주소에 의해서 데이터 레지스터(27) 중에서 하나를 선택하는 레지스터 선택부(25)와, 읽기 또는 쓰기 동작의 동작금지 데이터를 만들어 상기 입출력 데이터 라인을 통해 상기 데이터 레지스터(27)에 인가하는 동작금지 데이터 생성부(26)와, 상기 메모리 영역(21)에 쓰기 위한 데이터나 상기 메모리 영역(21)에서 읽은 데이터를 임시로 저장하는 하나 또는 복수개의 데이터 레지스터(27)와, 상기 데이터 레지스터(27)에 저장된 임시 데이터 및 동작금지 데이터를 받아 상기 메모리 영역(21)의 읽기 및 쓰기 동작을 제어하는 메모리 판단 제어부(28)를 포함하여 구성된다.
상기 메모리 영역(21)은 하나 또는 복수개의 워드라인과 하나 또는 복수개의 칼럼이 어레이 구조로 구성되며, 그 내부에 메인 메모리 영역(201)과 리던던트 메모리 영역(202)을 두고 있다. 상기 리던던트 메모리 영역(202)은 메인 메모리 영역(201)과 워드라인을 공유하고 있다.
상기 데이터 레지스터(27)는 상기 메모리 영역(21)에서 외부로 읽혀지고, 외부에서 상기 메모리 영역(21)으로 쓰여지는 데이터를 임시로 저장하는 기능을 하며, 이러한 외부와의 연결은 입출력 데이터 라인(22)을 통해 한다.
상기 리던던트 정보 영역(23)은 상기 메모리 영역(21) 내 메인 메모리 영역(201)에서 발생한 결함 칼럼(a) 주소와 이를 치환할 리던던트 칼럼(b) 주소에 대한 정보가 저장된다.
또한, 상기 리던던트 정보 영역(23)은 메인 메모리 영역(201)의 결함 칼럼(a) 주소와 리던던트 메모리 영역(202)의 치환된 리던던트 칼럼(b) 주소를 저장하기 위하여 하나 이상의 반도체 메모리 셀로 구성되어야 한다.
상기 리던던트 제어부(24)는 상기 결함 칼럼(a) 주소 및 리던던트 칼럼(b) 주소와 같은 리던던트 칼럼 정보와 외부에서 인가되는 입력 칼럼 주소를 받아 레지스터 선택 주소를 출력한다.
또한, 상기 리던던트 제어부(24)는 리던던트 정보영역(23)의 리던던트 칼럼 정보를 받아 입력 칼럼 주소가 리던던트 메모리 영역(202)의 칼럼으로 치환되는 메인 메모리 영역(201)의 결함 칼럼(a)에 해당하는지를 판단하여 레지스터 선택부(25)에 레지스터 선택주소를 인가하는 기능을 갖는다.
상기 레지스터 선택부(25)는 상기 레지스터 선택주소를 인가받아 복수개의 데이터 레지스터(27) 중 특정 데이터 레지스터(27)를 선택한다.
상기 동작금지 데이터 생성부(26)는 동작금지 데이터를 발생시켜 상기 입출력 데이터 라인(22)을 통해 데이터 레지스터(27)에 인가한다.
상기 선택된 데이터 레지스터(27)에는 상기 동작금지 데이터가 저장된다.
상기 리던던트 제어부(24)가 보내는 치환된 리던던트 칼럼(b) 주소에 해당하는 데이터 레지스터(27)는 읽기나 쓰기 금지에 해당하는 데이터를 저장해서 그 정보를 메모리 판단 제어부(28)에 인가해야 하고 메모리 판단 제어부(28)는 읽기 동작이나 쓰기 동작을 수행하기 이전에 데이터 레지스터(27)의 데이터를 받아서 읽기나 쓰기 동작을 수행할 것인지를 판단하는 기능을 가져야 한다.
상기 메모리 판단 제어부(28)는 상기 데이터 레지스터(27)의 데이터를 받아 각 칼럼에 대한 정보를 해독하여 메모리의 각 칼럼에 대한 제어를 한다. 상기 메모리 판단 제어부(28)는 하나 또는 복수개의 칼럼을 동시에 제어할 수 있고, 상기 데이터 레지스터(27)는 메모리 영역(21)의 하나 또는 복수개의 칼럼 개수만큼 해당하는 데이터를 저장할 수 있다.
상기 메모리 판단 제어부(28)는 하나 또는 복수개의 칼럼을 동시에 제어할 수 있고, 메모리 영역(21)의 전체 칼럼 개수에서 메모리 판단 제어부(28)가 동시에 제어할 수 있는 칼럼 개수를 나눈 값에 해당하는 개수만큼 칼럼 주소를 증가하며 읽기나 쓰기 동작을 수행하여 메모리 영역(21)의 하나 또는 복수개의 워드라인과 어레이 구조로 된 전체 칼럼의 데이터를 읽거나 전체 칼럼에 외부에서 인가되는 데이터를 저장할 수 있다.
즉, 본 발명의 반도체 메모리 장치는 모든 칼럼을 선택할 수 있는 칼럼 선택부가 없어도 결함 칼럼을 정상 칼럼의 읽기나 쓰기 동작시에 완전히 독립시킬 수 있다.
도 3은 도 2의 읽기 동작의 흐름을 나타낸 순서도이다.
도 3과 같이, 본 발명의 반도체 메모리 장치의 읽기 동작은 다음과 같다.
읽기 동작시 본 발명의 반도체 메모리 장치의 칼럼 및 워드라인은 복수개, 즉 어레이 구조로 구성된다고 가정한다.
먼저, 상기 데이터 레지스터를 초기화한다(301). 이는 모든 데이터 레지스터(27)의 초기 상태를 동일하게 만들어 모든 동작과 데이터의 신뢰성을 보장하기 위함이다.
그리고, 상기 리던던트 제어부(24)를 인에이블시켜서 상기 메인 메모리 영역(201)의 칼럼 중에서 결함 칼럼(a)에 해당하는 데이터 레지스터(27)에 읽기 동작금지 데이터를 로드한다(302).
따라서, 정상 칼럼에 해당하는 데이터 레지스터(27)에는 초기 상태의 데이터가 저장되어 있고, 결함 칼럼에 해당하는 데이터 레지스터(27)에는 초기 상태와 논리적으로 반대되는 상태의 읽기 동작금지 데이터가 저장된다.
이어, 상기 데이터 레지스터(27)의 데이터를 상기 메모리 판단 제어부(28)에 로드한다(303).
상기 메모리 판단 제어부(28)는 해당하는 데이터 레지스터(27)의 데이터가 읽기 동작금지 데이터인지 판별(304)해서 읽기 동작금지 데이터가 아니면 해당하는 상기 메모리 영역(21)의 칼럼에 있는 선택된 셀 데이터를 읽고(305), 읽기 동작금지 데이터이면 상기 메모리 판단 제어부(28)는 해당하는 메모리 영역(21)의 칼럼에 읽기 동작을 하기 위한 어떠한 조건도 만들지 않음으로써(306) 결함 칼럼을 읽기 동작에서 완전히 고립시킨다. 이렇게 결함 칼럼(a)을 완전히 고립시킴으로써 결함 칼럼(a)으로의 누설 전류를 차단할 수 있어 정상 칼럼의 읽기 동작에 어떠한 영향도 주지 않아 동작 오류를 방지할 수 있다.
결국 선택된 칼럼의 읽기 동작이 끝나게 되면 결함 칼럼(a)에 해당하는 메모리 판단 제어부(28)에는 초기에 데이터 레지스터(27)에서 받은 읽기 동작금지 데이터가 저장되어 있고 정상 칼럼에 해당하는 메모리 판단 제어부(28)에는 해당하는칼럼의 선택된 셀 데이터가 저장되어 있게 된다.
그리고, 메모리 판단 제어부(28)의 데이터를 각각의 데이터 레지스터(27)에 로드(307)하게 되면 상기 메모리 영역(21)의 셀 데이터가 상기 각각의 데이터 레지스터(27)에 저장되게 된다.
상기 메모리 영역(21)은 하나 또는 복수개의 워드라인과 하나 또는 복수개의 칼럼이 어레이 구조로 구성되고 메모리 판단 제어부(28)는 하나 또는 복수개의 칼럼을 동시에 제어할 수 있고, 데이터 레지스터(27)는 메모리 영역의 하나 또는 복수개의 칼럼 개수 만큼에 해당하는 데이터를 저장할 수 있다.
메모리 판단 제어부(28)는 메인 메모리 영역(201)의 전체 칼럼 개수에서 메모리 판단 제어부(28)가 동시에 제어할 수 있는 칼럼 개수를 나눈 값에 해당하는 횟수만큼 칼럼 주소를 증가하며 읽기 동작을 수행하면 메인 메모리 영역(201)의 하나 또는 복수개의 워드라인과 어레이 구조로 된 전체 칼럼의 데이터를 읽어서 데이터 레지스터(27)에 저장할 수 있다.
예를 들어, 메인 메모리 영역(201)의 하나 또는 복수개의 워드라인에 2048개의 칼럼이 어레이 구조로 구성되고, 메모리 판단 제어부(28)가 동시에 제어할 수 있는 칼럼 개수가 64개라면 특정 워드라인을 선택한 후 총 32번의 칼럼 주소를 바꿔가며 읽기 동작을 수행하여 데이터 레지스터(27)에 저장하면 2048개의 칼럼에 포함되어 선택된 2048개의 메모리 셀 데이터를 읽어서 상기 데이터 레지스터(27)에 저장할 수 있게 된다.
그리고 마지막으로, 상기 리던던트 제어부(24)는 입력 칼럼 주소가 메인 메모리 영역(201)의 결함 칼럼에 해당되어 리던던트 메모리 영역(202)의 리던던트 칼럼으로 치환된 칼럼 주소인지를 판별하여 레지스터 선택부(204)에 레지스터 선택주소를 인가하여 정상 칼럼에 해당하는 데이터 레지스터(27)의 데이터를 입출력 데이터 라인(22)에 로드한다(308).
도 4는 도 2의 쓰기 동작의 흐름을 나타낸 순서도이다.
도 4와 같이, 본 발명의 반도체 메모리 장치의 쓰기 동작은 다음과 같이 이루어진다.
읽기 동작에서와 마찬가지로 상기 메모리 영역은 복수개의 칼럼 및 워드라인으로 구성된 어레이 구조이다.
먼저, 상기 데이터 레지스터(27)를 초기화한다(401). 모든 데이터 레지스터(27)의 초기 상태를 동일하게 만들어 모든 동작과 데이터의 신뢰성을 보장하기 위함이다.
그리고, 리던던트 제어부(24)를 인에이블시켜서, 메인 메모리 영역(201)의 칼럼 중에서 결함 칼럼(a)에 해당하는 데이터 레지스터(27)에 쓰기 동작금지 데이터를 로드한다(402).
그러면 정상칼럼에 해당하는 데이터 레지스터(27)에는 초기 상태의 데이터가 저장되어 있고 결함 칼럼(a)에 해당하는 데이터 레지스터(27)에는 초기 상태와 논리적으로 반대되는 상태의 쓰기 동작금지 데이터가 저장된다.
리던던트 제어부(24)는 입력 칼럼 주소와 리던던트 정보 영역(23)의 리던던트 칼럼 정보를 비교하여 입력 칼럼 주소가 메인 메모리 영역(201)의 결함 칼럼에해당되어 리던던트 메모리 영역(202)의 리던던트 칼럼(b)으로 치환된 칼럼 주소인지를 판별하여 레지스터 선택부(25)에 레지스터 선택주소를 인가하여 정상 칼럼에 해당하는 데이터 레지스터(27)에 입출력 데이터 라인(22)의 데이터를 저장(403)하도록 한다.
결국 결함 칼럼에 해당하는 데이터 레지스터(27)에는 쓰기 동작금지 데이터가 저장되고 치환된 리던던트 칼럼에 해당하는 데이터 레지스터(27)에 입력 칼럼 주소에 해당하는 데이터가 저장되게 된다.
만약에 하나의 특정 칼럼 주소를 인가한 후에 계속해서 칼럼 주소를 증가하며 연속적으로 쓰기 데이터를 입력하는 경우에는 마지막 칼럼 주소까지 칼럼 주소를 증가시키며 매번 입출력 데이터 라인(22)의 데이터를 데이터 레지스터(27)에 저장하는 동작을 반복한다.
그리고 상기 메모리 판단 제어부(28)에 상기 데이터 레지스터(27)의 데이터를 로드(404)한다.
상기 메모리 판단 제어부(28)는 해당하는 데이터 레지스터(27)의 데이터가 쓰기 동작금지 데이터인지를 판별(405)해서 쓰기 동작금지 데이터가 아니면 해당하는 메모리 영역의 칼럼에 있는 선택된 셀에 데이터를 쓰고(406), 쓰기 동작금지 데이터이면 메모리 판단 제어부(28)는 해당하는 메모리 영역(21)의 칼럼에 쓰기 동작을 하기 위한 어떠한 조건도 만들지 않음으로써(407) 결함 칼럼을 쓰기 동작에서 완전히 고립시킨다.
이렇게 결함 칼럼을 완전히 고립시킴으로써 결함 칼럼으로의 누설 전류를 차단할 수 있어 정상 칼럼의 쓰기 동작에 어떠한 영향도 주지 않아 동작 오류를 방지할 수 있다.
메모리 영역은 하나 또는 복수개의 워드라인과 하나 또는 복수개의 칼럼이 어레이 구조로 구성되고 메모리 판단 제어부(28)는 하나 또는 복수개의 칼럼을 동시에 제어할 수 있고, 상기 데이터 레지스터(27)는 메모리 영역(21)의 하나 또는 복수개의 칼럼 개수만큼에 해당하는 데이터를 저장할 수 있다.
상기 메모리 판단 제어부(28)는 메인 메모리 영역(201)의 전체 칼럼 개수에서 상기 메모리 판단 제어부(28)가 동시에 제어할 수 있는 칼럼 개수를 나눈 값에 해당하는 횟수만큼 칼럼 주소를 증가하여 쓰기 동작을 수행하면 메인 메모리 영역(201)의 하나 또는 복수개의 워드라인과 어레이 구조로 된 전체 칼럼에 데이터를 저장할 있다.
예를 들어, 메인 메모리 영역(201)의 하나 또는 복수개의 워드라인에 2048개의 칼럼이 어레이 구조로 구성되고, 메모리 판단 제어부(28)가 동시에 제어할 수 있는 칼럼 개수가 64개라면 총 32번의 칼럼 주소를 바꿔가며 쓰기 동작을 수행하면2048개의 칼럼에 포함되어 선택된 2048개의 메모리 셀에 데이터를 저장할 수 있게 된다.
상기와 같은 본 발명의 반도체 메모리 장치는 다음과 같은 효과가 있다.
첫째, 반도체 메모리의 읽기 동작이나 쓰기 동작에서 결함이 있는 칼럼을 메모리 판단 제어부의 제어작용으로 리던던트 칼럼으로 대체한 후, 결함 칼럼을 완전히 독립시킴으로써, 결함 칼럼으로 흐르는 누설 전류 현상을 방지하여 정상 칼럼 동작이 간섭을 받아서 오류를 일으키는 문제를 해결할 수 있다.
둘째, 메모리 영역과 입출력 데이터 라인 사이에 데이터 레지스터를 위치시키고 메모리 영역에 데이터를 쓰거나 메모리 영역의 데이터를 읽는 동작을 제어하는 메모리 판단 제어부를 두어, 상기 데이터 레지스터의 데이터와 메모리 판단 제어부에 의해 논리적으로 결함 칼럼을 독립시킴으로써, 종래의 하드웨어적으로 결함 칼럼을 독립시키기 위해서 결함 칼럼과 정상 칼럼을 선택하기 위한 많은 회로를 추가시킨 반도체 메모리 장치와 달리, 메모리 칩 크기가 증가하는 문제점을 해결할 수 있다.

Claims (15)

  1. 하나 또는 복수개의 워드라인 및 칼럼이 어레이 구조로 구성된 메인 메모리 영역 및 상기 메인 메모리 영역의 워드라인을 공유한 하나 또는 복수개의 칼럼으로 구성된 리던던트 메모리 영역으로 이루어진 메모리 영역과, 상기 메모리 영역에 쓰기 위한 데이터나 상기 메모리 영역에서 읽은 데이터를 임시로 저장하는 하나 또는 복수개의 데이터 레지스터와, 상기 데이터 레지스터에 외부의 데이터를 인가하거나 상기 데이터 레지스터에 저장된 데이터를 외부로 출력하는 입출력 데이터 라인으로 구성된 반도체 메모리 장치에 있어서,
    상기 메모리 영역 내 메인 메모리 영역의 결함 칼럼 주소와 치환된 상기 리던던트 메모리 영역의 칼럼 주소를 저장하는 리던던트 정보 영역;
    외부에서 인가되는 입력 칼럼 주소와 상기 리던던트 정보영역의 칼럼 주소 정보를 받아 레지스터 선택주소를 출력하는 리던던트 제어부;
    상기 레지스터 선택주소에 의해서 상기 데이터 레지스터 중에서 하나를 선택하는 레지스터 선택부;
    읽기 또는 쓰기 동작의 동작금지 데이터를 만들어 상기 입출력 데이터 라인을 통해 상기 데이터 레지스터에 인가하는 동작금지 데이터 생성부;
    상기 데이터 레지스터에 저장된 임시 데이터 및 동작금지 데이터를 받아 상기 메모리 영역의 읽기 및 쓰기 동작을 제어하는 메모리 판단 제어부를 포함하여 구성됨을 특징으로 하는 반도체 메모리 장치.
  2. 제 1항에 있어서, 상기 데이터 레지스터는 상기 메모리 영역이 구비한 하나 또는 그 이상의 칼럼 개수에 해당하는 데이터를 저장할 수 있음을 특징으로 하는 반도체 메모리 장치.
  3. 제 1항에 있어서, 상기 데이터 레지스터는 읽기 또는 쓰기 동작의 동작금지 데이터를 치환된 결함 칼럼 주소에 해당하는 데이터 레지스터에 저장하여 그 정보를 상기 메모리 판단 제어부에 인가함을 특징으로 하는 반도체 메모리 장치.
  4. 제 1항에 있어서, 상기 리던던트 정보 영역은 하나 이상의 반도체 메모리 셀로 구성된 것을 특징으로 하는 반도체 메모리 장치.
  5. 제 1항에 있어서, 상기 리던던트 제어부는 상기 리던던트 정보 영역의 리던던트 칼럼 정보를 받아 입력 칼럼 주소가 상기 리던던트 메모리 영역의 칼럼으로 치환된 상기 메인 메모리 영역의 결함 칼럼에 해당되는지를 판단하여 상기 레지스터 선택부에 선택주소를 인가함을 특징으로 하는 반도체 메모리 장치.
  6. 제 1항에 있어서, 상기 리던던트 제어부는 상기 리던던트 정보 영역의 리던던트 칼럼 정보를 받아 상기 메인 메모리 영역의 결함 칼럼 주소에 해당하는 상기 데이터 레지스터에 읽기 또는 쓰기 동작의 동작금지 데이터가 저장되도록 상기 레지스터 선택부에 레지스터 선택주소를 인가함을 특징으로 하는 반도체 메모리 장치.
  7. 제 1항에 있어서, 상기 메모리 판단 제어부는 상기 데이터 레지스터의 데이터를 받아서 읽기 또는 쓰기 동작을 수행할 것인지를 판단함을 특징으로 하는 반도체 메모리 장치.
  8. 제 1항에 있어서, 상기 메모리 판단 제어부는 하나 또는 복수개의 칼럼을 동시에 제어함을 특징으로 하는 반도체 메모리 장치.
  9. 제 1항에 있어서, 상기 메모리 판단 제어부는 상기 메인 메모리 영역의 전체 칼럼 개수에서 상기 메모리 판단 제어부가 동시에 제어할 수 있는 칼럼 개수를 나눈 값에 해당하는 횟수만큼 읽기 또는 쓰기 동작을 반복 수행하여 상기 메인 메모리 영역의 하나의 워드라인에 연결된 모든 칼럼의 데이터를 읽거나 저장함을 특징으로 하는 반도체 메모리 장치.
  10. 메인 및 리던던트 메모리 영역으로 구성된 메모리 영역과, 리던던트 정보 영역과, 리던던트 제어부와, 레지스터 선택부와, 동작금지 데이터 생성부와, 입출력 데이터 라인과, 데이터 레지스터와, 메모리 판단 제어부로 구성된 반도체 메모리 장치에 있어서,
    상기 데이터 레지스터를 초기화하는 단계;
    상기 메인 메모리 영역의 결함 칼럼에 해당하는 상기 데이터 레지스터에 읽기 동작금지 데이터를 로드하는 단계;
    상기 메모리 판단 제어부에 상기 데이터 레지스터의 데이터를 로드하는 단계;
    상기 메모리 판단 제어부에 로드된 데이터에 따라 상기 메모리 영역의 해당 칼럼의 셀 데이터를 읽기 동작을 수행하거나 미수행하는 단계;
    상기 메모리 판단 제어부의 읽기 동작을 수행한 후의 데이터를 상기 데이터 레지스터에 로드하는 단계;
    상기 데이터 레지스터의 데이터를 입출력 데이터 라인에 로드하는 단계로 이루어진 반도체 메모리 장치의 읽기 동작 방법.
  11. 제 10항에 있어서, 상기 리던던트 제어부는 상기 메모리 영역의 정상 칼럼에 해당하는 상기 데이터 레지스터에 저장된 데이터를 입출력 데이터 라인에 로드하도록 레지스터 선택부에 레지스터 선택주소를 인가하는 것을 특징으로 하는 반도체 메모리 장치의 읽기 동작 방법.
  12. 제 10항에 있어서, 상기 메모리 판단 제어부는 상기 데이터 레지스터에서 로드된 데이터가 읽기 동작 수행 데이터이면 상기 메모리 영역의 선택된 칼럼에 있는 셀 데이터를 읽고, 읽기 동작 미수행 데이터이면 상기 메모리 영역의 선택된 칼럼에 읽기 동작 미수행 조건을 만들어 해당 칼럼을 읽기 동작에서 완전히 고립시키는 것을 특징으로 하는 반도체 메모리 장치의 읽기 동작 방법.
  13. 메인 및 리던던트 메모리 영역으로 구성된 메모리 영역과, 리던던트 정보 영역과, 리던던트 제어부와, 레지스터 선택부와, 동작금지 데이터 생성부와, 입출력 데이터 라인과, 데이터 레지스터와, 메모리 판단 제어부로 구성된 반도체 메모리 장치에 있어서,
    상기 데이터 레지스터를 초기화하는 단계;
    상기 리던던트 제어부가 상기 메인 메모리 영역의 결함 칼럼에 해당하는 상기 데이터 레지스터에 쓰기 동작금지 데이터를 로드하는 단계;
    입출력 데이터 라인의 데이터를 상기 데이터 레지스터에 로드하는 단계;
    상기 메모리 판단 제어부에 상기 데이터 레지스터의 데이터를 로드하는 단계;
    상기 메모리 판단 제어부에 로드된 데이터에 따라 해당 칼럼의 셀에 데이터를 쓰는 동작을 수행하거나 미수행하는 단계로 이루어진 반도체 메모리 장치의 쓰기 동작 방법.
  14. 제 13항에 있어서, 상기 리던던트 제어부는 입출력 데이터 라인의 데이터를 상기 메모리 영역의 정상 칼럼에 해당하는 상기 데이터 레지스터에 저장하도록 레지스터 선택부에 레지스터 선택주소를 인가하는 것을 특징으로 하는 반도체 메모리장치의 쓰기 동작 방법.
  15. 제 13항에 있어서, 상기 메모리 판단 제어부는 상기 데이터 레지스터에서 로드된 데이터가 쓰기 동작 수행 데이터이면 상기 메모리 영역의 칼럼에 있는 선택된 셀에 데이터를 저장하고, 쓰기 동작 미수행 데이터이면 상기 메모리 영역의 선택된 칼럼에 쓰기 동작 미수행 조건을 만들어 해당 칼럼을 쓰기 동작에서 완전히 고립시키는 것을 특징으로 하는 반도체 메모리 장치의 쓰기 동작 방법.
KR10-2001-0050968A 2001-08-23 2001-08-23 반도체 메모리 장치 및 이를 이용한 읽기/쓰기 동작 방법 KR100403480B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0050968A KR100403480B1 (ko) 2001-08-23 2001-08-23 반도체 메모리 장치 및 이를 이용한 읽기/쓰기 동작 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0050968A KR100403480B1 (ko) 2001-08-23 2001-08-23 반도체 메모리 장치 및 이를 이용한 읽기/쓰기 동작 방법

Publications (2)

Publication Number Publication Date
KR20030017884A KR20030017884A (ko) 2003-03-04
KR100403480B1 true KR100403480B1 (ko) 2003-10-30

Family

ID=27720477

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0050968A KR100403480B1 (ko) 2001-08-23 2001-08-23 반도체 메모리 장치 및 이를 이용한 읽기/쓰기 동작 방법

Country Status (1)

Country Link
KR (1) KR100403480B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7944747B2 (en) 2008-03-17 2011-05-17 Samsung Electronics Co., Ltd. Flash memory device and method for programming flash memory device having leakage bit lines

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0434200A1 (en) * 1989-11-17 1991-06-26 STMicroelectronics Limited Repairable memory circuit
KR0164397B1 (ko) * 1995-07-25 1999-02-18 김광호 데이타 변경회로를 구비한 반도체 메모리장치의 멀티 비트 테스트 회로
KR19990022792A (ko) * 1995-06-14 1999-03-25 스즈키 진이치로 반도체메모리, 메모리디바이스 및 메모리카드
JPH11250687A (ja) * 1998-03-04 1999-09-17 Nec Corp 半導体記憶装置
KR20000074953A (ko) * 1999-05-27 2000-12-15 김영환 반도체 메모리의 칼럼 구제 회로

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0434200A1 (en) * 1989-11-17 1991-06-26 STMicroelectronics Limited Repairable memory circuit
KR19990022792A (ko) * 1995-06-14 1999-03-25 스즈키 진이치로 반도체메모리, 메모리디바이스 및 메모리카드
KR0164397B1 (ko) * 1995-07-25 1999-02-18 김광호 데이타 변경회로를 구비한 반도체 메모리장치의 멀티 비트 테스트 회로
JPH11250687A (ja) * 1998-03-04 1999-09-17 Nec Corp 半導体記憶装置
KR20000074953A (ko) * 1999-05-27 2000-12-15 김영환 반도체 메모리의 칼럼 구제 회로

Also Published As

Publication number Publication date
KR20030017884A (ko) 2003-03-04

Similar Documents

Publication Publication Date Title
US7933159B2 (en) Semiconductor memory device and system with redundant element
US5808946A (en) Parallel processing redundancy scheme for faster access times and lower die area
JP2001273787A (ja) 半導体記憶装置
EP0385389B1 (en) Semiconductor integrated circuit memory enabling memory write masking
JPH05210567A (ja) メモリ装置及びメモリのデータ読取り／書込み方法
KR100822795B1 (ko) 입출력 장치 및 랜덤 액세스 메모리 장치
JPH07254270A (ja) Ｄｒａｍ素子の複数のバンクを制御する方法と装置
US7681096B2 (en) Semiconductor integrated circuit, BIST circuit, design program of BIST circuit, design device of BIST circuit and test method of memory
JP3967704B2 (ja) 半導体記憶装置とそのテスト方法
US6950351B2 (en) Repair circuit
US5781493A (en) Semiconductor memory device having block write function
KR20010040999A (ko) 디지털 반도체 회로를 테스트하기 위한 회로 및 방법
KR100403480B1 (ko) 반도체 메모리 장치 및 이를 이용한 읽기/쓰기 동작 방법
US7073102B2 (en) Reconfiguration device for faulty memory
JPH0793997A (ja) スタティック型半導体記憶装置
JP3872922B2 (ja) 半導体記憶装置及びメモリ混載ロジックｌｓｉ
KR100618858B1 (ko) 리프레쉬 수행 시 리프레쉬 할 뱅크의 개수를 가변할 수있는 반도체 메모리 장치 및 그 리프레쉬 방법
KR100518597B1 (ko) 입출력 데이터 폭을 선택적으로 변경시키는 저전력 소비형반도체 메모리 장치 및 이에 대한 데이터 입출력 방법
US6754865B2 (en) Integrated circuit
US20060062060A1 (en) Methods and circuits for programming addresses of failed memory cells in a memory device
US6301170B2 (en) MRAD test circuit, semiconductor memory device having the same and MRAD test method
US7124213B2 (en) Device having spare I/O and method of using a device having spare I/O
JP3866345B2 (ja) 半導体記憶装置及び半導体記憶装置の試験方法
US20040221129A1 (en) Semiconductor memory device having tag block for reducing initialization time
CN218634117U (zh) 存储电路和图像传感器

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080922

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee