KR100401149B1 - Mold for manufacturing semiconductor package - Google Patents
Mold for manufacturing semiconductor package Download PDFInfo
- Publication number
- KR100401149B1 KR100401149B1 KR10-2001-0007082A KR20010007082A KR100401149B1 KR 100401149 B1 KR100401149 B1 KR 100401149B1 KR 20010007082 A KR20010007082 A KR 20010007082A KR 100401149 B1 KR100401149 B1 KR 100401149B1
- Authority
- KR
- South Korea
- Prior art keywords
- vent hole
- air vent
- mold
- molding
- semiconductor package
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 48
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 238000000465 moulding Methods 0.000 claims abstract description 58
- 239000011347 resin Substances 0.000 claims abstract description 23
- 229920005989 resin Polymers 0.000 claims abstract description 23
- 238000000034 method Methods 0.000 abstract description 14
- 239000002390 adhesive tape Substances 0.000 description 3
- 238000011109 contamination Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Moulds For Moulding Plastics Or The Like (AREA)
Abstract
본 발명은 반도체 패키지의 몰딩공정시, 몰딩금형의 수지공급용 게이트 반대쪽에 형성된 에어벤트홀로 몰딩플러시가 유출되어, 인쇄회로기판을 손상시키는 것을 방지할 수 있도록 한 반도체 패키지 제조용 몰딩금형에 관한 것이다.The present invention relates to a molding die for manufacturing a semiconductor package, which can prevent molding flush from leaking into an air vent hole formed on the opposite side of the molding supply resin supply gate during a molding process of the semiconductor package, thereby damaging the printed circuit board.
이에, 에어벤트홀을 몰딩금형의 하형의 상면에서 하향 경사진 형상으로 보다 깊게 형성하되, 이 에어벤트홀의 상부에 걸쳐 분리 가능한 바를 안착시킴으로써, 에어벤트홀로 흐르는 몰드플러시가 인쇄회로기판상에 묻게 됨을 상기 바에서 차단해줄 수 있도록 한 반도체 패키지 제조용 몰딩금형을 제공하고자 한 것이다.Therefore, the air vent hole is formed deeper in a downwardly inclined shape from the upper surface of the lower mold of the molding die, and by mounting a detachable bar over the upper part of the air vent hole, the mold flush flowing into the air vent hole is buried on the printed circuit board. An object of the present invention is to provide a molding mold for manufacturing a semiconductor package to block the bar.
또는, 에어벤트홀을 하형의 캐비티 바닥면으로부터 외부로 연장되게 형성하여 줌으로써, 에어벤트홀로 몰드플러시가 흐르더라도, 인쇄회로기판에는 전혀 영향을 미치지 않게 되는 구조의 반도체 패키지 제조용 몰딩금형을 제공하고자 한 것이다.Alternatively, by forming an air vent hole extending outward from the bottom surface of the cavity of the lower mold, even if a mold flush flows into the air vent hole, a molding mold for manufacturing a semiconductor package has a structure that does not affect the printed circuit board at all. will be.
Description
본 발명은 반도체 패키지 제조용 몰딩 금형에 관한 것으로서, 더욱 상세하게는 반도체 패키지의 몰딩공정시, 몰딩금형의 수지공급용 게이트 반대쪽에 형성된 에어벤트홀로 몰딩플러시가 유출되어, 패키지 제조용 부재를 손상시키는 것을 방지할 수 있도록 한 반도체 패키지 제조용 몰딩 금형에 관한 것이다.The present invention relates to a molding die for manufacturing a semiconductor package, and more particularly, in a molding process of a semiconductor package, a molding flush flows out to an air vent hole formed on the opposite side of a molding supply resin supply gate, thereby preventing damage to a member for manufacturing a package. The present invention relates to a molding die for manufacturing a semiconductor package.
일반적으로 반도체 패키지는 리드프레임, 인쇄회로기판, 회로필름등과 같은 각종 부재를 이용하여 다양한 구조로 제조되고 있는 바, 최근에는 칩 스케일 패키지(CSP:Chip Scale Package)라 하여, 반도체 패키지가 반도체 칩의 크기에 가깝게 경박단소화로 제조되는 추세에 있다.In general, semiconductor packages are manufactured in various structures using various members such as lead frames, printed circuit boards, and circuit films. Recently, semiconductor packages are referred to as chip scale packages (CSPs). There is a tendency to manufacture the thin and thin in close to the size of.
여기서, 상기 칩 스케일 패키지의 일종으로서, 인쇄회로기판을 이용하여 제조된 반도체 패키지에 대하여 첨부한 도 6을 참조로 설명하면 다음과 같다.Herein, a semiconductor package manufactured using a printed circuit board as a chip scale package will be described with reference to FIG. 6.
상기 인쇄회로기판(16)은 도 5에 도시한 바와 같이, 4 ×4, 4 ×5등의 매트릭스 배열로 된 다수의 반도체 패키지 영역이 서로 타이바(36)에 의하여 연결되어 있는 바, 상기 인쇄회로기판의 각 반도체 패키지 영역은 도 6에 도시한 바와 같이베이스층의 수지층(38)과; 수지층(38)의 상하면에 식각처리된 전도성패턴(42)과; 상기 수지층(38)의 상면에 도포된 커버코트(40)로 구성되어 있다.As shown in FIG. 5, the printed circuit board 16 has a plurality of semiconductor package regions having a matrix arrangement of 4 × 4, 4 × 5, etc., connected to each other by tie bars 36. Each semiconductor package region of the circuit board includes a resin layer 38 of the base layer as shown in FIG. Conductive patterns 42 etched on upper and lower surfaces of the resin layer 38; The cover coat 40 is applied to the upper surface of the resin layer 38.
특히, 상기 수지층(38)상의 커버코트(40)층 사이로 와이어 및 볼랜드이 노출되고, 각각의 반도체 패키지 영역의 중앙면에는 반도체 칩의 크기보다 다소 큰 관통홀이 형성되어 있다.In particular, wires and borland are exposed between the cover coat 40 layers on the resin layer 38, and through holes are formed in the central surface of each semiconductor package region, which is somewhat larger than the size of the semiconductor chip.
따라서, 상기 인쇄회로기판(16)의 저면에 관통홀을 가리면서 접착테이프(44)를 부착시키는 단계와; 상기 관통홀내로 반도체 칩(46)을 픽업하여 접착테이프(44)에 부착시키는 단계와; 상기 반도체 칩(46)의 본딩패드와 상기 인쇄회로기판(16)의 와이어 본딩용 전도성패턴간을 와이어(48)로 본딩하는 단계와; 상기 관통홀내에 위치된 반도체 칩(46)과, 와이어(48)와, 와이어 본딩용 전도성패턴등을 수지(34)로 몰딩하는 단계와; 인쇄회로기판(16)의 볼랜드(32)에 인출단자(50)를 부착하는 단계와; 상기 반도체 칩(46)의 저면이 외부로 노출되도록 상기 인쇄회로기판(16) 저면의 접착테이프(44)를 떼어내는 단계와; 상기 각 반도체 패키지 영역 라인을 따라 싱귤레이션하여 낱개의 반도체 패키지로 분리하는 단계등을 거쳐 첨부한 도 6에 도시한 바와 같은 칩 스케일의 반도체 패키지(100)로 제조된다.Therefore, attaching the adhesive tape (44) while covering the through hole on the bottom surface of the printed circuit board (16); Picking up the semiconductor chip 46 into the through hole and attaching the semiconductor chip to the adhesive tape 44; Bonding a bonding pad of the semiconductor chip 46 and a conductive pattern for wire bonding of the printed circuit board 16 with a wire 48; Molding a semiconductor chip (46), a wire (48), a conductive pattern for wire bonding, and the like, which are located in the through hole, with a resin (34); Attaching the lead terminal (50) to the ball land (32) of the printed circuit board (16); Removing the adhesive tape (44) of the bottom surface of the printed circuit board (16) so that the bottom surface of the semiconductor chip (46) is exposed to the outside; A semiconductor package 100 having a chip scale as shown in FIG. 6 is manufactured by singulating along each semiconductor package region line and separating the semiconductor package into individual semiconductor packages.
상기와 같은 반도체 패키지의 제조 공정중 몰딩공정과, 이 몰딩공정중에 발생하는 문제점에 대하여 첨부한 도 4와 도 5를 참조로 설명하면 다음과 같다.Referring to FIG. 4 and FIG. 5, the molding process of the semiconductor package as described above and the problems occurring during the molding process will be described below.
도 4에 도시한 바와 같이, 몰딩공정을 위한 몰딩금형는 평평한 형태의 상형(12)과; 상면에 오목한 캐비티(28)가 형성된 하형(14)으로 구성되어 있다.As shown in Fig. 4, the molding die for the molding process includes a flat die 12; It is comprised by the lower mold | type 14 in which the recessed cavity 28 was formed in the upper surface.
특히, 상기 하형(14)의 각 캐비티(28)의 중앙에는 몰딩 수지 공급용게이트(25)가 형성되는 바, 이 게이트(25)는 캐비티(28)쪽으로 점차 좁아지는 원뿔 형상으로 형성되어 있고, 또한 상기 하형(14)에는 캐비티(28)의 상단끝으로부터 외부쪽으로 에어벤트홀(18c)이 연장되어 형성되어 있다.In particular, a molding resin supplying gate 25 is formed at the center of each cavity 28 of the lower mold 14, and the gate 25 is formed in a conical shape that gradually narrows toward the cavity 28. In addition, the lower mold 14 has an air vent hole 18c extending outward from the upper end of the cavity 28.
따라서, 상기 하형(14)의 상면에 반도체 칩 부착 공정과 와이어 본딩 공정이 완료된 상태의 인쇄회로기판(16)을 올려놓게 되는데, 상기 반도체 칩(46)과, 와이어(48)등을 포함하는 인쇄회로기판(16)의 몰딩영역이 상기 하형(14)의 캐비티(28)와 상하로 일치되도록 올려 놓는다.Therefore, the printed circuit board 16 having the semiconductor chip attaching process and the wire bonding process completed on the upper surface of the lower mold 14 is placed, and the printing including the semiconductor chip 46 and the wires 48 and the like. The molding region of the circuit board 16 is placed so as to vertically coincide with the cavity 28 of the lower mold 14.
이때, 상기 하형(14)의 에어벤트홀(18c)은 상기 인쇄회로기판(16)의 모서리 부위면 즉, 인쇄회로기판(16)의 상면으로 노출되어 있는 볼랜드(32)들의 사이면과 상하로 일치되어진다.In this case, the air vent hole 18c of the lower mold 14 is disposed up and down between the corner portions of the printed circuit board 16, that is, between the borland 32 exposed to the upper surface of the printed circuit board 16. Is matched.
다음으로, 상기 상형(12)과 하형(14)을 클램핑시킨 후, 상기 하형(14)의 게이트(25)를 통하여 수지(34)를 소정의 압으로 공급하게 되면, 상기 수지(34)는 하형(14)의 게이트(25)를 통하여 캐비티(28)내로 채워지게 됨으로써, 상기 인쇄회로기판(16)의 몰딩영역이 몰딩되어진다.Next, after the upper mold 12 and the lower mold 14 are clamped, and the resin 34 is supplied at a predetermined pressure through the gate 25 of the lower mold 14, the resin 34 is a lower mold. By being filled into the cavity 28 through the gate 25 of 14, the molding region of the printed circuit board 16 is molded.
한편, 상기 하형(14)의 게이트(25)를 통하여 수지(34)가 공급되는 동시에 하형(14)의 캐비티(28)내에 존재하고 있던 공기가 상기 에어벤트홀(18c)을 통하여 외부로 빠져나가게 된다.On the other hand, the resin 34 is supplied through the gate 25 of the lower mold 14 and the air existing in the cavity 28 of the lower mold 14 is allowed to escape to the outside through the air vent hole 18c. do.
이때, 상기 하형(14)의 캐비티(28)에 채워지는 수지(34)의 미량이 상기 에어벤트홀(18c)을 통하여 유출되는 바, 이를 첨부한 도 5에 도시한 바와 같이 몰드 플러시(52)라 한다.At this time, a small amount of the resin 34 filled in the cavity 28 of the lower mold 14 flows out through the air vent hole 18c, and as shown in FIG. 5, the mold flush 52 is attached thereto. It is called.
그러나, 상기와 같은 몰딩공정을 거치는 반도체 패키지는 칩 스케일로 제조되는 패키지이고, 이 패키지의 제조에 적용되어진 인쇄회로기판(16)의 볼랜드(32)들간의 거리는 0.025Mil 정도로 매우 협소하기 때문에, 에어벤트홀(18c)을 따라 몰드플러시(52)가 과도하게 흐를 경우에, 첨부한 도 4에 도시한 바와 같이 에어벤트홀(18c)과 일치된 인쇄회로기판(16)의 볼랜드(32)들 사이로 몰드플러시(52)가 흐르게 된다.However, since the semiconductor package subjected to the molding process as described above is a package manufactured at chip scale, the distance between the ball lands 32 of the printed circuit board 16 applied to the manufacture of this package is very narrow, such as 0.025 Mil. When the mold flush 52 flows excessively along the vent hole 18c, the bores 32 of the printed circuit board 16 coincide with the air vent hole 18c as shown in FIG. The mold flush 52 flows.
이에, 상기 몰드플러시(52)가 상기 에어벤트홀(18c)과 인접한 볼랜드(32)들에 묻게되면, 전도성의 솔더볼과 같은 인출단자가 용이하게 부착되지 않게 되는 등, 인쇄회로기판의 손상을 초래하고, 결국 반도체 패키지의 불량을 초래하는 문제점이 있었다.Therefore, when the mold flush 52 is buried in the ball lands 32 adjacent to the air vent hole 18c, a lead terminal such as conductive solder balls may not be easily attached, resulting in damage to the printed circuit board. In the end, there was a problem that caused a defect of the semiconductor package.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여, 종래에 에어벤트홀을 몰딩금형의 하형의 상면 모서리 부분에 길다란 홈 형태로 형성하였던 구조를 변경하여, 에어벤트홀을 몰딩금형의 하형의 상면에 하향 절곡된 형상으로 보다 깊게 형성하되, 이 에어벤트홀의 상부에 걸쳐 분리 가능한 바를 안착시킴으로써, 에어벤트홀로 흐르는 몰드플러시가 인쇄회로기판상에 묻게 됨을 상기 바에서 차단해줄 수 있도록 한 반도체 패키지 제조용 몰딩금형을 제공하는데 그 목적이 있다.Therefore, in order to solve the above problems, the present invention changes the structure in which the air vent hole is formed in the shape of a long groove in the upper edge portion of the lower mold of the molding mold, and the air vent hole is formed on the upper surface of the molding die. Molding for manufacturing a semiconductor package formed deeper in the downward bent shape in the bar, by mounting a detachable bar across the upper portion of the air vent hole, to prevent the mold flush flowing into the air vent hole on the printed circuit board in the bar The purpose is to provide a mold.
또는, 에어벤트홀을 하형의 캐비티 바닥면으로부터 외부로 연장되게 형성하여 줌으로써, 에어벤트홀로 몰드플러시가 흐르더라도, 인쇄회로기판에는 전혀 영향을 미치지 않게 되는 구조의 반도체 패키지 제조용 몰딩금형을 제공하는데 그 목적이 있다.Alternatively, by forming an air vent hole extending outward from the bottom surface of the cavity of the lower mold, even if a mold flush flows into the air vent hole, a molding mold for manufacturing a semiconductor package has a structure that does not affect the printed circuit board at all. There is a purpose.
도 1은 본 발명에 따른 반도체 패키지 제조용 몰딩 다이의 일실시예를 나타내는 단면도,1 is a cross-sectional view showing an embodiment of a molding die for manufacturing a semiconductor package according to the present invention;
도 2는 도 1의 몰딩금형의 플레이트 구조를 보다 상세하게 보여주는 요부 단면,FIG. 2 is a cross-sectional view illustrating main parts of the molding mold of FIG. 1 in more detail.
도 3은 본 발명에 따른 반도체 패키지 제조용 몰딩 다이의 다른 실시예를 나타내는 단면도,3 is a cross-sectional view showing another embodiment of a molding die for manufacturing a semiconductor package according to the present invention;
도 4는 종래의 반도체 패키지 제조용 몰딩 다이를 나타내는 단면도,4 is a cross-sectional view showing a molding die for manufacturing a conventional semiconductor package;
도 5는 종래의 반도체 패키지 제조용 몰딩 다이로부터 분리된 반도체 패키지의 몰딩 불량 상태를 나타내는 평면도,5 is a plan view showing a molding failure state of a semiconductor package separated from a molding die for manufacturing a conventional semiconductor package;
도 6은 본 발명이 적용되는 반도체 패키지를 나타내는 단면도.6 is a cross-sectional view showing a semiconductor package to which the present invention is applied.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
10 : 몰딩금형 12 : 상형10: molding mold 12: upper mold
14 : 하형 16 : 인쇄회로기판14: lower type 16: printed circuit board
18a,18b,18c : 에어벤트홀 25 : 게이트18a, 18b, 18c: Air vent hole 25: Gate
28 : 캐비티 32 : 볼랜드28: Cavity 32: Borland
34 : 수지 52 : 몰드플러시34: Resin 52: Mold Flush
60 : 바 100 : 반도체 패키지60 bar 100 semiconductor package
상기한 목적을 달성하기 위한 본 발명은:The present invention for achieving the above object is:
상형과; 상면 중앙에 캐비티가 형성되고, 캐비티내의 공기가 빠져나가는 에어벤트홀이 형성된 하형으로 구성되어 있는 반도체 패키지 제조용 몰딩금형에 있어서,Pictograph; In the molding die for semiconductor package manufacturing, which consists of a lower mold | type with which the cavity is formed in the center of an upper surface, and the air vent hole through which air in a cavity escapes,
상기 하형의 캐비티 상단끝으로 부터 외부로 연장되게 형성된 상기 에어벤트홀을 밑으로 경사진 형상으로 형성하고, 이 에어벤트홀의 상부에 분리 가능한 바를 안착시켜서 이루어진 것을 특징으로 한다.The air vent hole formed to extend outward from the upper end of the cavity of the lower die is formed in an inclined shape downward, and is formed by mounting a detachable bar on the upper part of the air vent hole.
상기 바는 하형의 경사면에 안착되도록 양측면이 경사면으로 성형된 것을 특징으로 한다.The bar is characterized in that both sides are molded into the inclined surface to be seated on the inclined surface of the lower mold.
본 발명의 다른 구현예로서, 상기 하형의 캐비티의 바닥면 일끝으로부터 외부로 연장되게 에어벤트홀을 형성하여서 된 것을 특징으로 한다.As another embodiment of the present invention, it is characterized in that the air vent hole is formed to extend outward from one end of the bottom surface of the cavity of the lower die.
여기서 본 발명의 실시예를 첨부한 도면에 의거하여 보다 상세하게 설명하면 다음과 같다.Hereinafter, the embodiments of the present invention will be described in detail with reference to the accompanying drawings.
첨부한 도 1은 본 발명에 따른 반도체 패키지 제조용 몰딩 다이의 일실시예를 나타내는 단면도로서, 상기 몰딩금형는 첨부한 도 6에 도시한 바와 같은 칩스케일 반도체 패키지(100)의 몰딩공정에 사용되는 것이다.FIG. 1 is a cross-sectional view showing an embodiment of a molding die for manufacturing a semiconductor package according to the present invention, wherein the molding mold is used for molding a chip scale semiconductor package 100 as shown in FIG.
상기 몰딩금형(10)는 평평한 판형으로 성형되어 상하로 구동되는 상형(12)과; 상면에 오목한 캐비티(28)가 형성되고, 이젝트 핀(미도시됨)이 상하로 이동가능하게 설치된 하형(14)으로 구성되어 있다.The molding mold 10 is formed into a flat plate shape and the upper mold 12 is driven up and down; A concave cavity 28 is formed on the upper surface, and an eject pin (not shown) is constituted by the lower mold 14 provided to be movable up and down.
특히, 상기 하형(14)의 각 캐비티(28)의 중앙에는 몰딩 수지 공급용 게이트(25)가 형성되는 바, 이 게이트(25)는 캐비티(28)쪽으로 점차 좁아지는 원뿔 형상으로 형성되어 있다.In particular, a molding resin supplying gate 25 is formed at the center of each cavity 28 of the lower mold 14, and the gate 25 is formed in a conical shape that gradually narrows toward the cavity 28.
여기서, 본 발명의 주된 특징으로서, 첨부한 도 1에 도시한 바와 같이 상기 하형(14)의 캐비티(28)의 상단끝면으로부터 외부쪽으로 에어벤트홀(18a)을 형성하되, 이 에어벤트홀(18a)의 양측면이 밑으로 점차 좁아지는 경사면으로 형성된다.Here, as a main feature of the present invention, as shown in FIG. 1, an air vent hole 18a is formed outward from an upper end surface of the cavity 28 of the lower mold 14, and this air vent hole 18a is formed. Both sides of the) is formed as an inclined surface gradually narrowing down.
특히, 상기 에어벤트홀(18a)에 분리 가능한 바(60)를 삽입/안착시켜, 개방된 형태의 에어벤트홀(18a) 상부를 덮어주게 되는데, 이때 상기 바(60)의 양측면도 밑으로 점차 좁아지는 경사면으로 형성되어, 에어벤트홀(18a)의 상부쪽에 용이하게 안착된다.In particular, by inserting / seating the detachable bar 60 in the air vent hole (18a) to cover the top of the open air vent hole (18a), at this time both sides of the bar 60 gradually It is formed with a narrowed inclined surface, and is easily seated in the upper side of the air vent hole 18a.
보다 상세하게는, 상기 에어벤트홀(18a)에 바(60)를 안착시켰을 때, 바(60)의 상면과 상기 하형(14)의 상면은 첨부한 도 2에 도시한 바와 같이 서로 평행한 면을 이루게 되고 동시에 에어벤트홀(18a)의 바닥면과 바(60)의 저면 사이의 공간이 실질적인 에어벤트홀(18a) 공간이 된다.More specifically, when the bar 60 is seated in the air vent hole 18a, the upper surface of the bar 60 and the upper surface of the lower mold 14 are parallel to each other as shown in FIG. At the same time, the space between the bottom surface of the air vent hole 18a and the bottom surface of the bar 60 becomes a substantial air vent hole 18a space.
상기와 같은 구조로 이루어진 몰딩금형(10)의 하형(14)에 반도체 칩 부착공정과 와이어 본딩 공정이 완료된 인쇄회로기판(16)을 안착시켜 몰딩공정을 진행하게 된다.The molding process is performed by mounting the printed circuit board 16 having the semiconductor chip attaching process and the wire bonding process completed on the lower mold 14 of the molding mold 10 having the above structure.
우선, 상기 상형(12)과 하형(14)을 서로 클램핑시킨 후, 상기 하형(14)의 몰딩수지 공급용 게이트(25)를 통하여 수지(34)를 소정의 압으로 공급하게 되면, 수지(34)는 하형(14)의 게이트(25)를 통하여 캐비티(28)내로 채워지게 됨으로써, 상기 인쇄회로기판(16)의 몰딩영역이 몰딩되어진다.First, when the upper mold 12 and the lower mold 14 are clamped to each other, and then the resin 34 is supplied at a predetermined pressure through the molding resin supply gate 25 of the lower mold 14, the resin 34 ) Is filled into the cavity 28 through the gate 25 of the lower mold 14, whereby the molding area of the printed circuit board 16 is molded.
동시에, 상기 하형(14)의 게이트(25)를 통하여 수지(34)가 공급되는 동시에 하형(14)의 캐비티(28)내에 존재하고 있던 공기가 상기 에어벤트홀(18a)을 통하여 외부로 빠져나가게 되고, 이때 상기 에어벤트홀(18a)과 일치되는 인쇄회로기판(16)면은 상기 바(60)의 상면과 밀착된 상태이기 때문에, 결국 상기 에어벤트홀(18a)로 흐르는 몰드플러시(52)는 인쇄회로기판(16)의 표면에 전혀 묻지 않게 된다.At the same time, the resin 34 is supplied through the gate 25 of the lower mold 14 and at the same time, the air existing in the cavity 28 of the lower mold 14 is allowed to escape to the outside through the air vent hole 18a. At this time, since the surface of the printed circuit board 16 coinciding with the air vent hole 18a is in close contact with the top surface of the bar 60, the mold flush 52 eventually flowing into the air vent hole 18a. Does not adhere to the surface of the printed circuit board 16 at all.
즉, 상기 에어벤트홀(18a)과 인쇄회로기판(16) 사이에는 바(60)가 위치되어 있기 때문에, 몰드플러시(52)는 바(60)에 의하여 차단되면서 인쇄회로기판(16)에 전혀 묻지 않게 되어, 인쇄회로기판(16)의 오염을 방지할 수 있게 되는 것이다.That is, since the bar 60 is positioned between the air vent hole 18a and the printed circuit board 16, the mold flush 52 is blocked by the bar 60 and is completely absent from the printed circuit board 16. It does not matter, it is possible to prevent the contamination of the printed circuit board (16).
여기서 본 발명의 다른 실시예를 첨부한 도 3을 참조로 설명하면 다음과 같다.Herein with reference to Figure 3 attached to another embodiment of the present invention.
다른 실시예로서의 본 발명은 상기 몰딩금형(10)의 하형(14)에 형성된 캐비티(28)의 바닥면 일끝으로부터 외부쪽으로 에어벤트홀(18b)이 형성됨을 그 특징으로 한다.In another embodiment, the present invention is characterized in that the air vent hole 18b is formed outwardly from one end of the bottom surface of the cavity 28 formed in the lower mold 14 of the molding mold 10.
즉, 일실시예와 반대로 에어벤트홀(18b)이 캐비티(28)의 상단끝에 형성된 것이 아니라 캐비티(28)의 바닥면 일끝으로부터 외부로 연장되게 형성된 것이다.That is, in contrast to the exemplary embodiment, the air vent hole 18b is not formed at the upper end of the cavity 28 but extends outward from one end of the bottom surface of the cavity 28.
상기 몰딩금형(10)를 사용하여 반도체 패키지의 몰딩공정을 설명하면 다음과같다.The molding process of the semiconductor package using the molding mold 10 is as follows.
상기 하형(14)에 반도체 칩 부착공정과 와이어 본딩 공정이 완료된 인쇄회로기판(16)을 올려놓게 되면, 상기 하형(14)의 캐비티(28)와 상기 인쇄회로기판(16)의 몰딩영역이 상하로 일치하게 되고, 상기 상형(12)을 클램핑시키게 된다.When the printed circuit board 16 on which the semiconductor chip attaching process and the wire bonding process are completed is placed on the lower mold 14, the molding regions of the cavity 28 and the printed circuit board 16 of the lower mold 14 are vertically raised. The upper die 12 is clamped.
따라서, 상기 하형(14)의 몰딩수지 공급용 게이트(25)를 통하여 수지(34)를 소정의 압으로 공급하게 되면, 수지(34)가 게이트(25)를 통하여 캐비티(28)로 채워짐으로써, 인쇄회로기판(16)의 몰딩영역이 몰딩되어진다.Therefore, when the resin 34 is supplied at a predetermined pressure through the molding resin supply gate 25 of the lower mold 14, the resin 34 is filled with the cavity 28 through the gate 25, The molding area of the printed circuit board 16 is molded.
이때, 상기 하형(14)의 캐비티(28) 바닥면 일끝에 형성된 에어벤트홀(18b)로 캐비내(28)의 공기가 용이하게 빠져나가게 되고, 인쇄회로기판(16)은 상기 하형(14)의 상면과 밀착된 상태로 있기 때문에 에어벤트홀(18b)로 빠져 나가는 몰드플러시는 인쇄회로기판(16)에 전혀 영향을 미치지 않게 된다.At this time, the air in the cavity 28 easily escapes to the air vent hole 18b formed at one end of the bottom surface of the cavity 28 of the lower mold 14, and the printed circuit board 16 is the lower mold 14. Since the mold flush exits the air vent hole 18b because it is in close contact with the upper surface of the printed circuit board 16, the mold flush does not affect the printed circuit board 16 at all.
이상에서 본 바와 같이, 본 발명에 따른 반도체 패키지 제조용 몰딩금형에 의하면, 에어벤트홀을 몰딩금형의 플레이트 상면 모리서 부분에서 하향 절곡된 형상으로 보다 깊게 형성하되, 이 에어벤트홀의 상부에 걸쳐 분리 가능한 바를 안착시킴으로써, 에어벤트홀로 흐르는 몰드플러시가 인쇄회로기판상에 묻게 됨을 상기 바에서 차단해주어, 종래의 몰드플러시에 의한 인쇄회로기판의 볼랜드의 손상등을 완전히 방지할 수 있는 효과를 얻을 수 있다.As described above, according to the molding mold for manufacturing a semiconductor package according to the present invention, the air vent hole is formed deeper in a downwardly bent shape at the upper surface portion of the molding mold plate, and is detachable over the upper part of the air vent hole. By mounting the bar, it is possible to prevent the mold flush flowing into the air vent hole from being buried on the printed circuit board, thereby preventing the damage of the ball land of the printed circuit board due to the conventional mold flush and the like.
또한, 몰딩금형의 하형의 캐비티 바닥면 일끝에서 외부로 에어벤트홀을 형성하여 줌으로써, 에어벤트홀로 몰드플러시가 흐르더라도, 하형의 상면에 위치되어 있는 인쇄회로기판에는 전혀 영향을 미치지 않게 되어, 마찬가지로 종래에 몰드플러시로 인한 인쇄회로기판의 손상을 방지할 수 있게 된다.In addition, by forming an air vent hole from one end of the bottom surface of the cavity of the molding die to the outside, even if the mold flush flows through the air vent hole, the printed circuit board located on the top of the bottom mold is not affected at all. Conventionally, it is possible to prevent damage to a printed circuit board due to a mold flush.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0007082A KR100401149B1 (en) | 2001-02-13 | 2001-02-13 | Mold for manufacturing semiconductor package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0007082A KR100401149B1 (en) | 2001-02-13 | 2001-02-13 | Mold for manufacturing semiconductor package |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020066745A KR20020066745A (en) | 2002-08-21 |
| KR100401149B1 true KR100401149B1 (en) | 2003-10-10 |
Family
ID=27694248
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0007082A KR100401149B1 (en) | 2001-02-13 | 2001-02-13 | Mold for manufacturing semiconductor package |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100401149B1 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100878407B1 (en) * | 2007-07-04 | 2009-01-13 | 삼성전기주식회사 | A Multi Semiconductor Chip Package |
| KR100970215B1 (en) * | 2008-01-08 | 2010-07-16 | 주식회사 하이닉스반도체 | Mold used fabricating of fine pitch ball grid array package |
| KR101493701B1 (en) | 2008-09-18 | 2015-02-16 | 삼성전자주식회사 | Package substrate, semiconductor package having the package substrate, and method of manufacturing the semiconductor package |
-
2001
- 2001-02-13 KR KR10-2001-0007082A patent/KR100401149B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020066745A (en) | 2002-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6746895B2 (en) | Method for encapsulating a multi-chip substrate array | |
| US7141868B2 (en) | Flash preventing substrate and method for fabricating the same | |
| JPH1126489A (en) | Substrate having gate slot, metal mold for molding semiconductor package, and molding method | |
| US8198143B2 (en) | Mold and substrate for use with mold | |
| KR100401149B1 (en) | Mold for manufacturing semiconductor package | |
| KR100652440B1 (en) | Semiconductor package, stack package using the same package and method of fabricating the same stack package | |
| KR100627563B1 (en) | Control structure of mold flush | |
| KR950034696A (en) | Ultra-thin semiconductor package and manufacturing method thereof | |
| JPH05226505A (en) | Printed wiring board | |
| KR100625951B1 (en) | Method for ejecting semiconductor package | |
| JP4065180B2 (en) | Resin sealing mold | |
| KR100401147B1 (en) | Substrate for manufacturing semiconductor package and method for manufacturing semiconductor package using the same | |
| KR100838209B1 (en) | Printed circuit board for manufacturing semiconductor package | |
| KR100600171B1 (en) | Circuit board for preventing flash | |
| KR100198031B1 (en) | Cavity plate installation structure of mold, for bga semiconductor package | |
| KR100545097B1 (en) | Printed circuit board | |
| JP4252391B2 (en) | Collective semiconductor device | |
| KR100281305B1 (en) | Improved thin package IC device | |
| KR100361988B1 (en) | Substrate for manufacturing semiconductor package and method for manufacturing semiconductor package using the same | |
| JPH05211187A (en) | Molding die for ic package | |
| KR100248498B1 (en) | A mold for forming semiconductor package and forming method thereof | |
| JP3299650B2 (en) | Substrate for resin-encapsulated semiconductor device | |
| KR100541499B1 (en) | Substrate for manufacturing semiconductor package | |
| KR20020031610A (en) | Semiconductor package and method for manufacturing the same | |
| KR100447226B1 (en) | Semiconductor Package contained chip |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060821 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |