KR100388460B1 - Method for fabricating image sensor having rectangular spacer - Google Patents
Method for fabricating image sensor having rectangular spacer Download PDFInfo
- Publication number
- KR100388460B1 KR100388460B1 KR10-2000-0084476A KR20000084476A KR100388460B1 KR 100388460 B1 KR100388460 B1 KR 100388460B1 KR 20000084476 A KR20000084476 A KR 20000084476A KR 100388460 B1 KR100388460 B1 KR 100388460B1
- Authority
- KR
- South Korea
- Prior art keywords
- spacer
- film
- image sensor
- insulating film
- forming
- Prior art date
Links
- 125000006850 spacer group Chemical group 0.000 title claims abstract description 41
- 238000000034 method Methods 0.000 title claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 claims abstract description 14
- 239000012535 impurity Substances 0.000 claims description 13
- 239000004065 semiconductor Substances 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- 150000004767 nitrides Chemical class 0.000 claims description 4
- 150000002500 ions Chemical class 0.000 claims 3
- 238000010030 laminating Methods 0.000 claims 1
- 229910021332 silicide Inorganic materials 0.000 claims 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims 1
- 238000005468 ion implantation Methods 0.000 abstract description 11
- 230000008569 process Effects 0.000 abstract description 9
- 230000008859 change Effects 0.000 abstract description 7
- 239000002019 doping agent Substances 0.000 abstract description 5
- 239000008358 core component Substances 0.000 abstract description 2
- 239000002245 particle Substances 0.000 abstract 1
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 6
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 5
- 229910021342 tungsten silicide Inorganic materials 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000969 carrier Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
- H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
본 발명은 CMOS 이미지 센서의 구성 요소 중 가장 핵심적인 트랜스퍼 트랜지스터의 게이트 전극 측벽에 사각형상의 절연막 스페이서를 형성함으로써 이온주입시 절연막 스페이서의 두께에 따라 도펀트의 침투량이 변화하는 것을 억제하여 트랜스퍼 트랜지스터의 채널길이가 감소하는 것을 방지하고, 암전류 변화에 대한 공정 여유도를 증가시킬 수 있는 이미지 센서 제조 방법에 관한 것이다. 본 발명은 트랜스퍼 트랜지스터의 게이트 전극을 이루는 전도막 상에 희생막을 적층하여 적층패턴을 형성하고, 상기 적층패턴 측벽에 볼록 형상의 제1 절연막 스페이서를 형성한 다음, 희생막을 제거하고 노출된 제1 절연막 스페이서의 단부를 식각하여, 제1 전도막 패턴의 측벽에 사각 형상의 스페이서를 형성하는데 그 특징이 있다.The present invention forms a rectangular insulating film spacer on the gate electrode sidewall of the transfer transistor, which is the core component of the CMOS image sensor, thereby preventing the dopant from changing according to the thickness of the insulating film spacer during ion implantation, thereby reducing the channel length of the transfer transistor. The present invention relates to a method of manufacturing an image sensor which can prevent the decrease of the number of particles and increase the process margin to the dark current change. According to the present invention, a sacrificial film is laminated on a conductive film forming a gate electrode of a transfer transistor to form a stacked pattern, a convex first insulating film spacer is formed on the sidewall of the stacked pattern, and then the sacrificial film is removed to expose the first insulating film. The edge portion of the spacer is etched to form a rectangular spacer on the sidewall of the first conductive film pattern.
Description
본 발명은 반도체 소자 제조 분야에 관한 것으로, 특히 사각 형상의 스페이서를 구비하는 이미지 센서 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to the field of semiconductor device manufacturing, and more particularly, to a method of manufacturing an image sensor having a rectangular spacer.
CMOS 이미지 센서(image sensor)는 CMOS 제조 기술을 이용하여 광학적 이미지를 전기적신호로 변환시키는 소자로서, 빛에 반응하여 생성된 신호전자를 전압으로 변환하고 신호처리 과정을 거쳐 화상정보를 재현한다. CMOS 이미지 센서는 각종 카메라, 의료장비, 감시용 카메라, 위치확인 및 감지를 위한 각종 산업 장비, 장난감 등 화상신호를 재현하는 모든 분야에 이용 가능하며, 저전압 구동과 단일 칩화가 가능하여 점점 활용범위가 확대되고 있는 추세이다.A CMOS image sensor converts an optical image into an electrical signal using a CMOS manufacturing technology. The CMOS image sensor converts signal electrons generated in response to light into voltage and reproduces image information through a signal processing process. CMOS image sensor can be used in all fields of image signal reproduction such as various cameras, medical equipment, surveillance cameras, various industrial equipments for positioning and detection, toys, etc. The trend is expanding.
CMOS 이미지 센서는 화소수 만큼 MOS트랜지스터를 만들고 이것을 이용하여 차례차례 출력을 검출하는 스위칭 방식을 채용하고 있다. CMOS 이미지 센서는, 종래 이미지 센서로 널리 사용되고 있는 CCD 이미지 센서에 비하여 구동 방식이 간편하고 다양한 스캐닝 방식의 구현이 가능하며, 신호처리 회로를 단일칩에 집적할 수 있어 제품의 소형화가 가능할 뿐만 아니라, 호환성의 CMOS 기술을 사용하므로 제조 단가를 낮출 수 있고, 전력 소모 또한 크게 낮다는 장점을 지니고 있다.The CMOS image sensor adopts a switching method in which MOS transistors are made by the number of pixels and the outputs are sequentially detected using the MOS transistors. The CMOS image sensor has a simpler driving method than the CCD image sensor which is widely used as a conventional image sensor, enables various scanning methods, and can integrate a signal processing circuit onto a single chip, thereby miniaturizing the product. The use of compatible CMOS technology reduces manufacturing costs and significantly lowers power consumption.
도 1은 4개의 트랜지스터와 2개의 캐패시턴스 구조로 이루어지는 CMOS 이미지센서의 단위화소를 보이는 회로도로서, 수광수단인 포토다이오드(PD)와 4개의 NMOS트랜지스터로 구성되는 CMOS 이미지센서의 단위화소를 보이고 있다. 4개의NMOS트랜지스터 중 트랜스퍼 트랜지스터(Tx)는 포토다이오드(PD)에서 생성된 광전하를 플로팅 확산영역으로 운송하는 역할을 하고, 리셋 트랜지스터(Rx)는 신호검출을 위해 상기 플로팅 확산영역에 저장되어 있는 전하를 배출하는 역할을 하고, 드라이브 트랜지스터(Dx)는 소스팔로워(Source Follower)로서 역할하며, 셀렉트 트랜지스터(Sx)는 스위칭(Switching) 및 어드레싱(Addressing)을 위한 것이다. 도면에서 "Cf"는 플로팅 확산영역이 갖는 캐패시턴스를, "Cp"는 포토다이오드가 갖는 캐패시턴스를 각각 나타낸다.FIG. 1 is a circuit diagram showing a unit pixel of a CMOS image sensor having four transistors and two capacitance structures, and a unit pixel of a CMOS image sensor including a photodiode PD as a light receiving unit and four NMOS transistors. Of the four NMOS transistors, the transfer transistor Tx serves to transport the photocharge generated in the photodiode PD to the floating diffusion region, and the reset transistor Rx is stored in the floating diffusion region for signal detection. It serves to discharge the charge, the drive transistor (Dx) serves as a source follower (Source Follower), the select transistor (Sx) is for switching (Switching) and addressing (Addressing). In the drawing, "Cf" represents capacitance of the floating diffusion region, and "Cp" represents capacitance of the photodiode, respectively.
이와 같이 구성된 이미지센서 단위화소에 대한 동작은 다음과 같이 이루어진다. 처음에는 리셋 트랜지스터(Rx), 트랜스퍼 트랜지스터(Tx) 및 셀렉트 트랜지스터(Sx)를 온(on)시켜 단위화소를 리셋시킨다. 이때 포토다이오드(PD)는 공핍되기 시작하여 캐패시턴스 Cp는 전하축적(carrier charging)이 발생하고, 플로팅 확산영역의 캐패시턴스 Cf는 공급전압 VDD 전압까지 전하축전된다. 그리고 트랜스퍼 트랜지스터(Tx)를 오프시키고 셀렉트 트랜지스터(Sx)를 온시킨 다음 리셋트랜지스터(Rx)를 오프시킨다. 이와 같은 동작 상태에서 단위화소 출력단(Out)으로부터 출력전압 V1을 읽어 버퍼에 저장시키고 난 후, 트랜스퍼 트랜지스터(Tx)를 온시켜 빛의 세기에 따라 변화된 캐패시턴스 Cp의 캐리어들을 캐패시턴스 Cf로 이동시킨 다음, 다시 출력단(Out)에서 출력전압 V2를 읽어들여 V1 - V2에 대한 아날로그 데이터를 디지털 데이터로 변경시키므로 단위화소에 대한 한 동작주기가 완료된다.Operation of the image sensor unit pixel configured as described above is performed as follows. Initially, the unit pixel is reset by turning on the reset transistor Rx, the transfer transistor Tx, and the select transistor Sx. At this time, the photodiode PD starts to deplete, and the capacitance Cp generates carrier charging, and the capacitance Cf of the floating diffusion region is charged and stored up to the supply voltage VDD. The transfer transistor Tx is turned off, the select transistor Sx is turned on, and the reset transistor Rx is turned off. In such an operating state, the output voltage V1 is read from the unit pixel output terminal Out and stored in the buffer, and then the carrier transistor Tx is turned on to move the carriers of the capacitance Cp changed according to the light intensity to the capacitance Cf. The output voltage (V2) is read from the output terminal (Out) again and the analog data for V1-V2 is converted into digital data, so one operation cycle for the unit pixel is completed.
도 2는 종래 트랜스퍼 트랜지스터의 게이트 전극 측벽에 형성된 곡선형 스페이서를 보이는 단면도로서, p형 에피택셜층(21) 및 소자분리막(22) 형성 공정이 완료된 p형 반도체 기판(20) 상에 게이트 절연막(23) 및 게이트 전극(23)을 형성하고, 반도체 기판(20) 내에 포토다이오드의 n형 불순물 영역(25)을 형성한 다음, 전체 구조 상에 절연막을 형성하고 전면식각하여 게이트 전극(24) 측벽에 곡선형(A) 절연막 스페이서(26)를 형성한 다음, 포토다이오드의 p형 불순물 영역(27)과 소오스/드레인 영역(28)을 형성한 상태를 보이고 있다.FIG. 2 is a cross-sectional view illustrating a curved spacer formed on a sidewall of a gate electrode of a conventional transfer transistor, and includes a gate insulating film (p) formed on a p-type semiconductor substrate 20 on which a p-type epitaxial layer 21 and a device isolation film 22 are formed. 23 and the gate electrode 23 are formed, the n-type impurity region 25 of the photodiode is formed in the semiconductor substrate 20, and then an insulating film is formed over the entire structure and etched to the entire side to form the gate electrode 24 sidewalls. The p-type impurity region 27 and the source / drain region 28 of the photodiode are formed after the curved (A) insulating film spacer 26 is formed on the photodiode.
전술한 종래 이미지 센서 제조 공정에서는 절연막 스페이서(26) 형성을 위한 식각조건에 따라 스페이서의 길이(x) 즉, 트랜스퍼 트랜지스터의 게이트 전극(24)과 포토다이오드의 p형 불순물 영역(27) 또는 소오스/드레인(28)간의 거리가 웨이퍼 공정단위(lot)별로 차이나게 된다. 이는, 이온주입 방지막으로 역할을 하여야 하는 절연막 스페이서의 프로파일(profile)에 따라 포토다이오드 형성을 위한 이온주입 공정 및 소오스/드레인 형성을 위한 이온주입 공정 결과가 달라지기 때문이다. 다시 말하면, 도 3에 보이는 바와 같이 상대적으로 절연막 스페이서(26)의 두께가 작은 쪽에서 반도체 기판 내부로 도펀트(dopant)들이 침투하여 결과적으로 트랜스퍼 트랜지스터의 게이트 전극(24)과 포토다이오드의 p형 불순물 영역(27)간의 거리(x)가 감소하게 되고, 그에 따라 트랜스퍼 트랜지스터의 채널 길이(2x+y)가 감소하고 그에 따라 트랜스퍼 트랜지스터의 암전류(dark signal)가 증가하는 문제점이 있다.In the above-described conventional image sensor manufacturing process, the length (x) of the spacer, that is, the p-type impurity region 27 of the transfer transistor and the source / source / The distance between the drains 28 is different for each wafer process unit (lot). This is because the result of the ion implantation process for forming the photodiode and the ion implantation process for forming the source / drain is different depending on the profile of the insulating film spacer that should serve as the ion implantation prevention film. In other words, as shown in FIG. 3, dopants penetrate into the semiconductor substrate from the relatively smaller thickness of the insulating film spacer 26, resulting in the p-type impurity region of the gate electrode 24 of the transfer transistor and the photodiode. There is a problem that the distance (x) between the (27) is reduced, thereby reducing the channel length (2x + y) of the transfer transistor and thereby increases the dark signal of the transfer transistor.
한편, 스페이서 길이의 변화와 스페이서 형상에 따라 이온주입시 스페이서를 투과하는 도판트의 양이 많아질수록, 트랜스퍼 트랜지스터의 채널 길이 변화 또는감소 정도는 더욱 증가하게 된다.On the other hand, according to the change in the spacer length and the shape of the spacer, as the amount of dopant penetrating the spacer during ion implantation increases, the channel length change or decrease of the transfer transistor increases.
상기와 같은 문제점을 해결하기 위한 본 발명은 게이트 전극 측벽에 형성되는 스페이서 형상에 따라 센서의 소자 특성 변화를 방지할 수 있는, 사각 형상의 스페이서를 구비하는 이미지 센서 제조 방법을 제공하는데 목적이 있다.The present invention for solving the above problems is an object of the present invention to provide a method for manufacturing an image sensor having a spacer of a rectangular shape, which can prevent a change in the device characteristics of the sensor according to the shape of the spacer formed on the side wall of the gate electrode.
도 1은 종래 기술에 따른 CMOS 이미지 센서의 단위화소 구조를 개략적으로 보이는 회로도,1 is a circuit diagram schematically showing a unit pixel structure of a conventional CMOS image sensor;
도 2는 종래 기술에 따라 트랜지스터 트랜지스터의 게이트 전극 측벽에 형성된 곡선형 스페이서를 보이는 단면도,2 is a cross-sectional view showing a curved spacer formed on a sidewall of a gate electrode of a transistor according to the prior art;
도 3은 곡선형 스페이서의 길이 변화에 따른 도펀트량의 변화를 설명하기 위한 개략도,3 is a schematic diagram for explaining a change in dopant amount according to a change in length of a curved spacer;
도 4a 내지 도 4g는 본 발명의 실시예에 따른 이미지 센서 제조 공정 단면도.4A-4G are cross-sectional views of an image sensor manufacturing process in accordance with an embodiment of the present invention.
*도면의 주요부분에 대한 도면 부호의 설명** Description of reference numerals for the main parts of the drawings *
42: 폴리실리콘막 43: 텅스텐 실리사이드42: polysilicon film 43: tungsten silicide
44: 희생막 47A: 제1 스페이서44: sacrificial film 47A: first spacer
47B: 제2 스페이서47B: second spacer
상기 목적을 달성하기 위한 본 발명은, 수광영역에서 형성된 광전하를 센싱영역으로 전달하기 위한 트랜스퍼 트랜지스터를 구비하는 이미지 센서 제조 방법에 있어서, 제1 도전형의 반도체 기판 상에 트랜스퍼 트랜지스터의 게이트 전극을 이룰 전도막 및 희생막을 차례로 적층하는 제1 단계; 상기 희생막 및 상기 전도막을 선택적으로 식각하여, 상기 희생막 및 상기 전도막으로 이루어지는 적층패턴을 형성하는 제2 단계; 상기 적층 패턴 측벽에 곡선형의 절연막 스페이서를 형성하는 제3 단계; 상기 희생막을 제거하여 상기 전도막 패턴 상부 및 상기 절연막 스페이서의 단부를 노출시키는 제4 단계; 및 상기 절연막 스페이서의 단부를 식각하여 상기 전도막 패턴 측벽에 사각 형상의 절연막 스페이서를 형성하는 제5 단계를 포함하는 이미지 센서 제조 방법을 제공한다.The present invention for achieving the above object, in the image sensor manufacturing method comprising a transfer transistor for transferring the photocharge formed in the light receiving region to the sensing region, the gate electrode of the transfer transistor on a semiconductor substrate of the first conductivity type Stacking a conductive film and a sacrificial film sequentially; Selectively etching the sacrificial layer and the conductive layer to form a stacked pattern including the sacrificial layer and the conductive layer; Forming a curved insulating layer spacer on sidewalls of the stacked pattern; Removing the sacrificial layer to expose an upper portion of the conductive layer pattern and an end portion of the insulating layer spacer; And etching the end portions of the insulating film spacers to form a rectangular insulating film spacer on the sidewalls of the conductive film pattern.
본 발명은 CMOS 이미지 센서의 구성 요소 중 가장 핵심적인 트랜스퍼 트랜지스터의 게이트 전극 측벽에 사각형상의 절연막 스페이서를 형성함으로써 이온주입시 절연막 스페이서의 두께에 따라 도펀트의 침투량이 변화하는 것을 억제하여 트랜스퍼 트랜지스터의 채널길이가 감소하는 것을 방지하고, 암전류 변화에 대한 공정 여유도를 증가시킬 수 있는 이미지 센서 방법에 관한 것이다.The present invention forms a rectangular insulating film spacer on the gate electrode sidewall of the transfer transistor, which is the core component of the CMOS image sensor, thereby preventing the dopant from changing according to the thickness of the insulating film spacer during ion implantation, thereby reducing the channel length of the transfer transistor. The present invention relates to an image sensor method capable of preventing the decrease of and increasing the process margin to the dark current change.
본 발명은 트랜스퍼 트랜지스터의 게이트 전극을 이루는 전도막 상에 희생막을 적층하여 적층패턴을 형성하고, 상기 적층패턴 측벽에 볼록 형상의 제1 절연막 스페이서를 형성한 다음, 희생막을 제거하고 노출된 제1 절연막 스페이서의 단부를 식각하여, 제1 전도막 패턴의 측벽에 사각 형상의 스페이서를 형성하는데 그 특징이 있다.According to the present invention, a sacrificial film is laminated on a conductive film forming a gate electrode of a transfer transistor to form a stacked pattern, a convex first insulating film spacer is formed on the sidewall of the stacked pattern, and then the sacrificial film is removed to expose the first insulating film. The edge portion of the spacer is etched to form a rectangular spacer on the sidewall of the first conductive film pattern.
이하, 도 4a 내지 도 4g를 참조하여 본 발명의 실시예에 따른 이미지 센서 제조 방법을 상세하게 설명한다.Hereinafter, a method of manufacturing an image sensor according to an exemplary embodiment of the present invention will be described in detail with reference to FIGS. 4A to 4G.
먼저 도 4a에 도시한 바와 같이, 필드산화막(41)이 형성된 p형의 반도체 기판(40) 상에 게이트 산화막(도시하지 않음), 폴리실리콘막(42), 텅스텐 실리사이드(43) 및 희생막(44)을 차례로 적층한다. 본 발명의 실시예에서 상기 희생막(44)을 질화막으로 형성한다.First, as shown in FIG. 4A, the gate oxide film (not shown), the polysilicon film 42, the tungsten silicide 43, and the sacrificial film (not shown) are formed on the p-type semiconductor substrate 40 on which the field oxide film 41 is formed. 44) are stacked in sequence. In the exemplary embodiment of the present invention, the sacrificial film 44 is formed of a nitride film.
다음으로 도 4b에 보이는 바와 같이, 게이트 전극 형성용 마스크(도시하지 않음)을 이용하여 희생막(44), 텅스텐 실리사이드(43) 및 폴리실리콘막(42)을 식각해서 적층 패턴을 형성하고, 포토다이오드 영역을 노출시키는 제1 감광막 패턴(PR1)을 형성한 다음, 제1 감광막 패턴(PR1)과 적층 패턴을 이온주입 마스크로 이용하는 이온주입 공정을 실시하여 반도체 기판(40) 내에 포토다이오드의 n형 불순물 영역(45)을 형성한다.Next, as shown in FIG. 4B, the sacrificial film 44, the tungsten silicide 43, and the polysilicon film 42 are etched using a gate electrode forming mask (not shown) to form a stacked pattern. After forming the first photoresist pattern PR1 exposing the diode region, an ion implantation process using the first photoresist pattern PR1 and the stacked pattern as an ion implantation mask is performed to form an n-type photodiode in the semiconductor substrate 40. The impurity region 45 is formed.
이어서 도 4c에 도시한 바와 같이, 제1 감광막 패턴(PR1)을 제거하고, 저농도 도핑영역(LDD, lightly doped drain)을 노출시키는 제1 감광막 패턴(PR2)을 형성하고, 이를 이온주입 마스크로 이용하여 이온주입 공정을 실시한다.Subsequently, as shown in FIG. 4C, the first photoresist pattern PR1 is removed, a first photoresist pattern PR2 exposing a lightly doped drain (LDD) is formed, and used as an ion implantation mask. Ion implantation step.
다음으로 도 4d에 보이는 바와 같이, 전체 구조 상에 산화막을 증착하고 전면식각을 실시하여 적층패턴 측벽에 곡선형의 제1 산화막 스페이서(47A)를 형성한다.Next, as shown in FIG. 4D, an oxide film is deposited on the entire structure and subjected to full surface etching to form a curved first oxide film spacer 47A on the sidewall of the stacked pattern.
이어서 적층패턴 상부의 상기 희생막(44)을 제거하여도 4e에 도시한 바와 같이 제1 산화막 스페이서(47A)의 단부를 노출시킨다. 본 발명의 실시예에서는 상기 희생막(44)을 질화막으로 형성하고, 스페이서를 산화막으로 형성하므로, 이때 산화막에 대한 질화막의 선택비가 우수한 식각제로 희생막(44)을 식각하여 제거한다.Subsequently, as shown in FIG. 4E, the sacrificial layer 44 on the stacked pattern is exposed to expose the end portion of the first oxide layer spacer 47A. In the embodiment of the present invention, since the sacrificial layer 44 is formed of a nitride layer and the spacer is formed of an oxide layer, the sacrificial layer 44 is etched and removed using an etchant having an excellent selectivity of the nitride layer to the oxide layer.
다음으로 도 4f에 보이는 바와 같이, 폴리실리콘막(42) 및 텅스텐 실리사이드(43)에 대해 높은 식각선택비를 갖는 산화막 식각제를 이용하여 제1 산화막 스페이서(36A)의 상부를 식각하여 트랜스퍼 트랜지스터의 게이트 전극을 이룰 제1 폴리실리콘막(42) 및 텅스텐 실리사이드(43) 패턴 측벽에 사각형 산화막 스페이서(47B)를 형성하고, 플로팅 확산영역을 노출시키는 제3 감광막 패턴(PR)을 형성한 다음, 이온주입 공정을 실시하여 역할하는 플로팅 확산영역(48)을 형성한다.Next, as shown in FIG. 4F, an upper portion of the first oxide spacer 36A is etched using an oxide etchant having a high etching selectivity with respect to the polysilicon layer 42 and the tungsten silicide 43. A rectangular oxide spacer 47B is formed on sidewalls of the first polysilicon layer 42 and the tungsten silicide 43 pattern to form the gate electrode, and a third photoresist pattern PR is formed to expose the floating diffusion region. An implantation process is performed to form a floating diffusion region 48.
이어서 상기 제3 감광막 패턴(PR3)을 제거하고 도 4g에 도시한 바와 같이 포토다이오드 영역을 노출시키는 제4 감광막 패턴(PR4)을 형성한 다음, 포토다이오드의 p형 불순물 영역(49) 형성을 위한 이온주입 공정을 실시한다.Subsequently, the third photoresist pattern PR3 is removed and a fourth photoresist pattern PR4 exposing the photodiode region is formed as shown in FIG. 4G, and then the p-type impurity region 49 of the photodiode is formed. An ion implantation process is performed.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes are possible in the art without departing from the technical spirit of the present invention. It will be apparent to those of ordinary knowledge.
상기와 같이 이루어지는 본 발명은 트랜스퍼 트랜지스터의 게이트 전극 스페이서를 사각형상으로 형성하여 채널 길이의 감소를 방지할 수 있고, 그에 따라 암전류에 대한 저항성이 향상된 CMOS 이미지 센서를 제조할 수 있다.According to the present invention as described above, the gate electrode spacer of the transfer transistor may be formed in a quadrangular shape to prevent a reduction in channel length, thereby manufacturing a CMOS image sensor having improved resistance to dark current.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0084476A KR100388460B1 (en) | 2000-12-28 | 2000-12-28 | Method for fabricating image sensor having rectangular spacer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0084476A KR100388460B1 (en) | 2000-12-28 | 2000-12-28 | Method for fabricating image sensor having rectangular spacer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020055119A KR20020055119A (en) | 2002-07-08 |
| KR100388460B1 true KR100388460B1 (en) | 2003-06-25 |
Family
ID=27687870
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2000-0084476A KR100388460B1 (en) | 2000-12-28 | 2000-12-28 | Method for fabricating image sensor having rectangular spacer |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100388460B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100984927B1 (en) * | 2003-04-29 | 2010-10-01 | 크로스텍 캐피탈, 엘엘씨 | Method of manufacturing cmos image sensor |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02309675A (en) * | 1989-05-24 | 1990-12-25 | Matsushita Electric Ind Co Ltd | Manufacture of solid-state image sensing device |
| JPH0837297A (en) * | 1994-07-21 | 1996-02-06 | Nkk Corp | Semiconductor device |
-
2000
- 2000-12-28 KR KR10-2000-0084476A patent/KR100388460B1/en not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02309675A (en) * | 1989-05-24 | 1990-12-25 | Matsushita Electric Ind Co Ltd | Manufacture of solid-state image sensing device |
| JPH0837297A (en) * | 1994-07-21 | 1996-02-06 | Nkk Corp | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020055119A (en) | 2002-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7294522B2 (en) | CMOS image sensor and method for fabricating the same | |
| KR20060076390A (en) | Cmos image sensor and method for fabricating the same | |
| KR100606910B1 (en) | CMOS Image sensor and method for fabricating the same | |
| KR100345669B1 (en) | Image sensor having nonsymmetric spacer on each side wall of transfer transistor gate electrode and method for forming the same | |
| KR100606934B1 (en) | Method of fabricating a CMOS image sensor | |
| KR20020045165A (en) | Image sensor capable of improving electron transfer and method for forming the same | |
| KR100464949B1 (en) | Method for forming image sensor capable of improving characteristics of photodiode | |
| KR100388460B1 (en) | Method for fabricating image sensor having rectangular spacer | |
| KR20020017838A (en) | Image sensor formation method capable of defining connection window structure by etching field oxide | |
| KR100830328B1 (en) | CMOS Image sensor and method for fabricaing the same | |
| KR100388459B1 (en) | Image sensor having trench in photodiode area and method for forming the same | |
| KR100521968B1 (en) | Cmos image sensor and method of manufacturing the same | |
| KR20020048705A (en) | Image sensor capable of improving low light characteristics and method for forming the same | |
| KR20020058580A (en) | Image sensor capable increasing area of photodiode and method for forming the same | |
| KR20020014315A (en) | Image sensor formation method capable of preventing cross talk between pixels and reduction of active area | |
| KR20020058919A (en) | Image sensor capable of improving capacitance of photodiode and charge transport and method for forming the same | |
| KR100788483B1 (en) | Pixel structure of image sensor and manufacturing method | |
| KR100749270B1 (en) | CMOS Image sensor and method for fabricaing the same | |
| KR100388461B1 (en) | Image sensor capable of improving light sensitivity and method for forming the same | |
| KR20060127498A (en) | Method of fabricating cmos image sensor to reduce the dark current | |
| KR100728470B1 (en) | Image sensor capable of increasing amount of charge transfer and method for forming the same | |
| KR100649001B1 (en) | method for manufacturing of CMOS image sensor | |
| KR20020058560A (en) | Image sensor capable increasing light sensitivity of photodiode and method for forming the same | |
| KR20060077079A (en) | Cmos image sensor and method for fabricating the same | |
| KR20020058458A (en) | Image sensor capable of increasing effective area of photodiode and method for fabricating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110530 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |