KR100649001B1 - method for manufacturing of CMOS image sensor - Google Patents

method for manufacturing of CMOS image sensor Download PDF

Info

Publication number
KR100649001B1
KR100649001B1 KR1020040114789A KR20040114789A KR100649001B1 KR 100649001 B1 KR100649001 B1 KR 100649001B1 KR 1020040114789 A KR1020040114789 A KR 1020040114789A KR 20040114789 A KR20040114789 A KR 20040114789A KR 100649001 B1 KR100649001 B1 KR 100649001B1
Authority
KR
South Korea
Prior art keywords
region
forming
insulating film
photodiode
type diffusion
Prior art date
Application number
KR1020040114789A
Other languages
Korean (ko)
Other versions
KR20060076394A (en
Inventor
한창훈
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020040114789A priority Critical patent/KR100649001B1/en
Publication of KR20060076394A publication Critical patent/KR20060076394A/en
Application granted granted Critical
Publication of KR100649001B1 publication Critical patent/KR100649001B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET

Abstract

본 발명은 암전류를 방지하면서도 그린(green)의 색 감도를 동일하게 유지할 수 있도록 한 씨모스 이미지 센서의 제조방법에 관한 것으로서, 포토 다이오드 영역과 트랜지스터 영역을 갖는 액티브 영역을 정의하기 위해 반도체 기판의 소자 분리 영역에 소자 분리막을 형성시키는 단계와, 상기 트랜지스터 영역에 게이트 절연막을 개재하여 게이트 전극을 형성하는 단계와, 상기 포토 다이오드 영역에 제 1 저농도 n형 확산영역을 형성하는 단계와, 상기 트랜지스터 영역에 제 2 저농도 n형 확산영역을 형성하는 단계와, 상기 반도체 기판의 전면에 식각 선택비가 다른 제 1 절연막과 제 2 절연막을 차례로 형성하는 단계와, 상기 제 2 절연막을 선택적으로 식각하여 상기 게이트 전극의 양측면에 제 2 절연막 측벽을 형성하는 단계와, 상기 포토다이오드 영역을 제외한 제 1 절연막을 제거하는 단계와, 상기 노출된 트랜지스터 영역에 고농도 n형 확산영역을 형성하는 단계를 포함하여 형성함을 특징으로 한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a CMOS image sensor that prevents dark current and maintains the same color sensitivity of green. Forming a device isolation film in an isolation region, forming a gate electrode through a gate insulating film in the transistor region, forming a first low concentration n-type diffusion region in the photodiode region, and in the transistor region Forming a second low concentration n-type diffusion region, sequentially forming a first insulating film and a second insulating film having different etch selectivity on the front surface of the semiconductor substrate, and selectively etching the second insulating film to form the gate electrode Forming sidewalls of the second insulating layer on both sides, and forming the photodiode region. And removing the first insulating layer except for forming a high concentration n-type diffusion region in the exposed transistor region.

포토다이오드, 질화막, 이미지 센서, 식각 선택비, 측벽Photodiodes, nitride films, image sensors, etch selectivity, sidewalls

Description

씨모스 이미지 센서의 제조방법{method for manufacturing of CMOS image sensor}Method for manufacturing of CMOS image sensor

도 1은 일반적인 3T형 CMOS 이미지 센서의 단위화소를 나타낸 레이아웃도1 is a layout diagram showing unit pixels of a general 3T CMOS image sensor

도 2는 도 1의 A-A'선에 따른 종래 기술에 의한 CMOS 이미지 센서의 포토다이오드와 트랜스퍼 트랜지스터를 나타낸 단면도FIG. 2 is a cross-sectional view illustrating a photodiode and a transfer transistor of a CMOS image sensor according to the prior art along line AA ′ of FIG. 1.

도 3a 내지 도 3e는 종래 기술에 의한 씨모스 이미지 센서의 제조방법을 나타낸 공정단면도3A to 3E are cross-sectional views illustrating a method of manufacturing a CMOS image sensor according to the related art.

도 4a 내지 도 4f는 본 발명의 제 1 실시예에 의한 씨모스 이미지 센서의 제조방법을 나타낸 공정단면도4A to 4F are cross-sectional views illustrating a method of manufacturing the CMOS image sensor according to the first embodiment of the present invention.

도 5a 내지 도 5f는 본 발명의 제 2 실시예에 의한 씨모스 이미지 센서의 제조방법을 나타낸 공정단면도5A to 5F are cross-sectional views illustrating a method of manufacturing a CMOS image sensor according to a second exemplary embodiment of the present invention.

도 6 및 도 7은 종래 기술과 본 발명에 의한 씨모스 이미지 센서의 반사도 특성을 나타낸 도면6 and 7 illustrate reflectance characteristics of the CMOS image sensor according to the prior art and the present invention.

도면의 주요 부분에 대한 부호의 설명Explanation of symbols for the main parts of the drawings

200 : 반도체 기판 201 : 에피층200 semiconductor substrate 201 epi layer

202 : 소자 격리막 203 : 게이트 절연막202 Device isolation film 203 Gate insulation film

204 : 게이트 전극 205 : 제 1 감광막204: gate electrode 205: first photosensitive film

206 : 제 1 저농도 n-형 확산영역 207 : 제 2 감광막206: first low concentration n - type diffusion region 207: second photosensitive film

208 : 제 2 저농도 n-형 확산영역 209 : 제 1 절연막208: second low concentration n - type diffusion region 209: first insulating film

210 : 제 2 절연막 211 : 제 3 감광막210: second insulating film 211: third photosensitive film

212 : 고농도 n+형 확산영역212: high concentration n + type diffusion region

본 발명은 씨모스 이미지 센서의 제조방법에 관한 것으로서, 특히 암전류 및 포토다이오드의 손상을 방지하여 이미지 센서의 특성을 향상하도록 한 씨모스 이미지 센서의 제조방법에 관한 것이다.The present invention relates to a method of manufacturing a CMOS image sensor, and more particularly, to a method of manufacturing a CMOS image sensor to prevent damage to dark current and photodiode to improve characteristics of the image sensor.

일반적으로, 이미지 센서(Image sensor)는 광학적 영상(optical image)을 전기적 신호로 변환시키는 반도체 소자로써, 크게, 전하 결합 소자(charge coupled device: CCD)와 씨모스(CMOS; Complementary Metal Oxide Silicon) 이미지 센서(Image Sensor)로 구분된다.In general, an image sensor is a semiconductor device that converts an optical image into an electrical signal, and is generally a charge coupled device (CCD) and CMOS metal (Complementary Metal Oxide Silicon) image. It is divided into Image Sensor.

상기 전하 결합 소자(charge coupled device: CCD)는 빛의 신호를 전기적 신호로 변환하는 복수개의 포토 다이오드(Photo diode; PD)가 매트릭스 형태로 배열되고, 상기 매트릭스 형태로 배열된 각 수직 방향의 포토 다이오드 사이에 형성되어 상기 각 포토 다이오드에서 생성된 전하를 수직방향으로 전송하는 복수개의 수직 방향 전하 전송 영역(Vertical charge coupled device; VCCD)과, 상기 각 수직 방향 전하 전송 영역에 의해 전송된 전하를 수평방향으로 전송하는 수평방향 전하전송영역(Horizontal charge coupled device; HCCD) 및 상기 수평방향으로 전송된 전하를 센싱하여 전기적인 신호를 출력하는 센스 증폭기(Sense Amplifier)를 구비하여 구성된 것이다. In the charge coupled device (CCD), a plurality of photo diodes (PDs) for converting a signal of light into an electrical signal are arranged in a matrix form, and the photo diodes in each vertical direction arranged in the matrix form. A plurality of vertical charge coupled device (VCCD) formed between the plurality of vertical charge coupled devices (VCCD) for vertically transferring charges generated in each photodiode, and horizontally transferring charges transferred by the respective vertical charge transfer regions; A horizontal charge coupled device (HCCD) for transmitting to the sensor and a sense amplifier (Sense Amplifier) for outputting an electrical signal by sensing the charge transmitted in the horizontal direction.

그러나, 이와 같은 CCD는 구동 방식이 복잡하고, 전력 소비가 클 뿐만 아니라, 다단계의 포토 공정이 요구되므로 제조 공정이 복잡한 단점을 갖고 있다. However, such a CCD has a disadvantage in that the manufacturing method is complicated because the driving method is complicated, the power consumption is large, and the multi-step photo process is required.

또한, 상기 전하 결합 소자는 제어회로, 신호처리회로, 아날로그/디지털 변환회로(A/D converter) 등을 전하 결합 소자 칩에 집적시키기가 어려워 제품의 소형화가 곤란한 단점을 갖는다.In addition, the charge coupling device has a disadvantage in that it is difficult to integrate a control circuit, a signal processing circuit, an analog / digital converter (A / D converter), and the like into a charge coupling device chip, which makes it difficult to miniaturize a product.

최근에는 상기 전하 결합 소자의 단점을 극복하기 위한 차세대 이미지 센서로서 씨모스 이미지 센서가 주목을 받고 있다. Recently, CMOS image sensors have attracted attention as next generation image sensors for overcoming the disadvantages of the charge coupled device.

상기 씨모스 이미지 센서는 제어회로 및 신호처리회로 등을 주변회로로 사용하는 씨모스 기술을 이용하여 단위 화소의 수량에 해당하는 모스 트랜지스터들을 반도체 기판에 형성함으로써 상기 모스 트랜지스터들에 의해 각 단위 화소의 출력을 순차적으로 검출하는 스위칭 방식을 채용한 소자이다. The CMOS image sensor uses CMOS technology that uses a control circuit, a signal processing circuit, and the like as peripheral circuits to form MOS transistors corresponding to the number of unit pixels on a semiconductor substrate, thereby forming the MOS transistors of each unit pixel. The device adopts a switching method that sequentially detects output.

즉, 상기 씨모스 이미지 센서는 단위 화소 내에 포토 다이오드와 모스 트랜지스터를 형성시킴으로써 스위칭 방식으로 각 단위 화소의 전기적 신호를 순차적으로 검출하여 영상을 구현한다.That is, the CMOS image sensor implements an image by sequentially detecting an electrical signal of each unit pixel by a switching method by forming a photodiode and a MOS transistor in the unit pixel.

상기 씨모스 이미지 센서는 씨모스 제조 기술을 이용하므로 적은 전력 소모, 적은 포토공정 스텝에 따른 단순한 제조공정 등과 같은 장점을 갖는다. The CMOS image sensor has advantages, such as a low power consumption, a simple manufacturing process according to a few photoprocess steps, by using CMOS manufacturing technology.

또한, 상기 씨모스 이미지 센서는 제어회로, 신호처리회로, 아날로그/디지털 변환회로 등을 씨모스 이미지 센서 칩에 집적시킬 수가 있으므로 제품의 소형화가 용이하다는 장점을 갖고 있다. In addition, since the CMOS image sensor can integrate a control circuit, a signal processing circuit, an analog / digital conversion circuit, and the like into the CMOS image sensor chip, the CMOS image sensor has an advantage of easy miniaturization.

따라서, 상기 씨모스 이미지 센서는 현재 디지털 정지 카메라(digital still camera), 디지털 비디오 카메라 등과 같은 다양한 응용 부분에 널리 사용되고 있다.Therefore, the CMOS image sensor is currently widely used in various application parts such as a digital still camera, a digital video camera, and the like.

한편, CMOS 이미지 센서는 트랜지스터의 개수에 따라 3T형, 4T형, 5T형 등으로 구분된다. 3T형은 1개의 포토다이오드와 3개의 트랜지스터로 구성되며, 4T형은 1개의 포토다이오드와 4개의 트랜지스터로 구성된다. 상기 3T형 CMOS 이미지 센서의 단위화소에 대한 레이아웃(lay-out)을 살펴보면 다음과 같다. On the other hand, CMOS image sensors are classified into 3T type, 4T type, and 5T type according to the number of transistors. The 3T type consists of one photodiode and three transistors, and the 4T type consists of one photodiode and four transistors. The layout of the unit pixels of the 3T type CMOS image sensor is as follows.

도 1은 일반적인 3T형 CMOS 이미지 센서의 단위화소를 나타낸 레이아웃도이다.1 is a layout diagram illustrating unit pixels of a general 3T CMOS image sensor.

도 1에 도시한 바와 같이, 액티브 영역(10)이 정의되어 액티브 영역(10) 중 폭이 넓은 부분에 1개의 포토다이오드(20)가 형성되고, 상기 나머지 부분의 액티브 영역(10)에 각각 오버랩되는 3개의 트랜지스터의 게이트 전극(120, 130, 140)이 형성된다. As shown in FIG. 1, the active region 10 is defined so that one photodiode 20 is formed in a wide portion of the active region 10, and overlaps the active region 10 of the remaining portion, respectively. The gate electrodes 120, 130 and 140 of the three transistors are formed.

즉, 상기 게이트 전극(120)에 의해 리셋 트랜지스터(Rx)가 형성되고, 상기 게이트 전극(130)에 의해 드라이브 트랜지스터(Dx)가 형성되며, 상기 게이트 전극(140)에 의해 선택 트랜지스터(Sx)가 형성된다. That is, the reset transistor Rx is formed by the gate electrode 120, the drive transistor Dx is formed by the gate electrode 130, and the selection transistor Sx is formed by the gate electrode 140. Is formed.

여기서, 상기 각 트랜지스터의 액티브 영역(10)에는 각 게이트 전극(120, 130, 140) 하측부를 제외한 부분에 불순물 이온이 주입되어 각 트랜지스터의 소오스/드레인 영역이 형성된다. Here, impurity ions are implanted into the active region 10 of each transistor except for lower portions of the gate electrodes 120, 130, and 140 to form source / drain regions of each transistor.

따라서, 상기 리셋 트랜지스터(Rx)와 상기 드라이브 트랜지스터(Dx) 사이의 소오스/드레인 영역에는 전원전압(Vdd)이 인가되고, 상기 셀렉트 트랜지스터(Sx) 일측의 소오스/드레인 영역은 판독회로(도면에는 도시되지 않음)에 접속된다.Therefore, a power supply voltage Vdd is applied to a source / drain region between the reset transistor Rx and the drive transistor Dx, and a source / drain region on one side of the select transistor Sx is shown in a read circuit (not shown). Not used).

상기에서 설명한 각 게이트 전극(120, 130, 140)들은, 도면에는 도시되지 않았지만, 각 신호 라인에 연결되고, 상기 각 신호 라인들은 일측 끝단에 패드를 구비하여 외부의 구동회로에 연결된다.Although not illustrated in the drawings, the gate electrodes 120, 130, and 140 described above are connected to respective signal lines, and each of the signal lines has a pad at one end thereof and is connected to an external driving circuit.

이하, 첨부된 도면을 참고하여 종래의 CMOS 이미지 센서를 설명하면 다음과 같다.Hereinafter, a conventional CMOS image sensor will be described with reference to the accompanying drawings.

도 2는 도 1의 A-A'선에 따른 종래 기술에 의한 CMOS 이미지 센서의 포토다이오드와 트랜스퍼 트랜지스터를 나타낸 단면도이다.FIG. 2 is a cross-sectional view illustrating a photodiode and a transfer transistor of a conventional CMOS image sensor taken along line AA ′ of FIG. 1.

도 2에 도시된 바와 같이, P++형 반도체 기판(100) 상에 P-형 에피층(101)이 형성된다. 그리고, 포토다이오드 영역(PD) 및 액티브 영역(도 1의 10)과 소자 분리 영역으로 정의된 상기 반도체 기판(100)의 소자 분리 영역에 소자 분리막(103)이 형성된다. As shown in FIG. 2, a P − type epitaxial layer 101 is formed on the P ++ type semiconductor substrate 100. The device isolation layer 103 is formed in the device isolation region of the semiconductor substrate 100 defined as the photodiode region PD, the active region (10 of FIG. 1), and the device isolation region.

도 2의 트랜스퍼 트랜지스터(120)를 위한 에피층(101)의 부분 상에 게이트 절연막(121)을 개재하여 게이트 전극(123)이 형성되고, 상기 게이트 전극(123)의 양측면에 절연막 측벽(125)이 형성된다. The gate electrode 123 is formed on the portion of the epi layer 101 for the transfer transistor 120 of FIG. 2 via the gate insulating layer 121, and the insulating layer sidewalls 125 are formed on both sides of the gate electrode 123. Is formed.

그리고, 상기 포토 다이오드 영역(PD)의 상기 에피층(101)에는 n-형 확산 영역(131)이 형성된다.In addition, an n − type diffusion region 131 is formed in the epitaxial layer 101 of the photodiode region PD.

또한, 상기 반도체 기판(100)의 트랜지스터 영역에는 LDD 영역(127)과 소오스/드레인 불순물 영역(129)이 형성된다.In addition, an LDD region 127 and a source / drain impurity region 129 are formed in the transistor region of the semiconductor substrate 100.

도 3a 내지 도 3e는 종래 기술에 의한 씨모스 이미지 센서의 제조방법을 나타낸 공정단면도이다.3A to 3E are cross-sectional views illustrating a method of manufacturing a CMOS image sensor according to the prior art.

도 3a에 도시한 바와 같이, 고농도 제 1 도전형(P++형) 다결정 실리콘 등의 반도체 기판(100)에 에피택셜(epitaxial) 공정으로 저농도 제 1 도전형(P-형) 에피층(101)을 형성한다. As shown in FIG. 3A, a low concentration first conductivity type (P − ) epitaxial layer 101 is applied to a semiconductor substrate 100 such as a high concentration first conductivity type (P ++ type) polycrystalline silicon by an epitaxial process. ).

여기서, 상기 에피층(101)은 포토 다이오드에서 공핍 영역(depletion region)을 크고 깊게 형성하여 광 전하를 모으기 위한 저전압 포토 다이오드의 능력을 증가시키고 나아가 광 감도를 향상시키기 위함이다.In this case, the epitaxial layer 101 is to form a depletion region large and deep in the photodiode to increase the ability of the low voltage photodiode to collect the photo charge and further improve the optical sensitivity.

이어, 상기 반도체 기판(100)의 액티브 영역과 소자 분리 영역을 정의하고, STI 공정 또는 LOCOS 공정을 이용하여 상기 소자 분리 영역에 소자 분리막(103)을 형성한다. Next, the active region and the device isolation region of the semiconductor substrate 100 are defined, and the device isolation layer 103 is formed in the device isolation region using an STI process or a LOCOS process.

그리고, 상기 소자 분리막(103)이 형성된 에피층(101) 전면에 게이트 절연막(121)과 도전층을 차례로 증착하고, 선택적으로 상기 도전층 및 게이트 절연막을 제거하여 각 트랜지스터의 게이트 전극(123)을 형성한다.  In addition, the gate insulating layer 121 and the conductive layer are sequentially deposited on the entire epitaxial layer 101 on which the device isolation layer 103 is formed, and the conductive layer and the gate insulating layer are selectively removed to remove the gate electrode 123 of each transistor. Form.

이어, 상기 게이트 전극(123)을 포함한 반도체 기판(100) 전면에 제 1 감광 막(210)을 도포하고, 노광 및 현상 공정으로 상기 포토다이오드 영역이 노출되도록 상기 제 1 감광막(210)을 선택적으로 패터닝한다.Subsequently, the first photoresist layer 210 is coated on the entire surface of the semiconductor substrate 100 including the gate electrode 123, and the first photoresist layer 210 is selectively exposed so that the photodiode region is exposed through an exposure and development process. Pattern.

그리고 상기 패터닝된 제 1 감광막(210)을 마스크로 이용하여 상기 노출된 상기 포토다이오드 영역에 저농도 n-형 불순물 이온을 주입하여 n-형 확산 영역(131)을 형성한다. The n − type diffusion region 131 is formed by implanting low concentration n − type impurity ions into the exposed photodiode using the patterned first photoresist layer 210 as a mask.

도 3b에 도시한 바와 같이, 상기 제 1 감광막(210)을 모두 제거한 다음, 상기 반도체 기판(100)의 전면에 제 2 감광막(220)을 도포하고 노광 및 현상 공정으로 상기 트랜지스터 영역이 노출되도록 상기 제 2 감광막(220)을 패터닝한다.As shown in FIG. 3B, after removing all of the first photoresist layer 210, the second photoresist layer 220 is coated on the entire surface of the semiconductor substrate 100, and the transistor region is exposed through an exposure and development process. The second photoresist film 220 is patterned.

이어, 상기 패터닝된 제 2 감광막(220)을 마스크로 이용하여 상기 에피층(101)에 저농도 n-형 불순물 이온을 주입하여 저농도 n-형 확산 영역(127)을 형성한다. Subsequently, a low concentration n − type diffusion region 127 is formed by implanting low concentration n − type impurity ions into the epi layer 101 using the patterned second photoresist layer 220 as a mask.

여기서, 상기 포토 다이오드 영역의 n-형 확산 영역(131)을 형성하기 위한 불순물 이온 주입은 상기 소오스/드레인 영역의 저농도 n-형 확산 영역(127) 보다 더 높은 에너지로 이온 주입하여 더 깊게 형성한다.Here, impurity ion implantation for forming the n − type diffusion region 131 of the photodiode region is formed deeper by ion implantation with higher energy than the low concentration n − type diffusion region 127 of the source / drain region. .

도 3c에 도시한 바와 같이, 상기 제 2 감광막(220)을 모두 제거하고, 상기 반도체 기판(100) 전면에 절연막을 형성하고, 에치백 공정을 실시하여 상기 게이트 전극(123)의 양측면에 절연막 측벽(125)을 형성한다.As shown in FIG. 3C, all of the second photoresist film 220 is removed, an insulating film is formed on the entire surface of the semiconductor substrate 100, and an etch back process is performed to form insulating film sidewalls on both sides of the gate electrode 123. Forms 125.

도 3d에 도시한 바와 같이, 상기 반도체 기판(100)의 전면에 제 3 감광막 (230)을 도포하고, 노광 및 현상 공정으로 상기 포토다이오드 영역과 소자 분리막(103)상에만 남도록 선택적으로 패터닝한다.As shown in FIG. 3D, a third photosensitive film 230 is coated on the entire surface of the semiconductor substrate 100, and is selectively patterned so as to remain only on the photodiode region and the device isolation layer 103 by an exposure and development process.

이어, 상기 패터닝된 제 3 감광막(230)을 마스크로 이용하여 상기 노출된 상기 소오스/드레인 영역에 고농도 n+형 불순물 이온을 주입하여 고농도 n+형 확산 영역(129)을 형성한다. Subsequently, a high concentration n + type diffusion region 129 is formed by implanting high concentration n + type impurity ions into the exposed source / drain regions using the patterned third photoresist layer 230 as a mask.

도 3e에 도시한 바와 같이, 상기 제 3 감광막(230)을 제거한 후, 열처리 공정(예를 들면, 급속 열처리 공정)을 실시하여 상기 n-형 확산 영역(131), 저농도 n-형 확산 영역(127) 및 고농도 n+형 확산 영역(129) 내의 불순물 이온을 확산시킨다. As shown in FIG. 3E, after the third photosensitive film 230 is removed, a heat treatment process (for example, a rapid heat treatment process) is performed to form the n − type diffusion region 131 and the low concentration n − type diffusion region ( 127) and the impurity ions in the high concentration n + type diffusion region 129 are diffused.

상기와 같은 종래의 씨모스 이미지 센서의 제조방법은 다음과 같은 문제점 있었다.The manufacturing method of the conventional CMOS image sensor as described above has the following problems.

즉, 포토다이오드 영역은 빛을 받는 영역으로, 공정상의 손상을 가장 적게 가해야 하는 매우 중요한 영역이다.In other words, the photodiode region is a region that receives light and is a very important region that requires the least damage to the process.

그러나, 상기 포토다이오드 영역은 본질적으로 게이트 형성시 1차의 플라즈마 손상을 받고 절연막 측벽(125)을 형성할 때 2차의 플라즈마 손상을 받는다.However, the photodiode region is essentially subjected to primary plasma damage when forming the gate and secondary plasma damage when forming the insulating film sidewall 125.

이러한 포토다이오드 영역의 손상은 빛이 없는 상태에서도 전자를 발생시키는 역할을 하게 되어 시모스 이미지 센서의 취약한 특성을 보이게 된다.The damage of the photodiode region plays a role of generating electrons even in the absence of light, thereby showing a weak characteristic of the CMOS image sensor.

이를 방지하기 위하여 픽셀 어레이(pixel array)에서는 절연막 측벽을 형성할 때 포토다이오드 영역의 손상을 방지하기 위하여 별도의 마스크를 이용하여 보 호하는 방법이 최근에 제기 되고 있다.In order to prevent this, in the pixel array, a method of protecting by using a separate mask has been recently proposed to prevent damage to the photodiode area when forming the insulating film sidewalls.

그러나 상기와 같은 방법은 픽셀 어레이 내에 질화막의 잔존을 가져오게 되며 이로써 빛의 투과율을 떨어뜨려 스케일 다운이 어렵게 된다.However, this method leads to the remaining of the nitride film in the pixel array, thereby reducing the transmittance of light, making it difficult to scale down.

즉, 스케일 다운시 포토다이오드 영역이 줄어들어 다이나믹 레인지가 줄어들게 되고 빛의 주입양일 줄어들어 이미지 재현이 어렵게 된다.That is, when scaled down, the photodiode region is reduced, which reduces the dynamic range and reduces the amount of light injected, making it difficult to reproduce an image.

본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 암전류를 방지하면서도 그린(green)의 색 감도를 동일하게 유지할 수 있도록 한 씨모스 이미지 센서의 제조방법을 제공하는데 그 목적이 있다.An object of the present invention is to provide a method of manufacturing a CMOS image sensor to prevent the dark current and to maintain the same color sensitivity of the green (green) to solve the above problems.

상기와 같은 목적을 달성하기 위한 본 발명의 제 1 실시예에 의한 씨모스 이미지 센서의 제조방법은 포토 다이오드 영역과 트랜지스터 영역을 갖는 액티브 영역을 정의하기 위해 반도체 기판의 소자 분리 영역에 소자 분리막을 형성시키는 단계와, 상기 트랜지스터 영역에 게이트 절연막을 개재하여 게이트 전극을 형성하는 단계와, 상기 포토 다이오드 영역에 제 1 저농도 n형 확상영역을 형성하는 단계와, 상기 트랜지스터 영역에 제 2 저농도 n형 확산영역을 형성하는 단계와, 상기 반도체 기판의 전면에 식각 선택비가 다른 제 1 절연막과 제 2 절연막을 차례로 형성하는 단계와, 상기 제 2 절연막을 선택적으로 식각하여 상기 게이트 전극의 양측면에 제 2 절연막 측벽을 형성하는 단계와, 상기 포토다이오드 영역을 제외한 제 1 절연막을 제거하는 단계와, 상기 노출된 트랜지스터 영역에 고농도 n형 확산영역을 형 성하는 단계를 포함하여 형성함을 특징으로 한다.In the method of manufacturing the CMOS image sensor according to the first embodiment of the present invention for achieving the above object, an element isolation film is formed in an element isolation region of a semiconductor substrate to define an active region having a photodiode region and a transistor region. Forming a gate electrode through a gate insulating film in the transistor region, forming a first low concentration n-type diffusion region in the photodiode region, and a second low concentration n-type diffusion region in the transistor region; Forming a first insulating film and a second insulating film having different etch selectivity on the front surface of the semiconductor substrate; and selectively etching the second insulating film to form sidewalls of the second insulating film on both sides of the gate electrode. Forming and removing the first insulating layer except for the photodiode region; And forming a high concentration n-type diffusion region in the exposed transistor region.

삭제delete

이하, 첨부된 도면을 참고하여 본 발명에 의한 씨모스 이미지 센서의 제조방법을 보다 상세히 설명하면 다음과 같다.Hereinafter, a method of manufacturing the CMOS image sensor according to the present invention will be described in detail with reference to the accompanying drawings.

도 4a 내지 도 4f는 본 발명의 제 1 실시예에 의한 씨모스 이미지 센서의 제조방법을 나타낸 공정단면도이다.4A to 4F are cross-sectional views illustrating a method of manufacturing the CMOS image sensor according to the first embodiment of the present invention.

도 4a에 도시한 바와 같이, 고농도 제 1 도전형(P++형) 다결정 실리콘 등의 반도체 기판(200)에 에피택셜(epitaxial) 공정으로 저농도 제 1 도전형(P-형) 에피 층(201)을 형성한다. As shown in FIG. 4A, a low concentration first conductivity type (P − type) epi layer 201 is formed in an epitaxial process on a semiconductor substrate 200 such as a high concentration first conductivity type (P ++ type) polycrystalline silicon. ).

여기서, 상기 에피층(201)은 포토 다이오드에서 공핍 영역(depletion region)을 크고 깊게 형성하여 광 전하를 모으기 위한 저전압 포토 다이오드의 능력을 증가시키고 나아가 광 감도를 향상시키기 위함이다.In this case, the epitaxial layer 201 increases and decreases the ability of the low voltage photodiode to collect photo charges by forming a large and deep depletion region in the photodiode and further improves the optical sensitivity.

그리고, 상기 반도체 기판(200)을 포토다이오드 영역 및 트랜지스터 영역과 소자 분리 영역을 정의하고, STI 공정 또는 LOCOS 공정을 이용하여 상기 소자 분리 영역에 소자 분리막(202)을 형성한다. In addition, the semiconductor substrate 200 defines a photodiode region, a transistor region, and an isolation region, and forms an isolation layer 202 in the isolation region using an STI process or a LOCOS process.

그 후, 상기 소자 분리막(202)이 형성된 에피층(201) 전면에 게이트 절연막(203)과 도전층(예를들면, 고농도 다결정 실리콘층)을 차례로 증착하고, 선택적으로 상기 도전층 및 게이트 절연막을 제거하여 각 트랜지스터의 게이트 전극(204) 을 형성한다.  Thereafter, a gate insulating film 203 and a conductive layer (for example, a high concentration polycrystalline silicon layer) are sequentially deposited on the entire epitaxial layer 201 where the device isolation film 202 is formed, and optionally the conductive layer and the gate insulating film are deposited. It removes and forms the gate electrode 204 of each transistor.

여기서, 상기 게이트 절연막(203)은 열산화 공정에 의해 형성하거나 CVD법으로 형성할 수 있으며, 상기 도전층위에 실리사이드층을 더 형성하여 게이트 전극을 형성할 수 있다. The gate insulating layer 203 may be formed by a thermal oxidation process or a CVD method, and a silicide layer may be further formed on the conductive layer to form a gate electrode.

이어, 상기 게이트 전극(204)을 포함한 반도체 기판(200) 전면에 제 1 감광막(205)을 도포한 후, 노광 및 현상 공정으로 상기 포토다이오드 영역이 노출되도록 패터닝한다. Subsequently, the first photoresist layer 205 is coated on the entire surface of the semiconductor substrate 200 including the gate electrode 204 and then patterned to expose the photodiode region in an exposure and development process.

그리고, 상기 패터닝된 제 1 감광막(205)을 마스크로 이용하여 상기 노출된 상기 포토다이오드 영역에 저농도 제 2 도전형(n-형) 불순물 이온을 주입하여 제 1 저농도 n-형 확산영역(206)을 형성한다. The first low concentration n − type diffusion region 206 is formed by implanting low concentration second conductive type (n − type) impurity ions into the exposed photodiode area using the patterned first photoresist layer 205 as a mask. To form.

도 4b에 도시한 바와 같이, 상기 제 1 감광막(205)을 모두 제거한 다음, 상기 반도체 기판(200) 전면에 제 2 감광막(207)을 도포한 후, 노광 및 현상 공정으로 상기 트랜지스터 영역이 노출되도록 패터닝한다.As shown in FIG. 4B, after removing all of the first photoresist layer 205, the second photoresist layer 207 is coated on the entire surface of the semiconductor substrate 200, and then the transistor region is exposed through an exposure and development process. Pattern.

이어, 상기 패터닝된 제 2 감광막(207)을 마스크로 이용하여 상기 에피층(201)에 저농도 제 2 도전형(n-형) 불순물 이온을 주입하여 트랜지스터 영역에 제 2 저농도 n-형 확산영역(208)을 형성한다. Subsequently, a low concentration second conductivity type (n − -type) impurity ion is implanted into the epitaxial layer 201 using the patterned second photoresist layer 207 as a mask, thereby forming a second low concentration n − type diffusion region in the transistor region ( 208).

여기서, 상기 포토 다이오드 영역의 제 1 저농도 n-형 확산영역(206)을 형성하기 위한 불순물 이온 주입은 상기 트랜지스터 영역의 제 2 저농도 n-형 확산영역(208) 보다 더 높은 에너지로 이온 주입하여 더 깊게 형성한다.Here, impurity ion implantation for forming the first low concentration n − type diffusion region 206 of the photodiode region is further performed by ion implantation with higher energy than the second low concentration n − type diffusion region 208 of the transistor region. Form deeply.

도 4c에 도시한 바와 같이, 상기 제 2 감광막(207)을 모두 제거하고, 상기 반도체 기판(200) 전면에 화학 기상 증착 공정(저압 화학 기상 증착 공정) 등으로 식각 선택비가 다른 제 1 절연막(209)과 제 2 절연막(210)을 차례로 증착한다.As shown in FIG. 4C, the second insulating photoresist 207 is removed, and the first insulating film 209 having a different etching selectivity on the entire surface of the semiconductor substrate 200 by a chemical vapor deposition process (low pressure chemical vapor deposition process) or the like. ) And the second insulating film 210 are sequentially deposited.

여기서, 상기 제 1 절연막(209)은 산화막을 사용하고, 상기 제 2 절연막(210)은 질화막을 사용한다.Here, an oxide film is used as the first insulating film 209 and a nitride film is used as the second insulating film 210.

한편, 상기 산화막은 열산화막 또는 TEOS 계열의 산화막을 사용할 수 있다.The oxide film may be a thermal oxide film or an TEOS-based oxide film.

도 4d에 도시한 바와 같이, 상기 제 1 절연막(209)과 제 2 절연막(210)의 식각 선택비가 다른 점을 이용하여 상기 제 2 절연막(210)을 이방성 식각을 통해 선 택적으로 식각하여 상기 게이트 전극(104)의 양측면에 제 2 절연막 측벽(210a)을 형성한다.As shown in FIG. 4D, the second insulating film 210 is selectively etched through anisotropic etching using the difference in the etching selectivity of the first insulating film 209 and the second insulating film 210 to form the gate. Second sidewall sidewalls 210a are formed on both sides of the electrode 104.

이때, 상기 제 2 절연막(210)의 하부의 제 1 절연막(209)은 식각되지 않고 그대로 남아있다.At this time, the first insulating film 209 below the second insulating film 210 is not etched and remains as it is.

도 4e에 도시한 바와 같이, 상기 반도체 기판(200)상에 제 3 감광막(211)을 도포하고, 노광 및 현상 공정으로 상기 제 3 감광막(211)이 상기 포토 다이오드 영역과 상기 소자 분리막(202) 사이의 경계부 상에 남도록 패터닝한다. As shown in FIG. 4E, a third photosensitive film 211 is coated on the semiconductor substrate 200, and the third photosensitive film 211 is formed on the photodiode region and the device isolation film 202 by an exposure and development process. Pattern to remain on the boundary between them.

이어, 상기 패터닝된 제 3 감광막(211)을 마스크로 이용하여 상기 노출된 제 1 절연막(209)을 선택적으로 식각한다.Subsequently, the exposed first insulating layer 209 is selectively etched using the patterned third photoresist layer 211 as a mask.

그리고 상기 반도체 기판(200)의 트랜지스터 영역에 고농도 제 2 도전형(n+형) 불순물 이온을 주입하여 고농도 n+형 확산영역(212)을 형성한다.A high concentration n + type diffusion region 212 is formed by implanting a high concentration of second conductivity type (n + type) impurity ions into the transistor region of the semiconductor substrate 200.

도 4f에 도시한 바와 같이, 상기 제 3 감광막(211)을 제거하고, 상기 반도체 기판(200)에 열처리 공정(예를 들면, 급속 열처리 공정)을 실시하여 상기 제 1 저농도 n-형 확산 영역(206), 제 2 저농도 n-형 확산영역(208) 및 고농도 n+형 확산영역(212) 내의 불순물 이온을 확산시킨다. As shown in FIG. 4F, the third photosensitive film 211 is removed, and a heat treatment process (for example, a rapid heat treatment process) is performed on the semiconductor substrate 200 to form the first low concentration n − type diffusion region ( 206), the impurity ions in the second low concentration n − type diffusion region 208 and the high concentration n + type diffusion region 212 are diffused.

도 5a 내지 도 5f는 본 발명의 제 2 실시예에 의한 씨모스 이미지 센서의 제조방법을 나타낸 공정단면도이다.5A to 5F are cross-sectional views illustrating a method of manufacturing a CMOS image sensor according to a second exemplary embodiment of the present invention.

도 5a에 도시한 바와 같이, 고농도 제 1 도전형(P++형) 단결절 실리콘 등의 반도체 기판(200)에 에피택셜(epitaxial) 공정으로 저농도 제 1 도전형(P-형) 에피층(201)을 형성한다. As shown in FIG. 5A, a low concentration first conductivity type (P − type) epi layer (e.g., an epitaxial process) is applied to a semiconductor substrate 200 such as a high concentration first conductivity type (P ++ type) single-nodal silicon. 201).

여기서, 상기 에피층(201)은 포토 다이오드에서 공핍 영역(depletion region)을 크고 깊게 형성하여 광 전하를 모으기 위한 저전압 포토 다이오드의 능력을 증가시키고 나아가 광 감도를 향상시키기 위함이다.In this case, the epitaxial layer 201 increases and decreases the ability of the low voltage photodiode to collect photo charges by forming a large and deep depletion region in the photodiode and further improves the optical sensitivity.

그리고, 상기 반도체 기판(200)을 포토다이오드 영역 및 트랜지스터 영역과 소자 분리 영역을 정의하고, STI 공정 또는 LOCOS 공정을 이용하여 상기 소자 분리 영역에 소자 분리막(202)을 형성한다. In addition, the semiconductor substrate 200 defines a photodiode region, a transistor region, and an isolation region, and forms an isolation layer 202 in the isolation region using an STI process or a LOCOS process.

그 후, 상기 소자 분리막(202)이 형성된 에피층(201) 전면에 게이트 절연막(203)과 도전층(예를들면, 고농도 다결정 실리콘층)을 차례로 증착하고, 선택적으로 상기 도전층 및 게이트 절연막을 제거하여 각 트랜지스터의 게이트 전극(204) 을 형성한다.  Thereafter, a gate insulating film 203 and a conductive layer (for example, a high concentration polycrystalline silicon layer) are sequentially deposited on the entire epitaxial layer 201 where the device isolation film 202 is formed, and optionally the conductive layer and the gate insulating film are deposited. It removes and forms the gate electrode 204 of each transistor.

여기서, 상기 게이트 절연막(203)은 열산화 공정에 의해 형성하거나 CVD법으로 형성할 수 있으며, 상기 도전층위에 실리사이드층을 더 형성하여 게이트 전극을 형성할 수 있다. The gate insulating layer 203 may be formed by a thermal oxidation process or a CVD method, and a silicide layer may be further formed on the conductive layer to form a gate electrode.

이어, 상기 게이트 전극(204)을 포함한 반도체 기판(200) 전면에 제 1 감광막(205)을 도포한 후, 노광 및 현상 공정으로 상기 포토다이오드 영역이 노출되도록 패터닝한다. Subsequently, the first photoresist layer 205 is coated on the entire surface of the semiconductor substrate 200 including the gate electrode 204 and then patterned to expose the photodiode region in an exposure and development process.

그리고, 상기 패터닝된 제 1 감광막(205)을 마스크로 이용하여 상기 노출된 상기 포토다이오드 영역에 저농도 제 2 도전형(n-형) 불순물 이온을 주입하여 제 1 저농도 n-형 확산 영역(206)을 형성한다. The first low concentration n − type diffusion region 206 may be formed by implanting low concentration second conductive type (n − type) impurity ions into the exposed photodiode using the patterned first photoresist layer 205 as a mask. To form.

도 5b에 도시한 바와 같이, 상기 제 1 감광막(205)을 모두 제거한 다음, 상기 반도체 기판(200) 전면에 제 2 감광막(207)을 도포한 후, 노광 및 현상 공정으로 상기 트랜지스터 영역이 노출되도록 패터닝한다.As shown in FIG. 5B, after the first photoresist layer 205 is removed, the second photoresist layer 207 is applied to the entire surface of the semiconductor substrate 200, and then the transistor region is exposed through an exposure and development process. Pattern.

이어, 상기 패터닝된 제 2 감광막(207)을 마스크로 이용하여 상기 에피층(201)에 저농도 제 2 도전형(n-형) 불순물 이온을 주입하여 트랜지스터 영역에 제 2 저농도 n-형 확산 영역(208)을 형성한다. Next, by using the patterned second photoresist layer 207 as a mask, a second low concentration n - type impurity ion is implanted into the epitaxial layer 201 so that a second low concentration n − type diffusion region ( 208).

여기서, 상기 포토 다이오드 영역의 제 1 저농도 n-형 확산 영역(206)을 형성하기 위한 불순물 이온 주입은 상기 트랜지스터 영역의 제 2 저농도 n-형 확산 영역(208) 보다 더 높은 에너지로 이온 주입하여 더 깊게 형성한다.Here, impurity ion implantation for forming the first low concentration n − type diffusion region 206 of the photodiode region is further performed by ion implantation at a higher energy than the second low concentration n − type diffusion region 208 of the transistor region. Form deeply.

도 5c에 도시한 바와 같이, 상기 제 2 감광막(207)을 모두 제거하고, 상기 반도체 기판(200) 전면에 화학 기상 증착 공정(저압 화학 기상 증착 공정) 등으로 식각 선택비가 다른 제 1 절연막(209)과 제 2 절연막(210)을 차례로 증착한다.As shown in FIG. 5C, the second insulating photoresist 207 is removed, and the first insulating layer 209 having a different etching selectivity on the entire surface of the semiconductor substrate 200 by a chemical vapor deposition process (low pressure chemical vapor deposition process) or the like. ) And the second insulating film 210 are sequentially deposited.

여기서, 상기 제 1 절연막(209)은 산화막을 사용하고, 상기 제 2 절연막(210)은 질화막을 사용한다.Here, an oxide film is used as the first insulating film 209 and a nitride film is used as the second insulating film 210.

한편, 상기 산화막은 열산화막 또는 TEOS 계열의 산화막을 사용할 수 있다.The oxide film may be a thermal oxide film or an TEOS-based oxide film.

도 5d에 도시한 바와 같이, 상기 제 2 절연막(210)상에 제 3 감광막(211)을 도포하고, 노광 및 현상 공정으로 상기 제 3 감광막(211)이 포토다이오드 영역에만 남도록 패터닝한다.As shown in FIG. 5D, a third photoresist film 211 is coated on the second insulating film 210, and is patterned such that the third photoresist film 211 remains only in the photodiode region by an exposure and development process.

이어, 상기 패터닝된 제 3 감광막(211)을 마스크로 이용하여 상기 노출된 제 2 절연막(210) 및 제 1 절연막(209)을 선택적으로 식각하여 상기 게이트 전극(204)의 일측면에 제 2 절연막 측벽(210a)과 제 1 절연막 측벽(209a)을 형성한다.Subsequently, the exposed second insulating layer 210 and the first insulating layer 209 are selectively etched using the patterned third photoresist layer 211 as a mask to form a second insulating layer on one side of the gate electrode 204. The sidewall 210a and the first insulating film sidewall 209a are formed.

도 5e에 도시한 바와 같이, 제 3 감광막(211)을 마스크로 이용하여 상기 노출된 상기 반도체 기판(200)의 트랜지스터 영역에 고농도 제 2 도전형(n+형) 불순물 이온을 주입하여 고농도 n+형 확산 영역(212)을 형성한다.As shown in FIG. 5E, by using a third photoresist film 211 as a mask, a high concentration of second conductivity type (n + type) impurity ions is implanted into the exposed transistor region of the semiconductor substrate 200 to form a high concentration n +. The diffusion region 212 is formed.

도 5f에 도시한 바와 같이, 상기 제 3 감광막(211)을 제거한다. 이후, 공정은 도면에 도시하지 않았지만, 상기 노출된 제 2 절연막(210)을 제거하고, 상기 반도체 기판(200)에 열처리 공정(예를 들면, 급속 열처리 공정)을 실시하여 상기 제 1 저농도 n-형 확산 영역(206), 제 2 n-형 확산 영역(208) 및 고농도 n+형 확산 영역(212) 내의 불순물 이온을 확산시킨다. As shown in FIG. 5F, the third photosensitive film 211 is removed. Subsequently, although not illustrated in the drawing, the exposed second insulating layer 210 is removed, and a heat treatment process (for example, a rapid heat treatment process) is performed on the semiconductor substrate 200 to thereby provide the first low concentration n −. Impurity ions in the type diffusion region 206, the second n − type diffusion region 208, and the high concentration n + type diffusion region 212 are diffused.

도 6 및 도 7은 종래 기술과 본 발명에 의한 씨모스 이미지 센서의 반사도의 특성을 나타낸 도면이다.6 and 7 are diagrams showing the characteristics of the reflectivity of the CMOS image sensor according to the prior art and the present invention.

도 6에서와 같이, 포토다이오드 영역에 손상이나 질화막 등이 남아있을 경우 그린영역의 반사도가 증가되어 전체적인 색재현에 문제를 야기시킨다.As shown in FIG. 6, when damage or a nitride film remains in the photodiode region, the reflectivity of the green region is increased, which causes a problem in overall color reproduction.

그러나 본 발명에서는 도 7에서와 같이, 포토다이오드 영역에 발생하는 손상 을 방지하고, 질화막이 완전히 제거되고 있기 때문에 그린 영역의 반사도를 줄여 전체적인 색재현성을 향상시킬 수가 있다.However, in the present invention, as shown in FIG. 7, since the damage to the photodiode region is prevented and the nitride film is completely removed, the reflectance of the green region can be reduced to improve the overall color reproducibility.

한편, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.On the other hand, the present invention described above is not limited to the above-described embodiment and the accompanying drawings, it is possible that various substitutions, modifications and changes within the scope without departing from the technical spirit of the present invention. It will be apparent to those of ordinary skill in Esau.

이상에서 설명한 바와 같이 본 발명에 의한 씨모스 이미지 센서의 제조방법은 다음과 같은 효과가 있다.As described above, the method for manufacturing the CMOS image sensor according to the present invention has the following effects.

즉, 게이트 전극의 양측면에 측벽을 형성할 때 포토다이오드 영역의 손상을 줄여 이미지 센서의 특성을 향상시킬 수 있다.

That is, when the sidewalls are formed on both sides of the gate electrode, damage of the photodiode region may be reduced to improve characteristics of the image sensor.

Claims (5)

포토 다이오드 영역과 트랜지스터 영역을 갖는 액티브 영역을 정의하기 위해 반도체 기판의 소자 분리 영역에 소자 분리막을 형성시키는 단계;Forming an isolation layer in the isolation region of the semiconductor substrate to define an active region having a photodiode region and a transistor region; 상기 트랜지스터 영역에 게이트 절연막을 개재하여 게이트 전극을 형성하는 단계;Forming a gate electrode through the gate insulating layer in the transistor region; 상기 포토 다이오드 영역에 제 1 저농도 n형 확산영역을 형성하는 단계;Forming a first low concentration n-type diffusion region in the photodiode region; 상기 트랜지스터 영역에 제 2 저농도 n형 확산영역을 형성하는 단계;Forming a second low concentration n-type diffusion region in the transistor region; 상기 반도체 기판의 전면에 식각 선택비가 다른 제 1 절연막과 제 2 절연막을 차례로 형성하는 단계;Sequentially forming a first insulating film and a second insulating film having different etching selectivity on the entire surface of the semiconductor substrate; 상기 제 2 절연막을 선택적으로 식각하여 상기 게이트 전극의 양측면에 제 2 절연막 측벽을 형성하는 단계;Selectively etching the second insulating film to form sidewalls of the second insulating film on both sides of the gate electrode; 상기 포토다이오드 영역을 제외한 제 1 절연막을 제거하는 단계;Removing the first insulating layer except for the photodiode region; 상기 노출된 트랜지스터 영역에 고농도 n형 확산영역을 형성하는 단계를 포함하여 형성함을 특징으로 하는 씨모스 이미지 센서의 제조방법.And forming a high concentration n-type diffusion region in the exposed transistor region. 제 1 항에 있어서, 상기 제 1 절연막은 산화막으로 형성하는 것을 특징으로 하는 씨모스 이미지 센서의 제조방법. The method of claim 1, wherein the first insulating film is formed of an oxide film. 제 1 항에 있어서, 상기 제 2 절연막은 질화막으로 형성하는 것을 특징으로 하는 씨모스 이미지 센서의 제조방법. The method of claim 1, wherein the second insulating film is formed of a nitride film. 제 2 항에 있어서, 상기 산화막은 열산화막 또는 TEOS 계열의 산화막으로 형성하는 것을 특징으로 하는 씨모스 이미지 센서의 제조방법.The method of claim 2, wherein the oxide film is formed of a thermal oxide film or a TEOS-based oxide film. 삭제delete
KR1020040114789A 2004-12-29 2004-12-29 method for manufacturing of CMOS image sensor KR100649001B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040114789A KR100649001B1 (en) 2004-12-29 2004-12-29 method for manufacturing of CMOS image sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040114789A KR100649001B1 (en) 2004-12-29 2004-12-29 method for manufacturing of CMOS image sensor

Publications (2)

Publication Number Publication Date
KR20060076394A KR20060076394A (en) 2006-07-04
KR100649001B1 true KR100649001B1 (en) 2006-11-27

Family

ID=37168684

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040114789A KR100649001B1 (en) 2004-12-29 2004-12-29 method for manufacturing of CMOS image sensor

Country Status (1)

Country Link
KR (1) KR100649001B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101789437A (en) * 2010-03-08 2010-07-28 昆山锐芯微电子有限公司 Pixel structure of CMOS (Complementary Metal-Oxide-Semiconductor Transistor) image sensor and manufacture method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101789437A (en) * 2010-03-08 2010-07-28 昆山锐芯微电子有限公司 Pixel structure of CMOS (Complementary Metal-Oxide-Semiconductor Transistor) image sensor and manufacture method thereof

Also Published As

Publication number Publication date
KR20060076394A (en) 2006-07-04

Similar Documents

Publication Publication Date Title
KR100672729B1 (en) Method for manufacturing of CMMS image sensor
KR100778856B1 (en) manufacturing method for CMOS image sensor
KR100752185B1 (en) CMOS image sensor and method for manufacturing the same
KR100720534B1 (en) CMOS image sensor and method for manufacturing the same
KR100640980B1 (en) Method for manufacturing of cmos image
KR100731095B1 (en) Method for manufacturing a cmos image sensor
KR100731121B1 (en) Method for manufacturing a cmos image sensor
KR100720505B1 (en) CMOS image sensor and method for manufacturing the same
KR100731122B1 (en) Cmos image sensor and method for manufacturing the same
KR100698090B1 (en) CMOS image sensor and method for manufacturing the same
KR100778858B1 (en) CMOS image sensor and method for manufacturing the same
KR100640978B1 (en) Method for manufacturing of cmos image sensor
KR100752182B1 (en) CMOS image sensor and method for manufacturing the same
KR100672688B1 (en) Method for manufacturing of CMOS image sensor
KR100640977B1 (en) Method for manufacturing of cmos image sensor
KR100792334B1 (en) Image sensor and method of manufacturing the same
KR100672668B1 (en) CMOS Image sensor and method for fabricating the same
KR100731099B1 (en) Cmos image sensor and method for manufacturing the same
KR100769124B1 (en) CMOS image sensor and method for manufacturing the same
KR100649001B1 (en) method for manufacturing of CMOS image sensor
KR100606908B1 (en) Method for manufacturing CMOS image sensor
KR100672665B1 (en) Method for fabricating an CMOS image sensor
KR100769137B1 (en) method for manufacturing CMOS image sensor
KR100672700B1 (en) Method for fabricating CMOS Image sensor
KR100731066B1 (en) Cmos image sensor and method for manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111020

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20121026

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee