KR100380427B1 - 버스트로전송된신호를수신하고검색하는방법 - Google Patents

Abstract

본 발명에서 통합 검색 프로세서 (128) 가 신호 샘플을 수신하는 버퍼(172) 내의 스프레드 스펙트럼 통신 시스템 버퍼용 모뎀 (110)에서 사용되며, 본 발명은 버퍼 (172) 로부터 연속 오프셋으로 동작하는 시간 슬라이스 변환 프로세서(120)를 사용한다. 검색 프로세서 (128) 는 검색 파라미터 세트가 지정된 마이크로프로세서 (136) 에 의해 구성된 검색을 통해 자동적으로 진행하며, 검색 파라미터 세트는 검색할 안테나의 그룹과, 검색할 검색 윈도우의 시작 오프셋 및 넓이 및, 각각의 오프셋에서 결과를 축적하는 월시 심벌의 수를 포함할 수 있다. 검색 프로세서 (128) 는 각각의 오프셋에서 상호관계 에너지를 계산하고 복조 소자(122) 재할당을 위해 사용하기 위해 검색에서 발견되는 최선의 경로의 요약 결과를 제공한다. 검색은 검색되는 신호가 어떤 주어진 시간에서 전송되었던 확률과 무관하게 선형으로 행해진다.

Description

버스트로 전송된 신호를 수신하고 검색하는 방법

셀룰러 전화 시스템과, 개인용 통신 시스템과, 무선 로컬 루프 시스템과 같은 무선 전화 통신 시스템에서, 많은 사용자는 전선 전화 시스템에 접속하기 위해 무선 채널을 통해 통신한다. 무선 채널을 통한 통신은 제한된 주파수 스펙트럼에서 다수의 사용자에게 편리한 다양한 다중 액세스 기술중의 하나이다. 이러한 다중 액세스 기술은 시간 분할 다중 액세스 (TDMA), 주파수 분할 다중 액세스(FDMA) 및, 코드 분할 다중 액세스 (CDMA) 를 포함한다. CDMA 기술은 많은 이점을 가지고 있으며, 예시적인 CDMA 시스템은 본 발명의 양도인에게 양도되어 참조로 여기에 통합되어 있는, K. Gilhousen 외에 의해 1990년 2월 13일 발행된 미국 특허 제 4,901,307호의 "위성 또는 지상 중계기를 사용한 스프레드 스펙트럼 다중 액세스 통신 시스템"에 개시되어 있다.

상기 언급된 특허에는, 다중 액세스 기술은 트랜시버를 각각 가진, 다수의 이동 전화 시스템 사용자가 CDMA 스프레드 스펙트럼 통신 신호를 사용하여 위성 중계기 또는 지상 기지국을 통해 통신하는 다중 액세스 기술이 개시되어 있다. CDMA 통신을 사용할 때, 주파수 스펙트럼은 여러번 재사용될 수 있으므로, 시스템 사용자 용량을 증가시킬 수 있다.

미국 특허 제 4,901,307호에 개시되어 있는 CDMA 변조 기술은 위성 또는 지상 채널을 사용한 통신 시스템에서 사용되는 좁은 대역 변조 기술에서 많은 이점을 제공한다. 지상 채널은 특히 다중경로 신호와 관련하여 어떤 통신 시스템에 대해서 특별한 문제점을 가지고 있다. CDMA 기술을 사용하면, 다중 경로의 역효과를 경감시키고, 동시에 그의 이점을 이용함으로써, 지상 채널의 특별한 문제점을 극복할 수 있다.

미국 특허 제 4,901,307 호에 개시된 CDMA 기술은 원격 장치 위성 통신에서 링크의 양방향에 대한 코히어런트 변조와 복조의 사용을 예측한다. 위성-원격 장치 링크와 기지국-원격 장치 링크에 대한 코히어런트 위상 기준으로서 파일럿 캐리어 신호를 사용하는 것이 여기에 개시되어 있다. 그러나, 지상 셀룰러 환경에서, 원격 장치로부터의 파일럿 캐리어 신호를 전송하기 위해 필요한 전력은 물론, 채널의 결과적인 위상 분열을 가진 심각한 다중 경로 페이딩은 원격 장치-대-기지국 링크에 대한 코히어런트 복조 기술의 사용을 배제시킨다. 본 발명의 양도인에게 양도되고, 여기에 참조로 통합되어 있는, 1990년 6월 25일 발행된, 미국 특허 제 5,103,459 호의 "CDMA 셀룰러 전화 시스템에서 신호 파형을 발생시키는 시스템 및 방법" 은코히어런트 변조 및 복조 기술을 사용하여 원격 장치 대 기지국 링크에서 다중경로의 역효과를 극복하는 수단을 제공한다.

CDMA 셀룰러 전화 시스템에서, 동일한 주파수 대역이 모든 기지국에서 통신하기 위해 사용될 수 있다. 기지국 수신기에서, 위치 경로와 빌딩에서 반사하는 다른 경로의 선과 같은 분리 가능한 다중 경로가 모뎀 성능 증가를 위해 다이버시티(diversity) 결합될 수 있다. 처리 이득을 제공하는 CDMA 파형 특성은 동일한 주파수 대역을 차지하는 신호들 사이를 구별하기 위해서 또한 사용된다. 또한, 경로 지연차가 PN 칩 기간을 초과하면, 고속 의사노이즈(psedo noise)(PN) 변조는 동일한 신호의 많은 다른 전파 경로가 분리되도록 한다. 거의 1MHz 의 PN 칩 비율이 CDMA 시스템에서 사용되며, 스프레드 대역폭의 비율 대 시스템 데이터 비율과같은, 전체 스프레드 스펙트럼 처리 이득이 1 μs 이상만큼 차이가 나는 지연을 가진 경로에 대응하여 사용될 수 있다. 1 μs 경로 지연차는 거의 300 미터의 차동지연 거리에 해당한다. 도시의 환경은 통상적으로 1 μs 이상의 차동 경로 지연을 제공한다.

지상 채널의 다중경로 특성은 몇몇의 다른 전파 경로를 지난 수신기 신호에서 생성된다. 다중경로 채널의 하나의 특성은 채널을 통해 전송되는 신호에서 얻어진 시간 스프레드이다. 예를 들면, 이상적인 임펄스가 다중경로 채널을 통해 전송되면, 수신된 신호는 펄스의 스트림으로 나타난다. 다중경로 채널의 다른 특성은 채널을 통과하는 각각의 경로가 다른 감쇠 요소를 초래한다는 것이다. 예를들면, 이상적인 임펄스가 다중 경로 채널을 통해 전송되면, 펄스의 수신된 스트림의 각각의 펄스는 다른 수신된 펄스와 다른 신호 세기를 갖는다. 다중 경로 채널의 다른 특성은 채널을 통과하는 각각의 경로는 신호상의 다른 위상을 초래한다는 것이다. 예를 들면, 이상적인 임펄스가 다중경로 채널을 통해 전송되면, 펄스의 수신된 스트림의 각각의 펄스는 다른 수신 펄스와 다른 위상을 갖는다.

라디오 채널에서, 다중경로는 빌딩, 나무, 차 및, 사람들과 같은 환경의 장애물에 의한 신호의 반사로 생성된다. 일반적으로, 라디오 채널은 다중경로를 생성하는 구조의 상대적인 움직임으로 인한 시변 다중경로 채널이다. 예를 들면, 이상적인 임펄스가 시변 다중경로 채널을 통해 전송되면, 펄스의 수신된 스트림은 이상적인 임펄스가 전송되는 시간의 함수로서, 시간 위치, 감쇠 및, 위상이 변화한다.

채널의 다중경로 특성은 신호 페이딩으로 귀결될 수 있다. 페이딩은 다중경로 채널의 페이딩 특성의 결과이다. 페이딩은 다중경로 벡터가 파괴적으로 부가될 때 발생하여, 각각의 벡터보다 더 작은 수신신호를 생성시킨다. 예를 들면, 사인파가 χ dB 의 감쇠 성분과, θ 라디안의 위상 쉬프트를 가진 δ 의 시간 지연을 가진 제 1 경로와, χ dB 의 감쇠 성분과, θ +π 라디안의 위상 쉬프트를 가진 δ의 시간 지연을 가진 제 2 경로의, 두 개의 경로를 가진 다중경로 채널을 통해 전송되면, 채널의 출력에서 어떤 신호도 수신되지 않는다.

종래의 라디오 전화 시스템에 의해 사용되는 아날로그 FM 변조와 같은 좁은 대역 변조 시스템에서, 라디오 채널의 다중 경로의 존재는 심각한 다중 경로 페이딩으로 귀결된다. 광대역 CDMA 에서 상기에 주지된 바와 같이, 다른 경로들이 복조 프로세스에서 식별될 수 있다. 이러한 식별은 심각한 다중경로 페이딩을 크게 감소시킬 뿐아니라 CDMA 시스템에 이점을 제공한다.

페이딩의 효과를 경감시키기 위한 하나의 접근법은 다이버시티이다. 그러므로, 다이버시티의 어떤 형태는 시스템이 페이딩을 감소시키도록 제공되는 것이 바람직하다. 시간 다이버시티, 주파수 다이어시티 및, 공간/경로 다이버시티의 3가지 주요 타입의 다이버시티가 있다.

시간 다이버시티는 반복과, 시간 인터리빙 및, 에러 수정과, 여유도를 받아들이는 검출 코드를 사용함으로써 최적으로 얻어질 수 있다. 본 발명을 포함하는 시스템은 이러한 기술 각각을 시간 다이버시티의 형태로 사용할 수 있다.

본래의 광대역 특성에 의한 CDMA 는 넓은 대역폭에 걸쳐 신호 에너지를 분포시킴으로써 주파수 다이버시티의 형태를 제공한다. 그러므로, 주파수 선택 페이딩은 CDMA 신호 대역폭의 일부에만 영향을 준다.

공간 및 경로 다이버시티는 둘 이상의 기지국을 통해 원격 장치로부터 동시링크를 통해 다중 신호 경로를 제공하고 단일 기지국에서 둘 이상의 떨어져 있는 안테나 소자를 사용함으로써 얻어진다. 또한, 경로 다이버시티는 상기 설명된 바와 같이 다른 전파 지연으로 도달하는 신호가 수신되고 개별적으로 처리되는 스프레드 스펙트럼 처리를 통해 다중경로 환경을 개발함으로써 얻어진다. 경로 다이버시티의 예는 본 발명의 양도인에게 양도되고, 1992년 3월 21일 발행된, 미국 특허 제 5,101,501 호의 "CDMA 셀룰러 전화 시스템에서 소프트 채널전화" 와, 1992년 4월 28일 발행된 미국 특허 제 5,109,390 호의 "CDMA 셀룰러 전화 시스템에서 다이버시티 수신기" 에 나타나 있다.

페이딩의 불리한 효과는 전송기 전력을 제어함으로써 CDMA 시스템에서 어떤 범위까지 또한 제어될 수 있다. 기지국과 원격 장치 전력 제어를 위한 시스템은 본 발명의 양도인에게 또한 양도되고, 1991년 10월 8일 발행된, 미국 특허 제 5,056,109 호의 "CDMA 셀룰러 이동 전화 시스템에서 전송 전력을 제어하기 위한 방법 및 장치" 에 개시되어 있다.

미국 특허 제 4,901,307 호에 개시된 CDMA 기술은 다른 PN 시퀀스가 할당된 각각의 원격 장치 사용자를 가진 비교적 긴 PN 시퀀스의 사용을 예측한다. 다른 PN 시퀀스들 사이의 교차상관과 PN 시퀀스의 자기상관은 모든 시간에서 0 과 다르게 쉬프트하며, 둘 다 다른 사용자 신호가 수신에 대해 결정되는 거의 제로 평균을 갖는다. (자기상관과 교차상관은 제로 평균값이 얻어지도록 논리 "0"이 "1" 의 값으로 취해지고 논리 "1" 이 "-1" 의 값으로 취해지거나 유사한 매핑이 될 필요가 있다.)

그러나, 이러한 PN 신호는 직교하지 않는다. 본질적으로 교차상관이 전체 시퀀스 길이에 대해 그 평균이 제로이더라도, 정보 비트 시간과 같은 짧은 시간 간격동안, 자기상관은 2항 분포를 가진 임의값이다. 이와 같이, 동일한 전력 스펙트럼 밀도에서 넓은 대역폭 가우스 노이즈일 때와 상당히 동일한 방식으로 신호들이 서로를 간섭한다. 그러므로, 다른 사용자 신호 또는, 상호 간섭 노이즈는, 성취가능한 용량을 궁극적으로 제한한다.

1964년 Prentice-Hall Inc. 의 S.W. Golomb 외에 의한공간에 적용되는 디지털 통신의 45-64쪽에 나타나 있듯이, 2 의 n 임의 전력에 대해, 길이가 각각 n 인,한 세트의 n 직교 2진 시퀀스가 구성될 수 있다는 것은 기술상 잘 알려져 있다. 사실상, 직교 2진 시퀀스 세트는 대부분의 길이가 4에서 200이하의 배수로 또한 알려져 있다. 발생하기 쉬운 이러한 시퀀스의 하나의 그룹은 월시 함수로 불리는데, 이는 또한 하다마드 행렬로도 알려져 있다.

n차의 월시 함수는 하기와 같이 귀납적으로 정의될 수 있다.

여기서, W' 는 W 의 논리적 보수를 나타내고, W(1) = |0| 이다.

그러므로,

월시 심벌(symbol), 시퀀스 또는 코드는 월시 함수 행렬의 행들중의 하나이다. n차수의 월시 함수 행렬은 각각이 길이 n의 월시 칩인 n 시퀀스를 포함한다. 각각의 월시 코드는 월시 인덱스가 월시 코드가 발견되는 행에 해당하는 수 (1에서n) 를 나타낼 때 해당하는 월시 인덱스를 갖는다. 예를 들면, 상기 주어진 n=8 월시 함수 행렬에 대해, 모든 0 행은 월시 인덱스 1 에 해당하고, 월시 코드 0,0,0,0,1,1,1,1은 월시 인덱스 5 에 해당한다.

n 차수의 월시 함수 행렬 (길이 n 의 다른 직교 함수를 포함하여) 은 n 비트의 간격에 대해, 세트내의 모두 다른 시퀀스사이의 교차상관이 제로인 특성을 갖는다. 이는 모든 시퀀스가 그의 비트들의 정확히 절반이 모든 다른 시퀀스와 다르다는 것을 주지함으로써 알수 있다. 모두 0 인 하나의 시퀀스가 항상 존재하며, 다른 시퀀스는 모두 절반이 1 이며 절반이 0 이라는 것에 주목해야 한다. 절반의 1 과 절반의 0 대신에 모든 논리 0 으로 이루어진 월시 심벌은 월시 0 심벌로 불린다.

원격 장치로부터 기지국까지의 역 링크 채널상에서, 위상 기준을 제공하는 파일럿 신호는 존재하지 않는다. 그러므로, 로우 Eb/No (비트/노이즈 전력 밀도 당 에너지)를 가진 페이딩 채널상에 고품질의 링크를 제공하는 방법이 필요하다. 역 링크에 대한 월시 함수 변조는 64 월시 코드로 매핑된 6 개의 코드 심벌의 세트에 대한 코히어런스로 64-ary 변조를 얻는 간단한 방법이다. 지상 채널의 특징은 위상의 변화 비율이 비교적 느리다는 것이다. 그러므로, 채널상의 위상의 변화비율과 비교하여 짧은 월시 코드 기간을 선택함으로서, 하나의 월시 코드의 길이에 대한 코히어런트 복조가 가능하다.

역 링크 채널에 대해, 월시 코드는 원격 장치로부터 전송되는 정보에 의해 결정된다. 예를 들면, 3 비트 정보 심벌은 상기 주어진 W(8) 의 8 개의 시퀀스로 매핑될 수 있다. 원래의 정보 심벌의 측정으로 월시 인코딩된 심벌의 "매핑하지 않은" 은 FHT (Fast Hadamard Transform) 에 의해 수신기내에서 성취될 수 있다. 바람직한 "매핑되지 않은" 또는 선택 프로세스는 최대 가능성 디코딩을 위해 디코더에 제공될 수 있는 소프트 결정 데이터를 생성한다.

FHT는 "매핑되지 않은" 프로세스를 수행하기 위해 사용된다. FHT는 각각의 가능한 월시 시퀀스로 수신 시퀀스를 교차상관시킨다. 선택 회로는 소프트 결정 데이터로서 정해지고 제공되는 가장 가능성 있는 교차상관값을 선택하기 위해 사용된다.

다이버시티의 스프레드 스펙트럼 수신기 또는 "레이크(rake)" 수신기 구성은 페이딩의 효과를 경감하기 위한 다중 데이터 수신기를 포함한다. 통상적으로 각각의 데이터 수신기는 다중 안테나의 사용을 통해 또는 채널의 다중경로 특성으로 인하여, 다른 경로로 이동하는 신호를 복조하기 위하여 할당된다. 직교 신호화 계획에 따라 변조된 신호의 복조에서, 각각의 데이터 수신기는 FHT를 사용하여 각각의 가능한 매핑값으로 수신 신호를 교차상관시킨다. 각각의 데이터 수신기의 FHT 출력은 합성되고, 선택 회로는 그 다음에 가장 큰 합성 FHT를 기준으로 가장 가능한 교차상관값을 선택하여 복조된 소프트 결정 심벌을 생성한다.

미국 특허 제 5,103,459호에 개시된 시스템에서, 호출 신호는 초 출력 스트림당 28,800 심벌로 비율 1/3 포워드 에러 수정 인코더에 의해 변환되는 초 정보소스당 9600 비트로서 시작한다. 이러한 심벌은 한번에 6 개가 그룹을 이루어 초당 4800 월시 심벌을 형성하고, 각각의 월시 심벌은 지속 기간 내에 64 개의 월시 칩인 64 직교 월시 함수 중 하나를 선택한다. 월시 칩은 사용자 특정 PN 시퀀스 발생기로 변조된다. 사용자 특정 PN 변조된 데이터는 그 다음에 두 개의 신호로 분할되는데, 그중 하나는 동위상 (I) 채널 PN 시퀀스로 변조되고, 그중 다른 하나는 4위상 (Q) 채널 PN 시퀀스로 변조된다. I 채널 변조와 퀀 채널 변조는 모두 1.2288 MHz PN 스프리딩 비율로 월시 칩당 4개의 PN 칩을 제공한다. I 및 Q 변조된 데이터는 전송을 위해 합성된 오프셋 4위상 편이 방식 (OQPSK) 이다.

상기 참조된 미국 특허 제 4,901,307 호에 개시된 CDMA 셀룰러 시스템에서, 각각의 기지국은 제한된 지리적 영역에 커버리지를 제공하고 셀룰러 시스템 스위치를 통해 그의 커버리지 영역내에서 원격 장치를 공중 회선 교환 전화망 (PSTN) 에 연결시킨다. 원격 장치가 새로운 기지국의 커버리지 영역으로 이동할 때, 사용자의 호출의 루틴은 새로운 기지국으로 전송된다. 기지국-대-원격 장치 신호 전송경로는 포워드 링크로 언급되고, 원격 장치-대-기지국 신호 전송 경로는 역 링크로 언급된다.

상기 설명된 바와 같이, PN 칩 간격은 최소 분리를 정의하고, 결합되기 위하여 두 개의 경로가 있어야 한다. 개별적인 경로가 복조될 수 있기 전에, 수신 신호내의 경로의 상대적인 도달 시간 (또는 오프셋) 이 먼저 결정되어야 한다. 채널 소자 모뎀은 위상 경로 오프셋의 시퀀스를 통해 "검색"하고, 각각의 전위 경로 오프셋에서 수신된 에너지를 측정함으로써 이 기능을 수행한다. 전위 오프셋과 관련된 에너지가 어떤 한계를 넘으면, 신호 복조 소자가 이 오프셋에 할당된다. 이 경로 오프셋에 존재하는 신호가 그 다음에 그의 각각의 오프셋에서 다른 복조 소자의 제공와 함께 합산될 수 있다. 검색기 복조 소자 에너지 레벨을 기준으로한 복조 소자할당의 방법 및 장치가 본 발명의 양도인에게 양도되고 1993년 10월 28일 출원된, 공동계류중인 미국 특허 출원 제 08/144,902 호의 "다중 신호를 수신할 수 있는 시스템에서 복조 소자 할당" 에 개시되어 있다. 이러한 다이버시티 또는 레이크 수신기는 모든 경로가 합성신호가 저하되기 전에 함께 페이딩되어야하기 때문에, 로버스트 디지털 링크에 제공된다.

기지국에서 도달하는 단일 원격 장치로부터의 신호의 예시적인 세트가 도 1에 도시되어 있다. 수직축은 데시벨 (dB) 단위로 수신된 전력을 나타낸다. 수평축은 다중 경로 지연으로 인한 신호의 도달 시간에서의 지연을 나타낸다. 페이지로 가는 축 (미도시) 은 시간의 세그먼트를 나타낸다. 페이지의 공통면에서 각각의 신호 스파이크는 공통 시간에서 도달하지만 원격 장치에 의해 다른 시간에서 전송된다. 공통면에서, 오른쪽으로의 피크는 왼쪽으로의 피크보다 원격 장치에 의해 더 빠른 시간에서 전송된다. 예를 들면, 가장 왼쪽의 피크 스파이크 (2) 는 가장 최근에 전송된 신호에 해당한다. 각각의 신호 스파이크 2-7는 다른 경로로 이동하고 그러므로 다른 시간 지연과 다른 진폭 응답을 나타낸다. 스파이크 2-7로 표시되는 6 개의 다른 신호 스파이크는 엄밀한 다중경로 환경을 나타낸다. 통상적인 도시 환경은 사용가능한 경로를 거의 생성시키지 않는다. 검색기 장치의 테스크는 전위 복조 소자 할당을 위해 신호 스파이크 2-7 의 수평축에 의해 측정되는 지연을 식별하는 것이다. 다중 경로에 한번 할당된 복조 소자의 테스크는 피크가 시간에 맞게 이동할 때 이 피크를 추적하는 것이다.

수평축은 또한 PN 오프셋의 장치를 갖는 것으로 생각될 수 있다. 어떤 주어진 시간에서, 기지국은 다른 경로로 각각 이동하며 서로 다른 지연을 가진, 단일 원격 장치로부터 다양한 신호를 수신한다. 원격 장치의 신호는 PN 시퀀스에 의해 변조된다. PN 시퀀스의 복사는 기지국에서 또한 발생된다. 기지국에서, 각각의 다중경로 신호는 그의 타이밍과 일렬로된 PN 시퀀스 코드로 개별적으로 복조된다. 수평축 좌표는 그 좌표의 신호를 복조하는 데에 사용되는 PN 시퀀스 코드 오프셋에 해당하는 것으로 생각될 수 있다.

각각의 다중경로 피크는 각각의 다중경로 피크의 평탄하지 않은 능선으로 도시된 바와 같이 진폭이 시간의 함수로서 변화한다는 것에 주목해야 한다. 도시된 제한된 시간내에서, 다중경로 피크에는 큰 변화가 없다. 더 연장된 시간 범위이상에서, 다중경로 피크는 사라지고 새로운 경로가 시간의 진행에 따라 생성된다. 피크는 원격 장치가 기지국의 커버리지 영역에서 둘레로 이동하는 경로 거리 변화로서 더 빠른 오프셋 또는 더 늦은 오프셋으로 미끄러질 수 있다. 각각의 복조 소자는 이 장치에 할당된 신호의 작은 변화를 추적한다. 검색 프로세스의 테스크는 기지국에 의해 수신된 현재 다중경로 환경의 기록을 발생시키는 것이다.

통상적인 무선 전화 통신 시스템에서, 원격 장치 전송기는 가변 비율 포맷에서 음성 정보를 인코딩하는 보코딩 시스템을 사용할 수 있다. 예를 들면, 데이터 비율은 음성 활동의 중단으로 인해 낮아질 수 있다. 낮은 데이터 비율은 원격 장치 전송에 의해 초래되는 다른 사용자에 대한 간섭의 레벨을 감소시킨다. 수신기에서, 또는 다른 말로, 수신기와 관련하여, 보코딩 시스템은 음성 정보를 재구성하기 위해 사용된다. 음성 정보에 부가적으로, 비 음성 정보 단독으로, 또는 음성 정보와비음성 정보의 혼합이 원격 장치에 의해 전송될 수 있다.

이러한 환경에서 적용하기에 적당한 보코더는 본 발명의 양도인에게 양도되고, 1994년 12월 23일 출원된, 공동계류중인 미국 특허 출원 제 08/363,170호의 "가변 비율 보코더" 에 개시되어 있다. 이 보코더는 4개의 다른 비율, 예를 들면, 20 ms 프레임동안의 음성 활동을 기준으로, 거의 8,000 bps (bits per second), 4,000bps, 2,000bps 및, 1,000bps 의 4 개의 다른 비율로 음성 정보 인코딩 데이터의 디지털 샘플로부터 생성한다. 보코더 데이터의 각각의 프레임은 9,600bps, 4,800bps, 2,400bps 및, 1,200bpk 데이터 프레임과 같은 부가 비트로 포맷된다. 9,600bps 프레임에 해당하는 가장 높은 비율 데이터 프레임은 "완전한 비율" 프레임으로 언급되고, 4,800 bps 데이터 프레임은 "2분의 1 비율" 프레임으로 언급되며, 2,400bps 데이터 프레임은 "4분의 1 비율" 프레임으로 언급되며, 1,200 bps 데이터 프레임은 "8분의 1 비율" 프레임으로 언급된다. 인코딩 프로세스와 프레임 포맷 프로세스는 모두 데이터내에 포함된 비율 정보가 아니다. 원격 장치가 완전한 비율이하로 데이터를 전송할 때, 신호가 전송된 원격 장치의 듀티 사이클은 데이터 비율과 동일하다. 예를 들면, 4분의 1 비율에서, 시간의 단지 4분의 1 동안에만 신호가 원격 장치로부터 전송된다. 다른 4분의 3시간 동안에는, 원격장치로부터 신호가 전송되지 않는다.

원격 장치는 데이터 버스트 랜더마이저 (randomizer)를 포함한다. 데이터 버스트 랜더마이저는 전송될 신호의 데이터 비율과, 원격 장치 특정 식별 번호 및, 지연 시간이 주어졌을 때, 원격 장치가 전송하는 시간 주기와, 원격장치가 전송하지 않는 시간 주기를 결정한다. 랜더마이저가 완전한 비율이하에서 동작할 때, 원격 장치내의 데이터 버스트 랜더마이저는 전송 버스트내에서 활성 시간 주기를 의사난수로 분배한다. 또한, 해당하는 데이터 버스트 랜더마이저는 기지국이 하루 시간과 원격 장치 특정 식별 번호를 기준으로 의사난수 분배를 재생할 수 있도록 기지국내에 포함되지만, 기지국은 전송된 신호의 데이터 비율을 우선적으로 무시한다.

8분의 1 비율 시간 주기는 시간 주기의 소위 유효 그룹을 결정한다. 4분의 1 비율로 동작하는 원격 장치는 유효 그룹 시간 주기동안과 다른 세트의 의사난수로 분배된 주기동안 전송한다. 2분의 1 비율로 동작하는 원격 장치는 4분의 1 시간 주기동안과, 다른 세트의 의사난수로 분배된 주기동안 전송한다. 완전한 비율로 동작하는 원격 장치는 연속적으로 전송한다. 이러한 방식으로, 전송된 신호의 데이터 비율을 무시하면, 유효 그룹에 해당하는 각각의 시간 주기는 해당하는 원격장치가 신호를 전송할때의 시간과 확실히 일치한다. 데이터 버스트 랜더마이저에 대한 다른 세부사항은 본 발명의 양도인에게 양도되고, 1994년 8월 16일 출원된 공동계류중인 미국 특허출원 제 08/291,647 호의 "데이터 버스트 랜더마이저" 에 개시되어 있다.

음성 전송의 실제 데이터의 시스템 자원을 보존하기 위하여, 원격 장치는 각각의 프레임의 비율을 전송하지 않는다. 그러므로, 보코더와 관련된 수신기가 음성 정보를 적당하게 재구성할 수 있도록 수신 신호를 기준으로 데이터 인코딩되고 전송되는 비율을 결정해야 한다. 버스트 데이터가 전송기로부터 비율 정보를 수신하지 않고 인코딩되는 비율을 결정하는 방법은 본 발명의 양도인에게 양도되고, 1994년 4월 26일 출원된, 공동계류중인 미국 특허 제 08/233,570호의 "통신 수신기에서 전송된 가변 비율 데이터의 데이터 비율을 결정하는 방법 및 장치" 에 개시되어 있다. 상기 언급된 특허 출원에 개시된 데이터 비율을 결정하는 방법은 신호가 수신되고 복조된 후에 수행되므로, 비율 정보는 검색 프로세스동안 이용불가능하다.

기지국에서, 각각의 개별적인 원격 장치 신호는 수신된 호출 신호의 총체로부터 식별되어야 한다. 기지국에서 수신된 원격 장치 신호를 복조하는 시스템 및 방법은 예를 들면, 미국 특허 제 5,103,459호에 개시되어 있다. 역 링크 원격 장치 신호를 복조하기 위한 미국 특허 제 5,103,459호에 설명된 기지국 장비의 블록도가 도 2 에 도시되어 있다.

통상적인 종래기술의 기지국은 다중 독립 검색기와 복조 소자를 구비한다. 검색기와 복조 소자는 마이크로프로세서에 의해 제어된다. 이 예시적인 실시예에서, 높은 시스템 용량을 유지하기 위해서, 시스템내의 각각의 원격 장치는 파일럿 신호를 전송한다. 역 링크상의 파일럿 신호의 부족은 원격 장치 신호가 수신되는 모든 가능한 시간 오프셋을 전달하기 위하여 필요한 시간을 증가시킨다. 통상적으로, 파일럿 신호는 트래픽 관련 신호보다 높은 전력으로 전송되어, 수신된 트래픽 채널 신호와 비교하여 수신된 파일럿 신호의 노이즈 비율로 신호를 증가시킨다. 대조적으로, 이상적으로 각각의 원격 장치는 노이즈 비율로 로우 신호를 가진 모든 다른 원격 장치로부터 수신된 전력 레벨과 같은 전력 레벨로 도달한 역 링크 신호를 전송한다. 또한, 파일럿 채널은 데이터의 알려진 시퀀스를 전송한다. 파일럿 신호없이, 검색 프로세스는 데이터가 전송될 수 있었던 모든 가능성을 검사해야한다.

종래 기술의 기지국의 예시적인 실시예가 도 2 에 도시되어 있다. 도 2 의 기지국은 CDMA 역 링크 원격 장치 신호 (14)를 수신하는 하나이상의 안테나 (12)를 갖는다. 통상적으로, 도시의 기지국의 커버리지 영역은 섹터로 불리는 서브 영역으로 장치와된다. 섹터당 두 개의 안테나로, 통상적인 기지국은 전체 6개의 수신안테나를 갖는다. 수신된 신호는 수신 신호 I 및 Q 채널을 양자화하고 신호선(18)을 통해 이러한 디지털값을 채널 소자 모뎀 (20) 에 보내는 아날로그 수신기(16) 에 의해 기저대역으로 다운변환된다. 통상적인 기지국은 채널 소자 모뎀(20) (도 2 에 미도시) 과 같은 다수의 채널 소자 모뎀을 구비한다. 각각의 채널 소자 모뎀 (20) 은 한 사용자를 지원한다. 바람직한 실시예에서, 채널 소자 모뎀 (20) 은 4 개의 복조 소자 (22) 와 8 개의 검색기 (26)를 구비한다. 마이크로프로세서 (34) 는 복조 소자 (22) 와 검색기 (26) 의 동작을 제어한다. 각각의 복조 소자 (22) 와 검색기 (26)에서 사용자 PN 코드는 채널 소자 모뎀 (20) 에 할당된 원격 장치의 코드로 설정된다. 마이크로프로세서 (34) 는 복조 소자 (22)의 할당에 적당한 다중경로 신호 피크를 포함할 가능성이 있는, 검색 윈도우라 불리는 한세트의 오프셋을 통해 검색기 (26)로 진행한다. 각각의 오프셋에 대해, 검색기 (26) 는 마이크로프로세서 (34) 로의 오프셋에서 나타나는 에너지를 기록한다. 복조 소자 (22) 는 그 다음에 마이크로프로세서 (34) 에 의해 검색기 (26)에 의해 식별되는 경로에 할당된다. 복조 소자 (22) 중의 하나가 그의 할당된 오프셋에 있는 신호상에서 로킹되면, 경로가 페이딩되거나 경로가 마이크로프로세서(34) 에 의해 새로운 경로로 할당될때까지, 복조 소자는 마이크로프로세서 (34) 로부터의 감시없이 스스로 그 경로를 추적한다.

도 2 의 시스템에 대하여, 각각의 복조 소자 (22) 와 검색기 (26) 는 월시 심벌의 주기와 같은 시간 주기동안 FHT 변환을 수행할 수 있는 하나의 FHT 프로세서 (52)를 포함한다. FHT 프로세서는 모든 월시 심벌 간격마다 하나의 심벌값이 FHT 로부터의 입력이고 하나의 심벌값이 FHT로부터의 출력이란 의미로 "실제 시간"에 종속된다. 그러므로, 빠른 검색 프로세스를 제공하기 위하여, 하나이상의 검색기 (26) 가 사용되어야 한다. 각각의 검색기 (26) 는 검색기가 수행한 검색의 결과를 마이크로프로세서 (34) 에 역으로 공급한다. 마이크로프로세서 (34) 는 들어오는 신호에 대해 복조 소자 (22) 의 할당시 사용하기 위해 이러한 결과를 표로 작성한다.

도 2에서, 단지 하나의 복조 소자 (22) 의 내부 구조가 도시되지만, 검색기(26) 에도 적용되는 것으로 이해되어야 한다. 채널 소자 모뎀의 각각의 복조 소자 (22) 또는 검색기 (26) 는 해당하는 I PN 및 Q PN 시퀀스 발생기 (36, 38) 와, 특정 원격 장치를 선택하기 위해 사용되는 사용자 특정 PN 시퀀스 발생기 (40)를 갖는다. 사용자 특정 PN 시퀀스 출력 (40) 은 I PN 및 Q PN 시퀀스 발생기 (36 및 38) 의 출력과 XOR 게이트 (42 및 44) 에 의해 XOR 되어 디스프레더 (46) 에 제공되는 PN-I' 및 PN-Q' 시퀀스를 생성한다. PN 발생기 (36, 38, 40) 의 타이밍 기준은 할당된 신호의 오프셋으로 조정되어, 디스프레더 (46) 는 수신된 I 및 Q 채널 안테나 샘플을 할당된 신호 오프셋으로 이루어진 PN-I' 및 PN-Q' 시퀀스와 교차상관시킨다. 월시칩당 4개의 PN 칩에 해당하는, 디스프레더 출력들중의 4 개는 합해져서 누산기 (48, 50) 에 의해 단일 월시 칩을 형성한다. 축적된 월시 칩은 그 다음에 FHT 프로세서 (52) 에 입력된다. 하나의 월시 심벌에 해당하는 64 개의 칩이 수신될 때, FHT 프로세서 (52) 는 64 개의 월시칩의 세트를 64 개의 가능한 전송된 월시 심벌의 각각과 교차상관시키고 소프트 결정 데이터의 64개의 입구행렬을 출력한다. FHT 프로세서 (52) 의 출력은 그 다음에 결합기 (28) 에 의해 다른 할당된 복조 소자중의 출력과 결합된다. 결합기 (28) 의 출력은 원래의 전송된 월시 심벌을 바르게 식별하는 신뢰율에 의해 조작된, "소프트 결정" 복조 심벌이다. 소프트 결정 데이터는 그 다음에 원래의 호출 신호를 회복하기 위한 처리를 위하여 포워드 에러 수정 디코더 (29)를 지나간다. 이 호출 신호는 공중 회선교환 전화망 (PSTN) (32) 로 호출을 경로지정하는 T1 또는 E1 링크와 같은, 디지털 링크 (30)를 통해 보내진다.

각각의 복조 소자 (22) 와 마찬가지로, 각각의 검색기 (26) 는 월시 심벌의 기간과 같은 시간 기간동안 하나의 FHT 변환을 수행할 수 있는 FHT 프로세서로 복조 데이터 경로를 포함한다. 검색기 (26) 는 그의 출력이 사용되는 방식과 시간 추적을 제공하는 않는다는 점에서만 복조 소자 (22) 와 다르다. 각각의 오프셋이 처리되는 동안, 안테나 샘플을 디스프레드하고, FHT 변환에 입력되는 월시 칩으로 이들을 축적하고, FHT 변환을 수행하며, 검색기가 오프셋에서 일시 정지하는 각각의 월시 심벌에 대한 최대 FHT 출력 에너지를 합함으로써 각각의 검색기 (26) 는 오프셋에서 교차상관 에너지를 발견한다. 최종적인 합은 마이크로프로세서 (34)에 역으로 기록된다. 일반적으로 각각의 검색기 (26) 는 PN 칩의 절반만큼 그의 이웃과 각각 분리된, 마이크로프로세서 (34) 에 의해 그룹으로서 서로 함께 검색기 윈도우를 통과하여 진행된다. 이러한 방식으로, 층분한 교차상관 에너지는 4분의 1 칩의 각각의 최대 가능 오프셋 에러에서 존재하여 검색기가 경로의 정확한 오프셋과 교차상관되지 않기 때문에 경로가 빗나가지 않는 것을 보장한다. 검색기 윈도우를 통해 검색기 (26)를 순서화한 후에, 마이크로프로세서 (34) 는 상기 언급된 공동계류중인 미국 특허 출원 제 08/144,902 호에 개시된 복조 소자 할당을 위한 강한 경로를 찾기 위해, 역으로 기록된 결과를 평가한다.

다중경로 환경은 원격 장치로서 빈번히 변화하며, 다른 반사 물체는 기지국 커버리지 영역부근에서 이동한다. 수행되어야 하는 검색기의 수는 유효 경로가 복조 소자에 의해 양호하게 사용되도록 충분히 빠르게 다중경로를 발견할 필요성에의해 설정된다. 한편, 요구되는 복조 소자의 수는 시간에 맞는 어떤 지점에서 사용되는 것으로 일반적으로 발견되는 경로의 수의 함수이다. 이러한 필요성에 부합하기 위하여, 도 2 의 시스템은 채널 소자 모뎀당 전체 4 개의 복조 소자와 8개의 검색기에 대하여, 사용되는 각각의 4개의 복조기 통합회로 (IC) 에 대해 두 개의 검색기 (26)와 하나의 복조 소자 (22) 를 갖는다. 각각의 이러한 12개의 처리 소자는 통합회로상에서 배치하기에 비교적 크고 비용이 많이 드는 영역 크기를 갖는 FHT 프로세서를 포함하여, 완전한 복조 데이터 경로를 포함한다. 4 개의 복조기 IC 에 부가적으로, 채널 소자 모뎀은 전체 6 개의 IC 칩에 대해 변조기 IC 와 포워드 에러 수정 디코더 IC를 또한 갖는다. 강력하고 값비싼 마이크로프로세서가 복조 소자와 검색기를 다루고 조정하기 위하여 필요하다. 도 2에서 실시된 바와 같이, 이러한 회로는 완전히 독립적이며 옳은 오프셋을 통해 순서화되기 위해 마이크로프로세서 (34) 의 정확한 안내를 필요로 하며, FHT 출력을 조정한다. 모든 월시 심벌 마이크로프로세서 (34) 는 FHT 출력을 처리하기 위한 인터럽트를 수신한다. 이 인터럽트 비율은 단독으로 고전력의 마이크로프로세서의 사용을 불가피하게 한다.

모뎀에 필요한 6 개의 IC가 마이크로프로세서의 지원이 적게 필요한 하나의 IC 로 감소되는 것이 유리하며, 그럼으로써 직접적인 IC 비용과 모뎀의 보드의 제조 비용이 감소되어 저가의 마이크로프로세서 (또는 대체적으로 한번에 여러 채널소자 모뎀을 지원하는 단일 고전력 마이크로프로세서) 로의 이동이 허용된다. IC 제조 프로세스에서 형태 크기를 축소시키고 6 개의 칩을 하나의 다이상에 함께 두는 것에 의존하는 것만으로는 충분하지 않다. 검색기의 기본 구조는 실제로 가격이 저렴한 단일 칩 모뎀을 위해 다시 설계될 필요가 있다. 상기 설명으로부터, 낮은 가격과 더 구조적으로 효과적인 방식으로 스프레드 스펙트럼 호출 신호를 복조할 수 있는 신호 수신 및 처리 장치가 필요하다.

본 발명은 수신된 호출 신호의 다중경로를 잠재적으로 포함하는 다수의 오프셋을 빠르게 평가할 수 있는, 상기 설명된 바와 같은 실시간 검색기 세트 또는, 단일 통합 검색 프로세서를 사용할 수 있다.

본 발명은 알려지지 않은 가변 비율로 전송되고 전력 제어에 종속되는 다중경로 신호를 검색하는 방법이다. 이 검색 방법은 어떤 데이터로 알려진 시간과 검색 프로세스를 동기화할 필요가 없는 선형이다. 검색 프로세스는 정확한 전력 측정이 행해질 수 있도록 전력 제어 그룹 경계와 맞추어진다.

본 발명은 1994년 9월 30일 출원된, 공동계류중인 미국 특허출원 제 08/316,177 호의 "스프레드 스펙트럼 다중 액세스 통신 시스템용 다중경로 검색 프로세서" 의 일부계속 출원이다. 본 발명은 일반적으로 스프레드 스펙트럼 통신 시스템에 관한 것이며, 특히, 셀룰러 전화 통신 시스템에서 신호 처리에 관한 것이다.

도 1은 예시적인 엄격한 다중경로 신호 조건을 나타낸 도면.

도 2 는 종래 기술의 통신 네트워크 복조 시스템의 블록도.

도 3은 본 발명에 따라 구성된 예시적인 CDMA 전화통신 시스템의 도면.

도 4는 본 발명에 따라 구성된 채널 소자 모뎀의 블록도.

도 5는 검색 프로세서의 블록도.

도 6은 제 1오프셋을 사용한 안테나 샘플 버퍼의 순환 특성의 도면.

도 7 은 도 6 의 제 1 오프셋에서 제 2 축적을 위한 안테나 샘플 버퍼의 순환 특성의 도면.

도 8은 제 2 오프셋을 위한 안테나 샘플 버퍼의 순환 특성의 도면.

도 9 는 검색기가 시간 함수로서 수신기 입력을 어떻게 처리하는 가를 나타내는 그래프.

도 10 은 검색기 전위 처리기의 블록도.

도 11 은 검색기 디스프FP더의 블록도.

도 12 는 검색기 결과 프로세서의 블록도.

도 13 은 검색기 순서화 제어 논리 회로의 블록도.

도 14 는 도 13 의 어떤 제어 논리 회로 소자의 해당하는 상태를 나타내는, 도 5 에 나타난 처리 시퀀스를 도시한 타이밍도.

도 15 는 검색기 프로세서의 대체적인 블록도.

디지털 무선 전화 시스템내의 전화 호출을 처리하는 방법 및 시스템의 하기 설명에서, 요구되는 결과를 성취하기 위하여 수행되는 프로세스와 단계에 대해 여러 가지가 언급된다. 이러한 참조는 인간의 활동 또는 생각을 설명하지 않지만, 특히 전기 및 전자기 신호와 전하, 광학 신호 또는 그의 결합물을 처리하는 시스템을 포함한 다양한 시스템의 동작, 변경 및, 변환에 관한 것으로 이해되어야 한다.

이러한 시스템의 기본은 하드디스크 미디어상에 또는 실리콘, 갈륨 비소, 또는 통합 회로 미디어를 기준으로 한 다른 반도체상의 원자 또는 초원자 전하 입자의 위치 또는 조직을 경유하여 정보를 저장하는 "메모리" 로 흔히 언급되는, 여러 정보기억 장치의 사용과, 이러한 전기 및 전자기 신호와 전하에 응답하여 그의 조건과 상태를 바꾸는 "마이크로프로세서" 로 흔히 언급되는 다양한 정보 처리 장치의 사용이다. 특정 광학 특성들 또는 그 특성들이 결합된 광 에너지 또는 입자를 저장하고 처리하는 메모리와 마이크로프로세서가 또한 예측되고 이를 사용하는 것은 설명된 발명의 동작을 포함한다.

본 발명은 매우 다양한 데이터 전송 응용에서 실시될 수 있으며, 도 3 에 도시된 바람직한 실시예는 시스템 제어기와 스위치 (BSC&S) (102) 가 인터페이스와 제어 기능을 수행하여 기지국 (106)을 통해 원격 장치 (104) 와 호출 통신하는 음성 및 데이터 전송을 위한 시스템 (100) 내에서 실시된다. BSC&S (102) 는 원격 장치로의 전송과 원격 장치로부터의 전송을 위하여, 공중 스위치 전화기 네트워크(PSTN) (108) 와 기지국 (106) 사이의 호출의 경로지정을 제어한다.

CDMA 방법에 따라 동작하는 기지국 하부구조의 채널 소자 모뎀 (110A-110N) 및 다른 소자와, 상기 언급된 출원에서 설명된 데이터 포맷이 도 4 에 도시되어 있다. 복수의 안테나 (112) 는 아날로그 전송 수신기 (트랜시버) (116) 에 수신된 역 링크 신호 (114)를 제공한다. 아날로그 트랜시버 (116) 는 역 링크 신호 (114)를 기저대역으로 다운변환하고 상기 정의된 CDMA 수신 신호의 PN 칩 비율의 8배로 기저대역 파형을 샘플링한다. 아날로그 트랜시버 (116) 는 디지틸 안테나 샘플을 채널 소자 모뎀 (110A-110N) 에 기지국 RX 후면 신호 (118)를 통해 제공한다. 각각의 채널 소자 모뎀 (110A-110N) 은 구조가 거의 동일하다.

채널 소자 모뎀 (110A) 이 활성 호출로 할당될 때, 복조 전위처리기 (122)와 통합 검색 프로세서 (128) 는 해당하는 원격 장치로부터의 신호를 상기 참조된 특허들 및 특허출원에서 설명된 PN 시퀀스를 사용하여 역 링크 신호 (114) 내에 포함된 복수의 호출 신호로부터 분리시킨다. 채널 소자 모뎀 (110A)은 단일 통합 검색 프로세서 (128)를 포함하여 디모드 전위 처리기 (122) 에 의해 사용될 수 있는 다중경로 신호를 식별한다. 바람직한 실시예에서, 시간이 나뉘어진 FHT 프로세서 엔진 (120) 은 통합 검색 프로세서 (128) 와 디모드 전위 처리기 (122) 모두에 사용된다. 분할 FHT 프로세서 엔진 (120) 및 관련 max 검출 블록 (160) 과는 다르게, 통합 검색 프로세서 (128) 는 스탠드 얼론이며, 자기제어되고, 자기 독립형이다. 검색 구조는 본 발명의 양도인에게 양도되고, 1994년 9월 30일 출원된, 공동계류중인 미국 특허 출원 제 08/316,177호의 "스프레드 스펙트럼 다중 액세스 통신 시스템을 위한 다중경로 검색 프로세서" 에 설명되어 있다.

FHT 프로세서 엔진 (120) 은 복조 프로세서의 핵심이다. 바람직한 실시예에서, FHT 프로세서 엔진 (120) 은 원격 장치에 의해 전송되는 각각의 가능한 월시 심벌을 가진 수신된 월시 심벌값파 교차상관된다. FHT 프로세서 엔진 (120) 은 각각의 가능한 월시 심벌에 해당하는 교차상관 에너지를 출력하여, 여기서, 더 높은 교차상관 에너지 레벨은 월시 인덱스에 해당하는 심벌이 원격 장치에 의해 통신되는 높은 가능성을 의미한다. Max 검출 블록 (160) 은 그 다음에 64 FHT 변환 에너지 출력들중의 가장 큰 출력을 결정한다. 최대 교차상관 에너지와, max 검출 블록 (160) 으로부터의 월시 인덱스 및, FHT 프로세서 엔진 (120) 으로부터의 각각의 64 개의 교차상관 에너지 출력이 다른 신호 처리를 위하여 파이프라인 복조기 프로세서 (126) 로 지나간다. 최대 교차상관 에너지와 max 검출 블록으로부터의 해당하는 월시 인덱스는 통합 검색 프로세서 (128)로 역으로 지나간다.

파이프라인 복조기 프로세서 (126) 는 시간을 일렬로 하고 단일 복조된 "소프트 결정" 심벌 스트림으로 다른 오프셋에서 수신된 심벌 데이터를 합성한다. 부가적으로, 파이프라인 복조 프로세서 (126) 는 수신된 신호의 전력 레벨을 계산한다. 수신된 전력 레벨로부터 전력 제어 지시는 원격 장치의 전송 전력을 상승시키고 낮추는 것은 원격 장치에 명령하기 위해 생성된다. 전력 제어 지시는 원격장치에 의해 수신하기 위해 신호가 전송된 기지국에 지시를 더하는 변조기 (140)를 통해 지나간다. 이 전력 제어 루프는 상기 참조된 미국 특허 제 5,056,109 호에 설명된 방법으로 동작한다.

파이프라인 복조기 프로세서 (126) 로부터의 소프트 결정 심벌 스트림은 디인터리빙되고 디코딩되는 디인터리버/포워드 에러 수정 디코더 (130) 에 출력된다. 채널 소자 마이크로프로세서 (136) 는 전체 복조 과정을 감시하고 마이크로프로세서 버스 인터페이스 (134)를 경유하여 디인터리버/포워드 에러 수정 디코더 (130)으로부터 복귀된 데이터를 얻는다. 데이터는 그 다음에 PSTN (108)을 통해 호출에 연결하는 BSC&S (102) 에 디지털 뱅크홀 링크 (121)를 통해 경로지정된다.

포워드 링크 데이터 경로는 역 링크를 위해 제공되는 함수의 역으로서 진행한다. 신호는 BSC&S (102)를 통해 PNTN (108) 로부터 디지털 백홀 (121) 에 제공된다. 디지털 백홀 (121) 은 채널 소자 마이크로프로세서 (136)를 통해 인코더/인터리버 (138) 에 입력을 제공한다. 데이터를 인코딩하고 인터리빙한 후에, 인코더/인터리버 (138) 는 데이터를 변조기 (140) 로 지나가게 한다. 여기서, 상기 언급된 출원에서 개시된 바와 같이 데이터는 변조된다. 변조기 (140) 의 출력(146) 은 가산기로 전소되어, 가산기에서 상기 출력은 기저대역으로부터 변환되고 아날로그 전송 수신기 (116)에서 증폭되는 것에 앞서 다른 채널 소자 모뎀(110B-110N) 의 출력에 더해진다. 합산 방법은 본 발명의 양도인에게 양도되고, 1994년 9월 30일에 출원된, 공통계류중인 미국 특허 출원 제 08/316,156 호의 "다중 디지털 파형의 합성을 위한 직렬 링크된 상호접속" 에 개시되어 있다. 상기 언급된 특허 출원에서 알 수 있는 바와 같이, 각각의 채널 소자 모뎀 (110A-110N)에 해당하는 전송 가산기는 방송을 위한 아날로그 트랜시버 (116) 에 제공되는 최종 합산으로 최종적으로 귀결되는 데이지-체인 방식으로 캐스케이드 연결될 수 있다.

통합 검색 프로세서 (128) 를 포함하는 소자가 도 5 에 도시되어 있다. 검색프로세서의 중심은 상기 언급된 바와 같이, 통합 검색 프로세서 (128) 와 디모드 전위 처리기 (122) (도 5에 미도시) 사이에서 나뉘어진 시간 슬라이스 FHT 프로세서 엔진 (120) 이다. FHT 프로세서 엔진 (120) 은 도 2 의 FHT 프로세서 (52)보다 32배 빠른 비율로 월시 심벌 변환을 수행한다. 이러한 빠른 변환 능력은 채널 소자 모뎀 (110) 의 시간 슬라이스 동작에 기인한 것이다.

바람직한 실시예에서, FHT 프로세서 엔진 (120) 은 6 단 버터플라이 네트워크를 사용하여 구성된다. 상기에 상세히 설명된 바와 같이, n 차의 월시 함수는 하기와 같이 순환적으로 정의될 수 있다.

여기서, W' 는 W의 논리적 보수를 나타내고, W(1)=0 이다.

바람직한 실시예에서, 월시 시퀀스는 n=6 일 때 발생되고, 그러므로, 6단 버터플라이 격자는 하나의 전송된 월시 심벌의 64개의 월시 칩을 각각의 64 개의 가능한 월시 시퀀스와 교차상관시키는데 사용된다. FHT 프로세서 엔진 (120) 의 작동 구조와 방법은 본 발명의 양도인에게 양도된, 1993년 12월 22일 출원된, 공통계류중인 미국 특허 출원 제 08/173,460 호의 "FHT를 수행하는 방법 및 장치" 에 설명되어 있다.

실시간 슬레이브 계산부의 처리량의 32배를 가진 FHT 프로세서 엔진 (120)의 이점을 얻기 위하여, FHT 프로세서 엔진 (120) 은 입력 데이터를 높은 비율로 처리해야한다. 안테나 샘플 버퍼 (172) 가 이러한 필요성에 부합하기 위해 특별히 맞추어 졌다. 안테나 샘플 버퍼 (172) 는 순환 방식으로 기록하고 판독한다.

검색 프로세스는 하나의 오프셋 검색의 세트로 그룹화된다. 그룹화의 가장 높은 레벨은 안테나 검색 세트이다. 이러한 안테나 검색 세트는 복수의 검색 윈도우로 이루어진다. 통상적으로 안테나 검색 세트의 각각의 검색 윈도우는 안테나 검색에서 각각의 검색 윈도우가 다른 안테나로부터 데이터를 수신하는 이상적으로 수행되는 검색 그룹이다. 각각의 검색 윈도우는 일련의 검색 레이크로 만들어진다. 검색 레이크는 월시 심벌의 주기와 같은 시간 내에 수행되는 한 세트의 시퀀스 검색 오프셋이다. 각각의 검색 레이크는 한 세트의 레이크 소자로 이루어져 있다. 각각의 레이크 소자는 주어진 오프셋에서 하나의 검색을 나타낸다.

검색 프로세스가 시작할 때, 채널 소자 마이크로프로세서 (136) 는 안테나 검색 세트의 일부인 검색 윈도우를 지정하는 파라미터를 보낸다. 검색 윈도우의 넓이는 PN칩 내에 표시된다. 검색 윈도우를 완료하기 위해 필요한 검색 레이크의 수는 검색 윈도우에서 지정된 PN칩의 수에 따라 변화한다. 검색 레이트당 레이크소자의 수는 채널 소자 마이크로프로세서 (136) 에 의해 지정될 수 있거나 어떤 상수로 결정될 수 있다.

단일 원격 장치로부터 기지국에 도착하는 신호의 예시적인 세트를 보여주는 도 1을 다시 참조하면, 이것은 검색 윈도우, 검색 레이크의 관계를 좀 더 명확히 해준다. 도 1 에 도시된 수직축은 데시벨 (dB) 로 받은 전력을 나타낸다. 수평축은 다중 경로 지연에 의한 신호의 도착 시간의 지연을 나타낸다. 페이지로 들어가는 축(도시되지 않음) 은 시간의 세그먼트를 나타낸다. 페이지의 공동 평면에서는 각신호 스파이크가 동시에 도착하나, 원격 장치에 의해서 다른 시간에 전송된다.

수평축은 PN 칩의 장치를 오프셋하는 것으로 생각할 수도 있다. 임의의 시간에서, 기지국은 단일 원격 장치로부터 다양한 신호를 감지하며, 이것의 각각은 다른 경로로 이동되어서 다른 것과는 다른 지연을 가질 수도 있다. 원격 장치의 신호는 PN 시퀀스에 의해서 변조된다. PN 시퀀스의 카피(copy)는 기지국에서도 발생된다. 기지국에서, 만일 각각의 다중경로 신호가 개별적으로 복조 되었다면, 각각의 신호 타이밍으로 정렬된 PN 시퀀스 코드가 필요하게 된다. 이들 정렬된 PN 시퀀스 각각은 지연에 의하여 기지국에서의 제로 오프셋 기준으로부터 지연된다. 배열된 PN 시퀀스가 제로 오프셋 기지국 기준으로부터 지연되는 PN 칩의 수는 수평축으로 맵핑될 수 있다.

도 1 에서, 시간 세그먼트 (10) 는 처리될 PN 칩 오프셋의 검색 윈도우 세트를 나타낸다. 시간 세그먼트 (10) 는 검색 레이크 시간 세그먼트 (9) 와 같이 5 개의 상이한 검색 레이크로 분할된다. 다음, 각각의 검색 레이크는 많은 수의 레이크 소자로 구성되며, 이것은 검색될 실제적인 오프셋을 나타낸다. 예를 들어, 도 1 에서, 각각의 검색 레이크는 화살표 (8) 에 의해서 지시된 레이크 소자와 같이 8 개의 상이한 레이크 소자로 구성된다.

화살표 8 에 의해서 지시된 단일 레이크 소자를 처리하기 위하여, 그 오프셋에서 시간 경과된 샘플세트가 요구된다. 예를 들어, 화살표 8 에 의해서 지시된 레이크 소자를 처리하기 위하여, 디스프레딩 프로세서는 시간경과시에 페이지로 돌아가는 화살표 8 에 의해서 지시된 오프셋에서의 샘플의 세트를 요구한다. 디스프레딩 프로세스는 해당하는 PN 시퀀스를 또한 필요로 한다. PN 시퀀스는 도착된 샘플의 시간과 처리되기 원하는 오프셋을 기록함으로서 결정될 수 있다. 소정의 오프셋은 도착 시간과 결합할 수 있어서 수신된 샘플과 상관될 대응하는 PN 시퀀스를 결정한다.

레이크 소자는 수신 안테나 샘플을 디스프레드하며 PN 시퀀스는 시간을 초과하여 일련의 값을 통하여 진행된다. 수신된 안테나 샘플은 도 1 에 도시된 모든 오프셋에 대하여 동일하며 스파이크 2-7 은 동시에 도달하며 디스프리딩 프로세스에 의해서만 구별되는 예시적인 다중경로 피크를 보여준다.

후술될 바람직한 실시예에 있어서, 각각의 레이크소자는 시간상 1/2 PN 칩에 의해 진행중인 레이크 소자에서 시간상 오프셋된다. 이것은 화살표 8에 해당하는 레이크 소자가 도시된 얇은 평면에서 시작하는 것과 시간상 앞으로 이동하는 것 (도시된 Page 쪽)과 상관된 경우 화살표 8에 해당하는 레이크 소자의 좌측에 대한 레이크 소자가 도시된 얇은 평면에서 뒤쪽으로 시간상 1/2 칩을 시작하는 샘플을 이용하는 것을 의미한다. 이러한 시간상 진행은 공통의 검색 레이크 내의 각각의 레이크 소자가 동일한 PN 시퀀스에 상관되도록 허용한다.

각각의 리모트 장치는 영역 환경을 통하는 경로 지연 때문에 어느 정도 지연된 기지국 송신신호를 수신한다. 동일한 I 및 Q PN 쇼트 코드와 사용자 PN 코드 발생이 리모트 장치에서 또한 수행된다. 리모트 장치는 기지국으로부터 감지한 시간 기준에 기초한 시간 기준을 발생시킨다. 리모트 장치는 I 및 Q PN 쇼트 코드와 사용자 PN 롱 코드 발생기에 대한 입력으로서 시간 기준 신호를 이용한다. 따라서,리모트 장치에서 기지국에 수용된 정보신호는 기지국과 리모트 장치 사이의 신호경로의 라운드 트립 지연에 의해 지연된다. 따라서 검색방법에 사용된 PN 발생기의 타이밍이 기지국에서의 제로 오프셋 타이밍 기준에 예속되는 경우에, 해당하는 신호가 리모트 장치로부터 수신되지 전에 발생기의 출력이 항상 사용될 수 있다.

하나의 OQPSK 신호에서, I 채널 데이터와 Q 채널 데이터는 시간상 1/2 칩에 의해 서로 오프셋 된다. 따라서, 바람직한 실시예에 사용된 OQPSK 디스프리딩은 2배의 칩 레이트로 샘플된 데이터를 요한다. 검색 처리는 1/2 칩 레이트로 샘플된 데이터로 최적으로 작동한다. 탐색 레이크 내의 각각의 레이크 소자는 그 전의 레이크 소자로부터 1/2칩에 의해 오프셋된다. 1/2 칩 레이크 소자 분석은 다중경로 피크 신호가 검출되지 않고 지나가지 않도록 보장한다. 이런 이유 때문에 도 5의 안테나 샘플 버퍼(172)는 2배의 PN칩 레이트로 샘플된 데이터를 저장한다.

안테나 샘플 버퍼 (172)로부터 데이터의 하나의 월시 심벌값을 판독하여 단일의 레이크 소자를 처리한다. 각각의 연속적인 레이크 소자에 대하여, 데이터의 하나의 월시 심벌값은 안테나 샘플 버퍼 (172)로부터 이전의 레이크 소자에서 오프셋된 PN 칩의 1/2을 판독한다. 각 레이크 소자는 검색 레이크 내의 각 레이크 소자에 대하여 디스프레더 (178)에 의해 PN 시퀀스버퍼 (176) 에서 판독한 동일한 PN 시퀀스로 디스프레드 된다.

안테나 샘플 버퍼 (172)는 두 개의 월시 심벌 깊이이고 연속적이고 반복적으로 검색과정을 통하여 판독되고 기록된다. 각각의 검색 레이크내의, 시간상 최근의 오프셋을 갖는 레이크 소자가 먼저 처리된다. 가장 나중의 오프셋은 리모트 장치에서 기지국까지의 가장 긴 신호경로를 이동하는 신호에 해당한다. 검색기가 검색 레이크를 처리하기 위하여 시작하는 시간은 검색 레이크 내의 최근의 오프셋을 갖는 레이크 소자와 관련된 월시 심벌 경계에 맞춘다. 오프셋 월시 심벌 경계로 언급되는 시간 탐색은 필요로 하는 모든 샘플이 안테나 샘플 버퍼(172)에서 사용될 수 있고 검색과정이 검색 레이크 내의 제 1 레이크 소자를 시작하는 최초의 시간을 지칭한다.

안테나 샘플 버퍼 (172)의 작동은 원형 특성을 나타내어 가장 용이하게 설명된다. 도 6 은 안테나 샘플 버퍼 (172) 의 작동을 도시하는 선도이다. 도 6 에서, 두꺼운 원 (400)은 안테나 샘플 버퍼 (172) 그 자체로서 고려될 수 있다. 안테나 샘플 버퍼 (172) 는 데이터의 2 개의 월시 심벌값에 대한 메모리 위치를 내포한다. 기록 포인터 (406) 는 실시간으로 표시된 방향으로 안테나 샘플 버퍼 (172) 주위를 순회하는데, 이는 기록 포인터 (406) 가 샘플의 데이터의 두 개의 월시 심벌값이 검색기 전위 처리기 (174) 를 통과하는 시간에서 두 개의 월시 심벌 깊이 안테나 샘플 버퍼 (172) 를 순회함을 의미한다. 샘플이 기록 포인터(406) 로 지시된 메모리 위치에 따라 안테나 샘플 버퍼 (172) 내에 판독될 때에, 사전에 지정된 값이 오버랩된다.

바람직한 실시예에 있어서, 안테나 샘플 버퍼 (172) 는 두 개의 월시 심벌 각각이 64 월시 칩을 포함하고, 각각의 월시 칩은 4 개의 PN 칩을 포함하고, 각각의 PN 칩은 두 번씩 샘플되기 때문에 1024 안테나 샘플을 포함한다.

검색과정의 동작은 분리된 타임 슬라이스로 분할된다. 바람직한 실시예에 있어서, 타임 슬라이스는 월시 심벌 기간 중 1/32 과 동일하다. 월시 심벌 당 32 타임 슬라이스와 선택은 FHT 를 수행하는데 요하는 사용 가능한 클록 주파수와 클록 사이클 수로부터 유도된다. 하나의 월시 심벌에 대하여 하나의 FHT 를 수행하기 위해 64 클록 사이클이 필요하다. 바람직한 실시예에 있어서, PN 칩 주파수를 8배로 작동하는 클록이 사용 가능하여 필요한 성능수준을 제공한다. 요구된 64 클록으로 승산된 8배 PN 칩 레이트는 데이터의 2개의 월시 칩값을 수신하는데 걸리는 시간에 상당한다. 버퍼의 각각의 1/2 내에는 64 월시 칩이 있기 때문에, 32 타임 슬라이스는 완성된 월시 심벌로 판독되도록 요구된다.

도 6 에서, 두꺼운 원 (400) 밖의 일 세트의 동심 원호는 안테나 샘플버퍼 (172) 에 대해 판독 및 기록 기능을 나타낸다 (두꺼운 원 (400)내의 원호는 설명의 편의를 위해 사용되며 판독 및 기록 동작에 해당하지 않는다). 각각의 원호는 한 타임 슬라이스 동안에 판독 또는 기록 기능을 나타낸다.

원 중심에 가장 근접한 원호가 시간상 처음 발생하고 각각의 연속적인 원호는 시간 화살표 (414)로 지시된 바와 같이 연속적으로 나중의 타임 슬라이스로 발생한다. 각각의 동심 원호는 두꺼운 원 (400)으로 나타낸 바와 같이 안테나 샘플 버퍼 (172)의 섹션에 해당한다. 하나의 원호가 두꺼운 원 (400)의 중심에서 동심 원호의 각각의 종점 (end point)까지 추출된 전파(radio)를 수용하는 경우, 전파와 두꺼운 원(400)의 교차점 사이의 두꺼운 원 (400)의 부위는 접수된 메모리 위치 중 대표가 된다. 예컨대, 도시된 제 1 회 슬라이스 동작 중에, 16개의 안테나 샘플들이 원호 (402A)로 나타낸 안테나 샘플 버퍼 (172) 에 판독된다.

도 6, 7 및 8 에서, 다음의 도식적인 검색 윈도우용의 파라미터들을 가정한다.

검색 윈도우 폭 = 24 PN 칩

검색 오프셋 = 24 PN 칩

축적된 심벌수 = 2

검색 레이크 당 레이크 소자수 = 24

또한, 도 6 은 안테나 샘플 버퍼 (172)가 원호 (402A)로 지시된 기록전에, 유효 데이터의 거의 전체 월시 심벌값을 포함하고 있다고 가정한다. 연속적인 타임 슬라이스 중에, 원호 (402 B 및 402 C) 에 해당하는 기록이 발생한다.

시간의 하나의 월시 심벌값 중에 사용하는 32 타임 슬라이스 동안에, 대부분이 도시되지 않은 원호(402A 내지 402 FF)까지 기록 동작은 계속된다.

원호 (402A 내지 402 FF) 로 나타낸 32 타임 슬라이스는 하나의 검색 레이크를 완성하는데 사용된 시간에 해당한다. 상술한 파라미터를 사용하여, 검색 레이크는 제로 오프셋 기준 또는 "실시간" 에서 오프셋된 24 PN 칩을 시작한다. 24 PN 오프셋은 원호 (402A)로 나타낸 제 1 판독에서 시작하여 두꺼운 원 (400) 에 대해 16.875 도 회전에 해당한다 (1/2 안테나 샘플 버퍼(172)내의 256 전체 칩수로 24 PN 칩 오프셋을 나누어서 180 도 곱하여 계산됨). 16.875 도 원호는 원호 (412)로 표시되었다. 24 레이크 소자는 대부분 도시되지 않은 원호 (404A - 404X)로 나타낸 판독에 해당한다. 원호 (404A)에 해당하는 제1판독은 402C에 해당하는 기록 후에 몇시간 동안 검색 오프셋에서 시작하여 연속적인 일 세트의 데이터가 사용될 수 있도록 한다. 404B 등의 각각의 연속되는 판독은 단일 메모리 위치에 의해 이전의 것으로부터 오프셋되어, 시간의 1/2 PN 칩에 해당한다. 도시된 검색 레이크 중에, 판독 포인터 표시 (406)의 반대 회전방향의 진행시간과 반시계 방향으로 경사진 원호 (404A - 404X) 로 표시된 바와 같이 판독은 최초의 시간 오프셋 쪽으로 이동한다. 원호 (404A 내지 404X) 로 표시된 24 판독은 원호 (418)로 표시된 원호를 선회한다. 더 이른 샘플 쪽으로의 판독 진행은, 각각의 검색 레이크가 수행될 때 검색 윈도우 내에 검색한 샘플을 제공하는 이점이 있다. 이러한 이점은 이하 계속해서 상세히 설명한다.

원호 (404A 내지 404X) 에 해당하는 각 판독은 데이터의 하나의 월시 심벌값을 통과하여 디스프레더 (178) 로 진행한다. 따라서, 판독은 180 도로 선회한 두꺼운 원(400)에 해당한다. 도6에 도시된 검색레이크에 있어서, 원호(404FF)에 해당하는 마지막 기록과, 원호(404X)에 해당하는 마지막 판독은 연속적인 유효 데이터를 보장하기 위하여 어떤 공통의 메모리 위치를 포함하지 않음을 유의하여야 한다. 그러나, 가정컨대, 판독 및 기록의 패턴이 계속되는 경우 이들은 실제로 교차하게 되어 유효 데이터가 상기 조건하에서 제공되지 못하게 된다.

대부분의 신호송신 조건에서, 시간의 하나의 월시 심벌값 중에 수집된 데이터의 레이크 소자값 결과는 분기 신호의 위치에 대한 정확한 위치를 제공하는데 충분치 않다. 이런 경우에, 검색 레이크는 여러번 반복될 수 있다. 공통의 오프셋에서의 연속적인 검색 레이크내의 레이크 소자 결과는 이하에서 상세히 기술되는 바와 같이 검색 결과 프로세서 (162) 에 의해 축적된다.

이 경우, 상술한 검색 파라미터는 각각의 오프셋에 축적되는 심벌수가 2개임을 나타낸다. 도7은 데이터의 다음의 연속적인 월시 심벌값에 대한 동일한 오프셋에서 반복된 도 6 의 검색 레이크를 도시한다. 안테나 샘플 버퍼 (172)는 데이터의 2개의 월시 심벌값을 포함하여 도 7에 지시된 검색 레이크중 처리하는데 요하는 데이터가 도6에 도시된 검색 레이크 중에 기록되었음을 유의하여야 한다. 이런 구조에서는, 서로로부터 180도 떨어진 메모리 위치는 동일한 PN 오프셋을 나타낸다.

도 6및 도 7의 두 개의 축적 검색 레이크를 종료한 후에, 검색처리는 검색 윈도우의 다음의 오프셋으로 진행한다. 이 경우 12 PN 칩에서, 진행량은 진행된 검색 레이크의 폭과 동일하다. 검색 계수에 특정된 바와 같이, 검색 윈도우폭은 24 PN 칩이다. 윈도우의 폭은 얼마나 많은 검색 레이크 오프셋이 검색 윈도우를 완료하는데 필요한지를 결정하게 된다. 이 경우, 두 개의 서로 다른 오프셋이 24 PN 칩 윈도우 폭을 커버하는데 필요하다. 윈도우 폭은 도8에서 원호 (412)로 표시된다. 상기 검색 윈도우에 대한 제 2 오프셋은 이전의 검색 레이크의 마지막 오프셋 다음의 오프셋에서 시작하여, 원호 (430A) 로 표시된 바와 같이, 제 1 판독의 시작 위치로 설정된 공칭 제로 오프셋 포인트에서 근처까지 계속된다. 또, 대부분이 도시되지 않은 원호(432A 내지 432X) 로 표시된 바와 같이, 검색 레이크 내에 24 레이크 소자가 있다. 또, 32 기록은 원호 (430A 내지 430FF)로 표시된다. 따라서, 원호(430FF) 로 표시된 마지막 기록과, 원호 (432X) 로 표시된 마지막 판독은 안테나 샘플 버퍼 (172) 에서 서로 접한다.

검색 파라미터는 각각의 심벌이 두 번 축적되기 때문에 도 6 의 검색 레이크가 도 7 에서 반복되는 것만큼 도 8 에 도시된 검색 레이크는 안테나 샘플 버퍼(172) 의 반대측 상에서 반복된다. 제 2 검색 레이크의 제 2 축적의 완료시에, 통합 검색 프로세서 (128) 가 또 다른 검색 윈도우를 시작하는데 사용될 수 있다. 연속적인 검색 윈도우는 새로운 오프셋을 가지거나, 또는 새로운 안테나 또는 양자 모두를 특정한다.

도 8 에서, 버퍼의 판독 절반과 기록 절반 사이의 경계위치는 라벨 436으로 표시된다. 도6에서, 경계는 라벨 410으로 표시된다. 라벨 410과 라벨 436에 해당하는 시간에서의 포인트를 나타내는 신호는 오프셋 월시 심벌 스트로브라 칭하고 또한 샘플의 새로운 월시 심벌값이 사용될 수 있음을 나타낸다. 윈도우내의 검색 레이크가 더 이른 오프셋으로 진행할 때, 버퍼의 판독 및 기록 절반들간의 경계는 도 8에 도시된 바와 같이 반시계방향의 로크 (lock) 단계에서 회전한다. 현재의 검색 윈도우 완료 후에, 진행될 오프셋의 큰 변화가 요구되는 경우에, 오프셋 월시 심벌 스트로브는 대부분의 원의 외주를 전진할 수 있다.

도 9 는 검색기 처리의 또다른 도해적인 설명을 제공하는 검색 시간라인이다. 월시 심벌의 단위로 시간이 수평축을 따라 표시된다. 또, 안테나 샘플 버퍼 (172) 어드레스와 PN 시퀀스 버퍼 (176) 어드레스가 월시 심벌 단위로 수직 축을 따라 도시된다. 안테나 샘플 버퍼 (172)는 두 개의 월시 심벌 깊이이기 때문에, 안테나 샘플 버퍼 (172)어드레스는 짝수 월시 심벌 경계상에서 둘러싸이지만, 설명상 도 9 는 서로의 상부에서 포개지기 전의 어드레스를 도시한다.

안테나 샘플 버퍼 (172)내의 기록 포인터 (181)는 직선의 45도 경사선이기때문에, 샘플은 샘플이 생성될 때의 시간으로부터 직접 수용된 어드레스의 안테나 샘플 버퍼 (172) 에 기록된다. 처리된 오프셋은 안테나 샘플 버퍼(174) 내의 베이스 어드레스로 매핑되어 단일 레이크 소자에 대한 샘플의 월시 심벌의 판독을 시작한다. 레이크 소자는 거의 수직인 판독 포인터 라인 세그먼트(192) 와 같이 도 9 에 도시되어 있다. 각각의 레이크 소자는 수직축으로 언급된 높이에서의 월시 심벌과 수평축으로 언급된 월시 심벌의 1/32로 매핑된다.

검색 레이크내의 레이크 소자간의 수직 틈새는 FHT 프로세서 엔진 (120)을 사용하는 검색 방법을 방해하는 디모드 전위 처리기 (122)에 의해 발생된다. 디모드 전위 처리기 (122)는 실시간으로 작동하고 처리를 위해 현재 또는 대기 세트의 데이터를 가질 때마다 FHT 프로세서 엔진 (120) 을 제일 먼저 우선적으로 사용한다. 따라서, FHT 프로세서 엔진 (120) 의 전형적인 사용은 디모드 전위 처리기(122)에 의해 검출된 PN 오프셋에 해당하는 각각의 월시 심벌 경계상에 디모드 전위 처리기 (122)에 주어진다.

도 9는 도 6 내지 도 8에 도시된 동일한 검색 레이크를 도시한다. 예컨대, 검색 레이크(194)는 24 레이크 소자를 가지고 이들 각각은 도 6의 판독 원호(404A - 404X)에 대한 하나의 원호에 해당한다. 도9의 검색 레이크 (194) 에 있어서, 포인터 (410) 는 오프셋 월시 심벌 스트로브가 도 6의 동일한 포인터에 해당함을 나타낸다. 현재의 샘플 판독을 위해, 각각의 레이크 소자는 기록 포인터 (181)아래에 있어야만 한다. 검색 레이크를 갖는 레이크 소자의 하방 경사는 더 이른 샘플쪽으로의 스텝을 나타낸다. 검색 레이크 (195)는 도 7에 도시된 검색 레이크에 해당하고 검색 레이크 (196)는 도 8에 도시된 검색 레이크에 해당한다.

상기 파라미터에 의해 정의된 검색 윈도우에서, 검색 레이크가 사용 가능한 32 타임 슬라이스를 갖는다 하더라도 검색 레이크 당 24레이크 소자만이 지정된다. 각각의 레이크 소자는 한 타임 슬라이스로 처리될 수 있다. 그러나, 검색 레이크 동안에 사용 가능한 타임 슬라이스의 수를 합치되도록 검색 레이크 당 레이크 소자의 수를 32로 증가시키는 것은 실제로 불가능하다. 디모드 전위 처리기 (122) 는 일부 사용 가능한 FHT 프로세서의 타임 슬라이스를 사용한다. 판독처리가 기록 처리를 기다려야만 하기 때문에 레이크 전진과 관련된 시간 지연이 또한 존재하는 결과 전진된 오프셋에서의 유효 데이터로 버퍼를 채운다. 오프셋 월시 심벌 스트로브를 관찰한 후에 타임 슬라이스 처리 경계로 동기하는데 일부의 마진이 또한 필요하다. 이러한 모든 인자들이 단일 검색 레이크에서 처리될 수 있는 레이크 소자의 수를 실제로 제한한다. 일부의 경우에 검색 레이크 당 레이크 소자의 수는 디모드 전위 처리기(122)가 할당된 하나의 검출 소자만을 가지고 그래서 검색 레이크 당 한 번 FHT 프로세서 엔진 (120)을 방해만 하는 것 처럼 증가될 수 있다. 따라서 바람직한 실시예에 있어서, 검색 레이크 당 레이크 소자의 수는 채널 소자 마이크로프로세서 (136)에 의해 제어될 수 있다. 선택적인 실시예에 있어서, 검색 레이크 당 레이크 소자의 수는 고정된 상수이다.

샘플 버퍼에 입력시 소스 안테나 사이를 스위칭할 때 또는 검색 사이의 검색 윈도우 개시점 또는 폭을 변경할 때 상당한 오버헤드 지연이 또한 있을 수 있다. 하나의 레이크는 특정 세트의 샘플을 필요로 하고 서로 다른 안테나에 대한 다음의레이크는 버퍼의 오버랩 부위를 사용하여야만 하는 경우, 다음의 레이크는 다음의 오프셋 월시 심벌 경계가 발생할 때까지 처리를 연기하여야만 하고, 이 포인트에서 새 안테나 소스에 대한 샘플의 완전한 월시 심벌이 사용될 수 있다. 도9에서, 검색 레이크(198)는 검색 레이크 (197)와는 다른 안테나로부터의 처리 데이터이다. 수평선(188)은 새 안테나 입력 샘플에 해당하는 메모리 위치를 나타낸다. 검색 레이크 (197 및 198) 는 어떤 공통의 메모리 위치도 사용하지 않는다.

모든 시간 슬라이스에 대하여, 샘플 중 두 개의 월시 칩이 샘플 버퍼에 기록되고 샘플 중 하나의 풀 (full)월시 심벌은 샘플 버퍼로부터 판독될 수 있다. 바람직한 실시예에 있어서, 각각의 타임 슬라이스 동안에 64 클록 사이클이 있다. 샘플 중 완전한 월시 칩은 4세트의 샘플, 즉 온타임(ontime) I채널 샘플, 레이트 (late) I채널 샘플, 온타임 Q채널 샘플과 레이트 Q채널 샘플로 구성된다. 바람직한 실시예에 있어서, 각각의 샘플은 4비트이다. 따라서 클록 당 64비트가 안테나 샘플 버퍼 (172)로부터 요구된다. 단일 포트 RAM을 사용하면, 스트레이트포워드 버퍼 설계는 워드 폭을 배가하여 128 비트가 되고, 판독/기록 가능한 짝수와 홀수 월시 칩 버퍼 (168, 170) 와 관계없이 버퍼를 두 개의 64 비트 와이드, 64 워드로 분할한다. 버퍼에 덜 빈번하게 기록되고, 판독 동작 사이에서 다중화되며, 이 동작이 연속적인 클록 사이클로 두 개의 뱅크 사이에서 토글 (toggle) 된다.

짝수 및 홀수 월시 칩 버퍼 (168, 170) 로부터 판독된 월시 칩 샘플은 실질적인 RAM 워드 배열에 대해 임의의 배열을 가진다. 따라서 타임 슬라이스의 제 1 판독에 있어서, 각 절반 모두 디스프레더 (178)로 판독되어 두 개의 월시 칩 와이드를 형성하고 이로부터 현재의 오프셋 배열을 갖는 단일 월시 칩이 얻어진다. 짝수 월시 칩 검색 오프셋에 대하여, 제 1 판독에 대한 짝수 및 홀수 월시 칩 버퍼 어드레스는 동일하다. 홀수 월시 칩 오프셋에 대하여, 제 1판독에 대한 짝수 어드레스는 홀수 어드레스로부터 하나씩 전진하여 샘플 버퍼의 홀수 절반에서 시작한 연속적인 월시 칩을 제공한다. 디스프레더 (178)에 의해 요구되는 부가적인 월시 칩은 단일 월시 칩 버퍼로부터의 판독에 의해 통과될 수 있다. 그 결과, 연속적인 판독은 재생된 두 개의 월시 칩 와이드 윈도우가 항상 존재하도록 보장하며 이 윈도우에서 현재 오프셋에 배열된 데이터의 월시 칩이 처리되도록 한다.

도 5 를 다시 참조하면, 검색 레이크 내의 각각의 레이크 소자에 대하여, PN 시퀀스 버퍼 (176)로부터의 PN 시퀀스 데이터의 동일한 월시 심벌은 디스프리딩 처리에 사용된다. 타임 슬라이스의 모든 클록 사이클에 대하여, 4쌍의 PN-I' 및 PN-Q' 가 필요하다. 단일 포트 RAM 을 사용하면, 워드 폭은 배가되어 종종 절반으로부터 판독한다. 그 다음, 모든 타임 슬라이스에서 요구되는 PN 시퀀스에 대한 단일 기록은 판독에 사용되지 않는 사이클 상에서 수행된다.

검색 처리가 현재 시간에서 지연된 두 개의 월시 심벌까지의 검색 PN 오프셋을 특정할 수 있기 때문에, PN 시퀀스 데이터의 4개의 월시값이 저장되어야만 한다. 바람직한 실시예에 있어서 PN 시퀀스 버퍼 (176)는 16비트 RAM으로 128 단어이다. 시작 오프셋은 2월시 심벌만큼 변할 수 있기 때문에, 일단 시작 오프셋이 선택되면, 4 개의 월시 심벌이 필요하며 PN 시퀀스의 하나의 월시 심벌값은 교차 목적으로 필요하며, 데이터의 3 개의 월쉬 심벌값은 디스프리딩 처리에 필요하다. 동일한 PN 시퀀스가 반복사용되기 때문에, PN 시퀀스 버퍼 (176)의 데이터는 단일 검색 레이크에 해당하는 디스프리딩 처리 중에 겹칠 수가 없다. 따라서 메모리의 부가적인 월시 심벌값은 이것이 발생되었을 때 PN 시퀀스 데이터를 저장하는데 필요하다.

PN 시퀀스 버퍼 (176)와 안테나 샘플 버퍼 (172)에 기록된 데이터는 검색기 전위 처리기 (174)에 의해 제공된다. 검색기 전위 처리기 (174)의 블록도가 도 10에 도시되어 있다. 검색기 전위 처리기 (174)는 쇼트 코드 I, Q PN 발생기 (202, 206) 및 롱 코드 사용자 PN 발생기 (204) 를 포함한다. 쇼트 코드 I, Q PN 발생기 (202, 206) 및 중 코드 사용자 PN 발생기 (204) 에 의해 출력된 값들은 부분적으로 그날의 시간에 의해 결정된다. 각각의 기지국은 타이밍 신호를 발생하는 GPS 타이밍과 같은 타이밍 표준을 가진다.

또, 각각의 기지국은 그 타이밍 신호를 대기를 통해 리모트 장치로 전송한다. 기지국에서, 타이밍 기준은 보편적인 기준으로 배열되기 때문에 제로 오프셋을 가지는 것으로 일컬어진다.

롱 코드 사용자 PN 발생기 (204) 의 출력은 XOR 게이트 (208 및 210) 에 의해 쇼트 코드 I 와 Q PN 발생기 (202, 206) 의 출력을 각각 논리적으로 XOR 된다 (또한, 이러한 동일 처리는 원격 장치에서 수행되고 출력은 원격 장치의 송신 신호를 변조하는데 사용된다). XOR 게이트 (208 및 210) 의 출력은 직렬 대병렬 시프트 레지스터 (212) 에 저장된다. 직렬-병렬 시프트 레지스터 (212) 시퀀스를 PN 시퀀스 버퍼 (176) 의 폭까지 버퍼한다. 그 다음, 직렬-병렬 시프트 레지스터 (212) 의 출력은 제로 오프셋 기준 시간에서 취해진 어드레스에서 PN 시퀀스 버퍼 (176)로기록된다. 이러한 방식으로, 검색기 전위 처리기(174) 는 PN 시퀀스 데이터를 PN 시퀀스 버퍼 (176) 에 제공한다.

또, 검색기 전위 처리기 (174)는 안테나 샘플을 안테나 샘플 버퍼 (172)에 제공한다. 수신 샘플 (118)은 MUX (216)를 통하여 복수의 안테나중 하나의 안테나로부터 선택된다. MUX (216)로부터 선택된 수신 샘플은 이들 이 래치 (218) 를 통과하는데, 이것은 샘플 중 1/4 이 검색과정에서 사용되도록 선택됨을 의미한다. 수신 샘플 (118) 은 (도 4 의) 아날로그 송수신기 (116) 에 의해 PN 칩 레이트의 8배로 샘플링된다. 검색 알고리듬내의 처리는 1/2칩 레이트로 취해진 샘플용으로 설계된다. 따라서, 수신된 샘플중 1/4만이 안테나 샘플 버퍼 (172) 를 통과하여야만 한다.

래치 (218) 의 출력은 직렬-병렬 시프트 레지스터 (214) 에 공급되고, 샘플을 안테나 샘플 버퍼 (172) 의 폭까지 버퍼시킨다. 그 다음, 샘플은 또한 제로 오프셋 기준 시간으로부터 취해진 어드레스에서 짝수 및 홀수 월시 칩 버퍼 (168, 170) 로 기록된다. 이러한 방식으로, 디스프레더 (178) 는 PN 시퀀스에 대하여 알려진 오프셋으로 안테나 샘플 데이터를 정렬시킬 수 있다.

도 5를 다시 참조하면, 타임 슬라이스내의 각 클록 사이클에 대하여, 디스프레더 (178)는 안테나 샘플 버퍼 (172)로부터의 안테나 샘플의 월시 칩과, PN 시퀀스 버퍼 (176) 로부터의 PN 시퀀스 값들의 해당 세트를 취하여 MUX(124) 를 통해 FHT 프로세서 엔진 (120) 까지의 I 와 Q 채널 월시 칩을 출력한다.

도 11 은 디스프레더 (178) 의 상세한 블록도를 도시한다. 짝수 월시 칩 래치 (220) 와 홀수 월시 칩 래치 (222) 는 각각 짝수 월시 칩 버퍼 (168) 와 홀수 월시 칩 버퍼 (170) 로부터 데이터를 래치시킨다. MUX 뱅크 (224) 는 짝수 및 홀수 월시 칩 래치 (220 및 222) 에 의해 표시된 샘플의 두 개의 월시 칩 값으로부터 사용될 샘플들의 월시 칩을 추출한다.

MUX 선택 논리회로 (226)는 처리된 레이크소자의 오프셋에 기초한 선택된 월시 칩의 경계를 정의한다. 월시 칩은 OQPSK 디스프레드 XOR 뱅크 (228)로 출력된다.

PN 시퀀스 버퍼 (176) 로부터의 PN 시퀀스 값은 PN 시퀀스 래치 (234) 에 의해 래치된다. 배럴 시프터 (232)는 처리된 레이크 소자의 오프셋에 기초한 PN 시퀀스 래치 (234) 의 출력을 회전시켜 PN 시퀀스에 기초한 안테나 샘플을 조건적으로 변환시키는 OQPSK 디스프레드 XOR 뱅크 (228) 에 PN 시퀀스를 통과시킨다. 그 다음, XOR된 값은 OQPSK 에서 디스프레드된 합산 디능을 수행하는 가산기 트리 (230) 를 통해 합산되고, 그 다음 FHT 프로세서 엔진 (120) 에 대한 입력용의 월시 칩을 함께 형성하도록 4 개의 디스프레드된 칩 출력을 합산한다.

도 5를 다시 참조하면, FHT 프로세서 엔진 (120)은 디스프레더 (178)로부터 MUX (124) 를 통해 수신된 64 월시 칩을 취하고, 6단 버터플라이 트렐리스를 이용하여 64 클록 사이클 타임 슬라이스에서 각 64 월시 함수와 64 입력 샘플을 결합시킨다. MAX 검출기 (160) 가 FHT 프로세서 엔진 (120) 으로부터 최대의 결합 에너지 출력을 찾기 위하여 사용될 수 있다. MAX 검출기(160) 의 출력은 통합된 검색 프로세서 (128) 의 일부인 검색 결과 프로세서 (162)상으로 통과된다.

검색 결과 프로세서 (162)는 도 12에 상세히 도시되어 있다. 또, 검색 결과 프로세서 (162) 는 시간 슬라이스 방식으로 동작한다. 여기에 제공된 제어신호는 최대 에너지 출력을 얻기 위해, 월시 칩의 시작에서 FHT 프로세서 엔진 (120) 까지 2회의 슬라이스 지연을 매칭시키기 위한 지연된 파이프라인이다.

상술한 바와 같이, 한 세트의 검색 윈도우 파라미터들은 선택된 오프셋의 결과가 처리되기 전에 데이터의 많은 월시 심벌값들이 축적되도록 지시할 수 있다.

도 6 내지 도 9 의 실시예에 사용된 파라미터에 있어서, 축적된 심벌의 수는 2 이다. 검색 결과 프로세서 (162) 는 다른 기능과 함께 합산기능을 수행한다.

검색 결과 프로세서 (162)가 연속적인 월시 심벌 합산을 수행할 때, 검색 레이크 내의 각각의 레이크 소자에 대한 축적 합계를 저장하여야만 한다.

이들 축적 합계는 월시 심벌 축적 RAM (240)에 저장된다. 각각의 검색 레이크 결과가 각각의 레이크 소자에 대하여 MAX 검출기 (160)로부터 합산기(242)에 입력된다. 합산기 (242)는 현재의 결과를 월시 심벌 축적 RAM(240)에서 사용 가능한 해당하는 중간값으로 합산한다. 각각의 레이크 소자에 대한 최종 월시 심벌 축적에 대하여, 중간 결과는 월시 심벌 축적 RAM(240)으로부터 판독되어 합산기(242)에 의해 레이크 소자 오프셋에 대한 최종 검색 결과를 생성하도록 레이크 소자로부터 최종 에너지로 합산된다. 그 다음, 검색결과는 후술되는 바와 같이 이 포인트까지 검색에서 발견된 가장 양호한 결과와 비교된다.

발명의 명칭이 "다중신호로 수신할 수 있는 시스템에서 복조 성분 할당" 인 상술한 공동 계류중인 미국 특허출원 제 08/144,902 호에서는, 바람직한 실시예에서 검색 중 최적인 양호한 결과에 기초한 복조성분을 할당한다. 바람직한 실시예서, 8개의 최적 결과는 최적 결과 레지스터 (250)에 저장된다(다소 많거나 적은 수의 결과가 다른 실시예에서 저장될 수 있음). 중간 결과 레지스터(164)는 최대값과 이에 해당하는 랭크 오더(rank order)를 저장한다. 현재의 검색 결과 에너지가 중간 결과 레지스터 (164)에서의 하나 이상의 에너지 값을 초과하는 경우, 검색 결과 프로세서 제어 논리회로 (254)는 중간 결과 레지스터 (164)에서 기인된 8개의 최적 결과를 버리고, 그의 적합한 랭크, PN 오프셋, 및 레이크 소자 결과에 해당한 안테나와 함께 새로운 결과를 삽입시킨다. 약간 작게 랭크된 모든 결과는 일 랭크 "강등"된다. 이러한 저장 기능을 제공하기 위하여 종래기술에 공지된 다수의 방법이 있다. 이들 중 어느 것이라도 본 발명의 범위 내에서 사용될 수 있다.

검색 결과 프로세서 (162) 는 기본적으로 비교기 (244) 와 이전의 에너지 래치 (246)로 구성되는 로컬 피크 필터를 가진다. 가급적, 검색 결과가 로컬 다중경로 피크를 나타내지 못하면, 로컬 피크 필터는 검색 결과 에너지가 함유물용의 자질을 갖춘다 하더라도 중간 결과 레지스터 (164) 가 갱신되는 것을 방지한다. 이 경우, 로컬 피크 필터는 강하고, 넓게 "손상된" 다중경로가 중간 결과 레지스터(164)내에 다중입구를 채우는 것으로부터 보호되고, 약화될 여지가 없게 되지만 복조에 대한 양호한 후보일 수 있는 뚜렷한 다중경로를 남긴다.

로컬 피크 필터의 용이하게 구현된다. 이전의 레이크 소자합계의 에너지 값은 이전 에너지 래치 (246)에 저장된다. 이전의 레이크 소자 합계는 비교기 (244)에 의해 저장된 값과 비교된다. 비교기 (244)의 출력은 두개의 출력 중 어느 것이큰 것인가와 검색 결과 프로세서 제어 논리회로 (254)에서 래치되는가를 가리킨다. 이전의 샘플이 로컬 최대를 표시한다면, 검색 결과 프로세서 제어 논리회로 (254)는 이전의 에너지 결과를 상술한 중간결과 레지스터 (164)내에 저장된 데이터와 비교한다. 로컬 피크 필터가 채널 성분 마이크로 프로세서 (136) 에 의해 불가능해지면 중간 결과 레지스터(164)와의 비교는 항상 가능하게 된다. 검색 윈도우 경계에서의 판독과 최후의 레이크 소자 중 어느 하나가 슬로프(slope)를 가진 경우, 슬로프 래치는 경계 단부값이 여전히 피크로서 고려될 수 있을 때처럼 설정된다.

이러한 로컬 피크 필터의 용이한 구현은 검색 레이크 내의 최초의 심벌에 대한 판독의 진행에 의해 도움을 받는다. 도 6 내지 도 9에 도시된 바와 같이, 검색 레이크 내에서 각각의 레이크 소자는 시간상 최초로 도달하는 신호 쪽으로 진행한다. 이런 진행은 검색 윈도우 내에서, 검색 레이크의 최후의 레이크 소자와 후속하는 검색 레이크의 제 1 레이크 소자가 오프셋으로 연속함을 의미한다. 따라서, 로컬 피크 필터 작동은 변하지 않으며 비교기(244)의 출력은 검색 레이크 경계에 걸쳐 유효하게 된다.

검색 윈도우의 진행 끝에서, 중간 결과 레지스터 (164)에 저장된 값은 채널 성분 마이크로 프로세서 (136)에 의해 판독 가능하게 최적 결과 레지스터 (250) 에 송신된다. 따라서, 검색 결과 프로세서 (162) 는 채널 성분 마이크로 프로세서(136)로부터 다량의 작업량을 취하고, 이는 도 2의 시스템에서, 각각의 레이크 소자 결과를 독립적으로 다루는데 필요하다.

이전 섹션은 통합 검색 프로세서 (128)의 처리 데이터 경로상에 집중되어 어떻게 생생한 안테나 샘플 (118)이 최적 결과 레지스터 (250)의 출력에서 요약 다중경로 레포트에 전달되는가를 상세하게 한다. 다음 섹션은 검색 처리 데이터 경로에서 각각의 소자가 어떻게 제어되는가를 상세하게 기술한다.

도 5 의 검색 제어 블록 (166) 은 도 13 에 상세히 도시되어 있다. 전술된 바와 같이, 채널 성분 마이크로프로세서 (136) 는 안테나 선택 버퍼 (348)에 저장된 바와 같이 검색하는 안테나들의 그룹, 검색 오프셋 버퍼 (308)에 저장된 바와 같은 시작 오프셋, 레이크 넓이 버퍼 (312) 에 저장된 바와 같은 검색 레이크 당 레이크 성분의 개수, 검색 넓이 버퍼 (314) 에 저장된 바와 같은 검색 윈도우의 넓이, 월시 심벌 누산 버퍼 (316)에 저장된 바와 같이 누산하는 월시 심벌의 개수, 및 제어 워드 버퍼 (346) 에 저장된 바와 같은 제어 워드를 포함하는 검색 파라미터 세트를 지정한다.

검색 오프셋 버퍼 (308) 에 저장된 시작 오프셋에는 8 번째 칩 분해도가 지정된다. 시작 오프셋은 샘플들이 검색기 전위 처리기 (174)에서 도 10의 래치 (218)에 의한 데시메이팅에 의해 제거되는 것을 제어한다. 본 실시예에서의 2 개의 월시 심벌 와이드 안테나 샘플 버퍼 (172) 에 의해, 시작 오프셋의 최고값은 2 개의 완전 월시 심벌 이하인 PN 칩의 절반이다.

지금까지는, 검색을 수행하기 위한 포괄적인 구성을 설명하였다. 실제로는 미리 정해진 검색의 여러 부류가 존재한다. 원격 장치가 초기에 시스템에 액세스를 시도하는경우, 상기 원격 장치는 월시 제로 심벌을 사용하여 프리앰블 (preamble) 이라 불리는 경고 신호를 송신한다. 월시 제로 신호는 상술된 바와 같은 절반의 제로들 및 제로들 대신에 모든 논리적인 제로들을 포함하는 월시 심벌이다. 프리앰블 검색이 수행되는 경우, 검색기는 액세스 채널상의 월시 제로 심벌 경고 신호를 송신하는 임의의 원격 장치를 찾는다. 프리앰블 검색에 대한 검색 결과는 월시 제로 심벌에 대한 에너지이다. 포착 모드 액세스 채널 검색이 수행되는 경우, 맥스(max) 검출기 (160) 는 검출된 최대 출력 에너지에도 불구하고 월시 제로 심벌에 대한 에너지를 출력한다. 제어 워드 버퍼 (346)내에 저장된 제어 워드는 프리앰블 검색이 수행중인 때를 지시하는 프리앰블 비트를 포함한다.

상술한 바와 같이, 바람직한 실시예의 전력 제어 메커니즘은 각 원격 장치로부터 수신된 신호 레벨을 측정하고 전력 제어 지시를 만들어 상기 원격 장치에게 원격 장치의 송신 전력을 상승시키거나 또는 하강시키도록 명령한다. 전력 제어 메커니즘은 트래픽 채널 동작 동안 전력 제어 그룹이라고 불리는 월시 심벌들의 세트에 걸쳐 동작한다(트래픽 채널 동작은 액세스 채널 동작을 따르고 액티브 콜 동안의 동작을 의미한다). 단일 전력 제어그룹내의 모든 월시 심벌들은 원격 장치에서 동일한 전력 제어 지시 명령을 사용하여 송신된다.

또한, 상술된 바와 같이, 본 발명의 바람직한 실시예에서, 원격 장치에 의해 송신된 신호는 트래픽 채널 동작 동안 가변 속도이다. 데이터를 송신하기 위해 원격 장치에 의해 사용되는 속도는 검색 프로세스 동안 기지국에 알려지지 않는다. 연속적인 심벌들이 누산됨에 따라, 상기 누산 동안 송신기가 게이트 오프(gated off)되지 않는다는 것은 피할 수 없다. 전력 제어그룹에서 연속적인 월시 심벌들은 바람직한 실시예에서 전력 제어그룹을 구비하는 6 개의 월시 심벌들이 모두 게이트온 또는 게이트 오프된다는 것을 의미하는 그룹으로써 게이트된다.

따라서 검색 파라미터가 다수의 월시 심벌들이 트래픽 채널 작동 동안 축적되는 것을 지정하는 경우, 검색 프로세스는 단일 전력 제어그룹 내에서 시작하고 끝나도록 각각의 검색 레이크를 정렬해야 한다. 제어 워드 버퍼 (346)내에 저장된 제어 워드는 전력 제어그룹 정렬 비트를 포함한다. 트래픽 채널 검색을 지시하기 위한 전력 제어그룹 정렬 비트 세트와 함께, 검색 프로세스는 다음의 오프셋 월시 심벌 경계 대신에 다음의 전력 제어그룹 경계에 동기화된다.

제어 워드 버퍼 (346)에 저장된 제어 워드는 또한 도 8과 관련하여 전술된 바와 같은 피크 검출 필터 인에이블 비트를 포함한다.

제어 워드의 연속/단일 스텝 비트의 설정에 따라서, 검색기는 연속 또는 단일 스텝 모드 중 하나에서 동작한다. 단일 스텝 모드에서, 검색이 수행된 후, 통합된 검색 프로세서 (128) 는 추가적인 지시를 기다리기 위해 아이들(idle) 상태로 돌아간다. 연속적인 모드에서, 통합된 검색 프로세서 (128) 는 항상 검색중이고, 또한 채널 성분 마이크로프로세서 (136) 에 결과가 유용하다는 신호를 보내지고 나서, 통합된 검색 프로세서 (128) 는 다음 검색을 시작한다.

검색 제어 블록 (166) 은 통합된 검색 프로세서 (128) 에 의해 수행되는 검색 프로세스를 제어하는 데 사용되는 타이밍 신호들을 발생시킨다. 검색 제어 블록 (166) 은 짧은 코드 I 와 Q PN 발생기 (202, 206), 및 긴 코드 사용자 PN 발생기 (204) 에 제로 오프셋 타이밍 기준을 송신하고, 래치 (218) 에 인에이블 신호를 송신하고, 또한 검색기 전위 처리기 (174)내의 MUX에 선택 신호를 송신한다. 상기 검색 제어 블록은 PN 시퀀스 버퍼 (176) 및 짝수와 홀수 월시 칩 버퍼 (168 및 170) 용 판독과 기입 어드레스들을 제공한다. 상기 검색 제어 블록은 디스프레더 (178) 의 동작을 제어하기 위하여 현재의 오프셋을 출력한다.

상기 검색 제어 블록은 FHT 프로세서 엔진 (120) 용 인트라 타임 슬라이스 타이밍 기준을 제공하고, 검색 프로세스 또는 복조 프로세스가 FHT 입력 MUX(124) 를 제어함으로써 FHT 프로세서 엔진 (120) 을 사용하는지 여부를 결정한다. 상기 검색 제어 블록은 도 12의 검색 결과 프로세서 제어 논리회로(254)에 대한 어떤 내부 타이밍 스트로브의 여러 파이프라인 지연 버전들을 제공하여 월시 심벌 누산의 개수에 대한 오프셋들의 레이크를 가로지르는 검색 결과들을 가산하도록 허용한다. 검색 제어 블록 (166) 은 저장되고 누산된 에너지값들에 대응하는 파이프라인 오프셋 및 안테나 정보를 갖는 최적의 결과 레지스터 (250) 를 제공한다.

도 13 에서, 시스템 시간 카운트 (342) 는 제로 오프셋 타임 기준에 지배된다. 전술된 바와 같이 바람직한 실시예에서, 시스템 클럭은 8배의 PN 칩 속도로 동작한다. 하나의 월시 심벌 내에 256개의 PN 칩이 있고, 하나의 전력 제어그룹 내에 6개의 월시 심벌이 있으므로, 전력 제어그룹 당 총 6 × 256 x 8 = 12,288의 시스템 클럭이 존재한다. 그러므로, 바람직한 실시예에서, 시스템 시간 카운트 (342) 는 12,288 시스템 클럭을 카운트하는 14 개의 비트 카운터로 구성되어 있다. 검색기 전위 처리기 (174)내에서 도10의 짧은 코드 I 와 Q PN 발생기 (202,206) 및 롱 코드 사용자 PN 발생기 (204) 에 대한 입력 기준은 시스템 타임 카운트 (342) 로부터 취한다 (긴 코드 사용자 PN 발생기 (204)출력은 대략 50 일 동안 반복되지 않는보다 긴 시스템 와이드 기준에도 근거된다. 보다 긴 시스템 와이드 기준은 검색 프로세스에 의해 제어되지 않으며 프리셋 값으로써 작용한다. 상기 프리셋 값에 근거된 연속 동작은 시스템 타임 카운트 (342) 에 의해 제어된다). PN 시퀀스 버퍼 (176) 및 짝수와 홀수 월시 칩 버퍼 (168, 170) 에 대한 어드레스들은 시스템 타임 카운트 (342) 로부터 취해진다. 시스템 타임 카운트 (342)는 각각의 타임 슬라이스의 초기에 래치(328) 에 의해 래치된다. 래치 (328) 의 출력은 어드레스 MUX 들 (330, 332, 및 334)을 통하여 선택되고, 상기 어드레스 MUX 들은 이들 버퍼들이 타임 슬라이스 이내의 보다 나중 시간에 기입되는 경우 현재의 타임 슬라이스에 대응하는 기입 어드레스를 제공한다.

오프셋 누산기 (310) 는 현재 진행중인 레이크 성분의 오프셋을 추적한다. 검색 오프셋 버퍼 (308) 내에 저장된 바와 같은 시작 오프셋은 각각의 검색 윈도우의 초기에 오프셋 누산기 (310) 내부로 옮겨진다. 오프셋 누산기 (310) 에는 각각의 레이크 성분이 감소된다. 추가적인 누산을 위해 반복될 예정인 각각의 검색 레이크의 말미에, 레이크 넓이 버퍼 (312) 에 저장된 바와 같은 검색레이크 당 레이크 성분의 개수는 검색 레이크 내의 처음 오프셋에 재차 참조하기 위하여 상기 오프셋 누산기로 재차 가산된다. 이러한 방법으로, 검색 프로세스는 다른 월시 심벌 누산에 대한 동일한 검색 레이크를 휩쓴다(sweep out). 만일 검색 프로세스가 최종 월시 심벌 누산상에서 현재의 검색 레이크를 휩쓸었다면, 오프셋 누산기 (310) 는 반복 레이크 MUX (304) 의 "-1" 입력의 선택에 의해 하나씩 감소되며, 상기 반복 레이크 MUX 는 다음의 검색 레이크에서 처음 레이크 성분의 오프셋을 생성한다.

오프셋 누산기 (310) 의 출력은 프로세스되고 있는 현재의 레이크 성분의 오프셋을 나타내고 따라서 디스프레더 (178)에 대한 데이터 입력을 제어하는데 사용된다. 오프셋 누산기 (310)의 출력은 가산기 (336, 338)에 의해 시스템 타임 카운트 (342)의 인트라 타임 슬라이스 타이밍 출력에 가산되어서 레이크 성분에 대응하는 타임 슬라이스 이내에 어드레스 시퀀스를 발생시킨다. 가산기 (336, 338) 의 출력은 어드레스 MUX (330,, 332) 를 통해 선택되어서 안테나 샘플 버퍼 (172) 판독 어드레스를 제공한다.

오프셋 누산기 (310)의 출력은 또한 비교기 (326)에 의해 시스템 타임 카운트 (342)와 비교되어서 오프셋 월시 심벌 스트로브를 형성하며, 상기 스트로브는 안테나 샘플 버퍼 (172) 가 시작할 검색 프로세스에 대한 충분한 유효 데이터를 갖고 있음을 가리킨다.

검색 레이크 카운트 (320) 는 현재의 검색 레이크 내에서 프로세스되기 위해 남아있는 레이크 성분의 개수를 뒤쫓는다. 검색 레이크 카운트 (320)는 검색 윈도우의 초기에 검색 넓이 버퍼 (314)내에 저장된 대로 검색 윈도우의 넓이와 함께 옳겨진다. 검색 레이크 카운트 (320)는 각각의 검색 레이크의 최종 월시 심벌 누산이 완료된 후 증가된다. 검색 레이크 카운트가 최종 카운트에 도달하는 경우, 검색 윈도우내의 모든 오프셋들이 프로세스되었다. 현재의 검색 윈도우의 종료가 긴박함을 나타내기 위하여, 검색 레이크 카운트 (320)의 출력이 가산기 (324)에 의해 레이크 넓이 버퍼 (312)의 출력과 가산된다.

검색 윈도우 표시의 종료는 안테나 샘플 버퍼 (172) 가 현재의 검색 윈도우에 요구되는 내용물을 중단없이 다음 검색 윈도우에 대한 준비로 대체 안테나로부터의 데이터 샘플들로 충전될 수 있는 시간을 마크한다.

채널 성분 마이크로프로세서 (136) 가 검색 윈도우를 지정하는 경우, 상기 마이크로프로세서는 상기 검색 윈도우가 다수의 안테나에 대해 수행된다는 것을 지정할수 있다. 그러한 경우, 동일한 검색 윈도우 파라미터들은 일련의 안테나들로부터의 샘플들을 사용하여 반복된다. 검색 윈도우의 그러한 그룹은 안테나 검색 세트라고 불린다. 만일 안테나 검색 세트가 채널 성분 마이크로프로세서 (136)에 의해 지정되면, 상기 안테나 세트는 안테나 선택 버퍼 (348)내에 저장된 값에 의해 프로그램된다. 안테나 검색 세트가 완료된 후, 채널 성분 마이크로프로세서 (136) 는 경보를 받는다.

레이크 성분 카운트 (318) 는 현재의 검색 레이크에서 프로세스하도록 남겨진 레이크 성분의 개수를 함유한다. 검색 프로세스가 아이들 상태인 경우 또는 검색 레이크가 완료되자마자 레이크 성분 카운트 (318)에는 프로세스된 각각의 레이크 성분에 대해 한 번 증가되고 레이크 넓이 버퍼 (312) 의 출력이 로드된다.

월시 심벌 누산 카운트 (322)는 현재의 검색 레이크에 대해 누산하도록 남겨진 월시 심벌의 개수를 카운트한다. 검색 프로세스가 아이들 상태인 경우 또는 최종 월시 심벌 누산에 대한 검색 레이크 스윕을 완료한 후 상기 카운터에는 월시 심벌 누산 버퍼 (316) 내에 저장된 바와 같이 누산되는 월시 심벌들의 개수가 로드된다. 그렇지 않으면 상기 카운터는 각각의 검색 레이크의 완료와 함께 증가된다.

입력 유효 카운트 (302) 는 입력 안테나 또는 데시메이터 정렬이 변할 때마다 로드된다. 상기 입력 유효 카운트에는 검색 프로세스가 레이크 넓이 버퍼(312) 의 출력에 기초한 검색 레이크를 프로세스하는 데 필요로 하는 샘플들의 최소 개수가 로드된다(즉, 하나의 월시 심벌 더하기 하나의 레이크 넓이 가치의 샘플들). 안테나 샘플이 안테나 샘플 버퍼 (172)에 기입될 때마다, 입력 유효 카운트 (302) 는 증가된다. 상기 카운트가 최종 카운트에 도달하면, 상기 카운트는 검색 프로세스의 시작을 허용하는 인에이블 신호를 송신한다. 입력 유효 카운트 (302)는 또한 연속적인 검색 윈도우의 오프셋들이 데이터의 연속적인 프로세싱을 허용하지 않을 때 검색 프로세싱을 유지하기 위한 메커니즘을 제공한다.

검색 프로세스는 아이들 상태, 동기 상태, 또는 액티브 상태 중 어느 하나에서 동작한다. 검색기 시퀀스 제어 (350) 는 현재의 상태를 유지시킨다. 통합된 검색 프로세서 (128)는 리셋이 채널 성분 모뎀 (110)에 인가되는 경우 아이들 상태로 초기화시킨다. 아이들 상태 동안, 검색 제어 블록 (166)내의 모든 카운터들 및 누산기들은 위에서 제공된 바와 같은 연관된 검색 파라미터들을 로드한다. 일단 채널 성분 마이크로프로세서 (136)가 제어 워드를 통하여 연속 또는 단일 스텝 검색을 시작하도록 검색 프로세스를 명령하면, 통합된 검색 프로세서 (128) 는 동기 상태로 옳겨진다.

동기 상태에서, 검색 프로세스는 항상 오프셋 월시 심벌 경계를 기다린다. 만일 안테나 샘플 버퍼 (172)내의 데이터가 아직 유효하지 않으면, 또는 전력 제어그룹 정렬 비트가 설정되고 월시 심벌이 전력 제어그룹 경계가 아니면, 통합된 검색 프로세서 (128)는 적절한 조건들이 뒤이은 오프셋 월시 심벌 경계를 만족시킬때까지 동기 상태로 남아 있는다. 적절하게 인에이블된 오프셋 월시 심벌과 함께, 검색 프로세스는 액티브 상태로 옮겨갈 수 있다.

통합된 검색 프로세서 (128)는 검색 레이크를 프로세스할 때까지 액티브 상태를 유지하며, 그 때에 정상적으로 동기 상태로 회귀한다. 만일 통합된 검색 프로세서 (128)이 단일 스텝 모드이면, 검색 윈도우에서 마지막 검색 레이크에 대한 최종 월시 심벌 누산에 대한 마지막 레이크 성분을 완료한 후 액티브 상태로부터 아이들 상태로 갈 수 있다. 그리고 통합된 검색 프로세서(128)는 다른 검색을 시작하기 위하여 채널 성분 마이크로프로세서 (136)를 기다린다. 만일 대신에, 통합된 검색 프로세서 (128)가 연속 모드이면, 이 지점에서 상기 프로세서는 새로운 검색 파라미터 세트를 로드하고 동기 상태로 되돌아가서 새로운 검색이 프로세스되도록 초기 오프셋에서 오프셋 월시 심벌을 기다린다. 액티브 상태는 안테나 데이터 샘플들이 프로세스되는 유일한 상태이다. 아이들 또는 동기 상태에서 검색 프로세스는 단순히 시스템 타임카운트 (342) 로 시간을 추적하고 PN 시퀀스 버퍼 (176) 및 안테나 샘플 버퍼(172) 내부로 계속 기입하여서 검색 프로세스가 액티브 상태로 옮겨가는 경우 이들 버퍼들은 사용될 준비가 된다.

도 14 는 도 9 에 도시된 검색 레이크 (196) 와 같은 검색 윈도우내의 제 2 검색 레이크의 제 1 월시 심벌 누산의 예시적인 타이밍을 나타내는 도이다. 제로 오프셋 기준 시스템 타임 클럭으로 참조된 바와 같은 제 3 월시 심벌이 32 회의 타임 슬라이스로 분리되어 도시되어 있다. 월시 심벌 (3) 에 대응하는 오프셋 월시 심벌 경계 지시가 안테나 샘플 버퍼 (172)가 오프셋에서 프로세스할 유효 샘플들과함께 준비된 것을 나타내는 경우 검색기 상태 (372) 는 동기 상태로부터 액티브 상태로 변한다. 다음의 유용한 타임 슬라이스 동안, 검색 레이크의 제 1 레이크 성분이 프로세스된다. 디모드 전위 처리기 (122)가 타임 슬라이스 (374) 에서 "D" 로 지시된 바와 같이 FHT 프로세서 엔진 (120) 을 사용하지 않으면 검색 프로세스는 타임 슬라이스 (374) 에서 "S" 로 지시된 바와 같이 레이크 성분을 프로세스하기 위하여 각각의 타임 슬라이스를 계속 사용한다. 검색 프로세스는 레이크내의 모든 레이크 성분을 프로세싱하는 것을 끝내고 월시 심벌 (4) 에 대응하는 다음의 오프셋 월시 심벌 경계 앞에서 동기 상태로 돌아간다. 또한 검색 레이크가 완전히 프로세스되었음을 나타내는 터미널 상태에 도달할 때까지 액티브 상태 동안 증가되는 검색 레이크 카운트 상태 (362)가 도시되어 있다. 레이크 성분에 대응하는 각각의 타임 슬라이스 사이에서 증가되는 오프셋 카운트 상태 (364) 가 도시되어 있고, 그러므로 타임 슬라이스 동안 샘플 버퍼 오프셋 판독 어드레스를 유도하는 데 사용될 수 있다. 오프셋 카운트 상태 (364) 는 최적 결과 레지스터 (366) 에 대한 오프셋 카운트와 같이 파이프라인 지연된다. 오프셋 카운트 (368)는 최종 월시 심벌 누산(370) 패스(pass)상에서 증가된다.

따라서, 안테나 샘플들을 버퍼하고 타임 슬라이스된 변환 프로세서를 이용함으로써, 단일 통합된 검색기 프로세서 구성은 검색 파라미터 세트에 구성된 바와 같은 검색을 통하여 독립적으로 시퀀스화될 수 있고, 그 결과를 분석하고 복조 성분 재할당용으로 사용하기 위하여 최상 경로의 요약 리포트를 제공할 수 있다. 이것이 검색에 관련된 마이크로프로세서를 제어하는 작업량을 감소시키므로 덜 비싼프로세서가 사용될 수 있고, 또한 단일 IC상의 완전한 채널 성분 모뎀을 허용함으로써 직접적으로 IC 비용을 감소시킨다.

여기에 설명된 일반적인 원리들은 대체 송신 방식을 사용하는 시스템에도 사용될 수 있다. 상술된 논의는 어떠한 유도 신호도 유용하지 않은 리버스 링크 신호의 수신에 기초하였다. 바람직한 실시예의 포워드 링크 상으로, 기지국은 유도 신호를 송신한다. 유도 신호는 알려진 데이터를 갖는 신호이고 따라서 어느 데이터가 송신되는지 결정하는 데 사용되는 FHT 프로세스는 필요하지 않다. 본 발명을 구체화하기 위하여, 유도 신호를 구비하는 신호를 수신하기 위한 통합된 검색 프로세서는 FHT 프로세서 또는 최대 검출 기능을 포함하지 않는다. 예를 들어, FHT 프로세서 엔진 (120) 및 도 5 의 맥스 탐침 (160) 블록들은 도 15 에 도시된 바와 같은 간단한 누산기 (125) 로 대체될 수 있다. 유도 신호가 유용한 경우 검색 동작은 상술된 바와 같은 획득 모드 채널 검색 동작과 유사하다.

상술된 검색 구조는 다양한 방식으로 검색을 수행하는데 사용될 수 있다. 가장 효율적인 검색은 선형 검색이다. 선형 검색은 원격 장치가 송신중일 확률에도 불구하고 잠재적인 타임 오프셋을 순서대로 선형적으로 검색함으로써 수행된다. 원격 장치 신호에 대해 검색을 하는 경우, 기지국은 기대되는 커버리지 면적 범위를 알아야 한다. 예를들어, 통상적인 기지국은 350 μs의 라운드 트립 지연을 의미하는 대략 50 킬로미터의 범위 또는 바람직한 실시예에서는 대략 430 PN 칩들을 커버한다. 또한, 신호들이 간접적인 경로를 취하는 다중경로 환경에서, 원격 장치 신호는 검색이 거의 1000 개의 다른 PN 오프셋들의 세트에 걸쳐 수행되어야 하는 것을의미하는 두 배의 직접 경로 전파만큼 지연될 수 있다. 일단 원격 장치의 신호가 탐지되고 복조되면, 원격 장치의 대략적인 거리가 알려지고 대다수 유효 다중경로 신호들이 탐지되는 것을 보장하기 위해 검색될 필요가 있는 가능한 PN 오프셋들이 크게 줄어든다.

전력 제어그룹에 대한 주어진 검색에는, 신호가 주어진 PN 오프셋에서 탐지될 수 없는 3가지 이유가 존재한다. 첫째로, 어떠한 신호도 주어진 PN 오프셋에 도착할수 없다. 원격 장치는 여러 개의 다중경로 신호들을 제공할 수 있지만 발생된 다중경로 신호들의 개수는 검색된 모든 오프셋들 중 미소한 부분이다. 따라서, 검색된 오프셋들의 대다수는 정확히 검출 한계값을 초과하는 에너지 성과를 생성하지 못한다. 그 이유는 어떠한 원격 장치 신호도 그 오프셋에 존재하지 않기 때문이다.

둘째로, 신호가 주어진 PN 오프셋에 도착할 수 있지만 검색 통합 시간이 길기 때문에 약해진다. 위에서 설명된 바와 같이, 라디오 채널의 다중경로 특성은 신호 페이딩을 초래할 수 있다. 페이딩은 다중경로 채널의 위상 특성의 결과이다. 다중경로 벡터들이 파괴적으로 가산되는 경우 페이드가 발생하고, 개별적인 어느 벡터보다 작은 수신된 신호를 갖는다. 따라서, 긴 기간 유효한 신호가 검색이 수행되는 때에 우연히 페이드 상태가 되면, 어떤 신호도 검색 프로세스에 의한 탐지에 유용하지 않다.

셋째로, 신호가 주어진 PN 오프셋에 도착하지만, 원격 장치의 송신기가 문제의 시간동안 게이트 오프된다. 위에서 설명된 바와 같이, 바람직한 실시예에서, 원격 장치는 버스트 신호를 발생시킨다. 원격 장치는 가변속도 보코더를 구비하며,상기 보코더는 가변속도 데이터 프레임을 생성한다. 데이터 버스트 랜더마이저는 얼마 동안 원격 장치가 송신하고 얼마 동안 송신되도록 주어진 데이터 속도의 신호를 송신하지 않는지를 결정하고 원격 장치 지정 식별 번호와 그 날의 시각도 결정한다. 전속도 이하로 동작하는 경우, 원격 장치내의 데이터 버스트 랜더마이저는 송신 버스트 내에 액티브 시간을 무작위에 준하게 분포시킨다. 대응하는 데이터 버스트 랜더마이저는 또한 기지국에도 포함되어서 기지국은 시각과 원격 장치 지정 식별 번호에 기초하여 무작위에 준하는 분포를 재생할 수 있지만 속도 정보는 검색 프로세스 동안 유용하지 않다.

상술된 바와 같이, 8 번째 속도 시간 주기는 소위 시간 주기의 중요한 그룹을 결정한다. 이런 식으로, 송신된 신호의 데이터 속도에도 불구하고, 상기 중요한 그룹에 대응하는 각각의 시간 주기는 대응하는 원격 장치가 신호를 송신했던 시간에 확실하게 대응된다. 다른 모든 시간 주기 동안, 원격 장치는 대응하는 인코딩 속도에 좌우되어 송신될 수 있고 또는 송신되지 않을 수도 있다. 선형 검색이 지정되는 경우, 유효 전력 측정을 얻기 위하여, 검색 프로세스는 위에서 보다 상세히 설명된 바와 같은 단일 전력 제어그룹 내에서 시작하고 끝나는 검색 통합 시간(즉, 단일 검색 오프셋에서 월시 누산의 개수)을 제한한다. 단일 전력 제어그룹 내에서만 통합하는 검색은 전력 제어그룹 경계로 동기화된 것으로 일컫는다. 만일 주어진 오프셋에서 검색 프로세스가 전력 제어그룹 경계들을 고려하지 않고 누산되고 원격 장치가 전속도 이하로 송신했다면, 원격 장치의 신호가 게이트 온되는 곳에서 전력 제어그룹에 대응하는 유효검색 결과는 원격 장치의 신호가 게이트 오프되는 뒤이은전력 제어그룹 동안 누산된 잡음이 가산될 수도 있다. 원격 장치의 신호가 게이트 오프된 곳에서 전력 제어그룹에 대응하는 검색 결과들의 가산은 원격 장치의 신호가 게이트 온인 전력 제어 동안 누산된 다른 중요한 결과들을 훼손한다.

검색의 한 방법은 중요한 그룹들에 대응하는 그들의 전력 제어그룹들만 검색하는 것이다. 비록 그러한 중요한 그룹이 검색만을 수행하더라도, 검색 프로세스 및 복조 성분 할당 프로세스는 여전히 누산된 에너지가 검출 문턱 값을 초과하지 않지만 실제로 신호가 채널의 예측 불가능한 페이딩 특성에 의해 오프셋에 존재하는 상황을 처리할 수 있다. 그러므로, 보다 효율적인 방식은 전력 제어그룹이 중요한 그룹에 대응하는 것에 관계없이 모든 전력 제어그룹들에 에너지를 축적하는 하는 것이다. 만일 중요한 그룹에 대응하지 않는 검색에서 에너지가 탐지되면, 부가적인 유효 데이터 지점은 중요한 그룹만의 검색에 기초하여 발생되는 것에 걸쳐 그리고 그 위에 발생된다.

상술된 바와 같이, 프리앰블 검색과 트래픽 채널 동작 동안 수행되는 검색은 상이하다. 원격 장치가 처음에 시스템에 액세스를 시도하는 경우, 상기 원격 장치는 월시 제로 심벌을 사용하는 프리앰블이라 불리는 비이콘 신호를 송신한다. 월시 제로 심벌은 상술된 바와 같은 절반 제로들과 제로들 대신에 모두 논리 제로들을 함유하는 월시 심벌이다. 프리앰블 검색이 수행되는 경우, 검색기는 액세스 채널상에 월시 제로 심벌 비이콘 신호를 송신하는 임의의 원격 장치를 찾는다. 바람직한 실시예에서, 프리앰블의 송신은 항상 전속도이고 결코 게이트 오프되지 않는다. 그러므로 프리앰블 동안, 전력 제어그룹 경계들과 동기화가 필요 없다.

여기에 구체적으로 설명되지 않았지만 본 발명이 적용될 수 있는 스프레드 스펙트럼 다중 액세스 통신 시스템에 대한 다양한 구성이 존재한다. 예를들어, 월시 인코딩 및 FHT 디코딩 대신으로 다른 인코딩 및 디코딩 수단이 사용될 수 있다. 이전의 바람직한 실시예에 대한 설명에 의해 당 분야의 당업자는 본 발명을 만들고 또는 이용할 수 있다. 당 분야의 당업자에게 이들 실시예에 대한 다양한 변형은 자명할 것이고, 여기에 정의된 포괄적인 원리들은 창의적인 재능을 사용하지 않고도 다른 실시예들에 적용될 수 있다. 따라서, 본 발명은 여기에 설명된 실시예들로 제한되지 않으며 여기에 개시된 원리들과 새로운 특성들에 일치하는 가장 넓은 범위에 부합될 것이다.

Claims (14)

1. 제로 오프셋 기준 시간으로부터 오프셋된 경로 지연 시간에서 호출 신호 세기를 결정하기 위하여, 공통 주파수 대역을 공유하는 스프레드 스펙트럼 호출 신호 그룹으로 이루어진 신호를 수신하고 상기 그룹사이에서 상기 호출 신호중의 하나를 분리시키는 방법으로서, 각각의 상기 스프레드 스펙트럼 호출 신호는 고정 길이의 그룹에서 일련의 심벌로 인코딩된 일련의 비트를 포함하며, 상기 일련의 심벌은 전력 제어 그룹으로 함께 그룹화되며, 공통 전력 제어 그룹내의 각각의 심벌은 공통 전력 레벨에서 전송되고, 상기 전력 제어 그룹은 버스트로 전송되어 있는 신호 수신 및 분리 방법에 있어서,

   PN 시퀀스 버퍼에 PN 시퀀스 데이터 비트를 저장하는 단계;

   제한된 크기를 가진 샘플 버퍼에 호출 신호 샘플의 제 1 수신 세트를 저장하는 단계;

   제 1 디스프레드 출력을 생성하기 위하여, 상기 PN 시퀀스 버퍼로부터 제 1 세트의 PN 시퀀스 데이터 비트로 제 1 경로 지연 시간에 해당하는 상기 샘플 버퍼로부터 상기 호출 신호 샘플의 제 1 고정된 길이 세트를 디스프레드하는 단계;

   호출 신호 샘플의 제 2 수신된 세트를 상기 샘플 버퍼에 저장하는 단계; 및

   제 2 디스프레드 출력을 생성하기 위하여, 상기 PN 시퀀스 버퍼로부터 상기 제 1 세트의 PN 시퀀스 데이터 비트로 제 2 경로 지연 시간에 해당하는 상기 샘플 버퍼로부터 호출 신호 샘플의 제 2 고정 길이 세트를 디스프레드하는 단계를 포함하며,

   호출 신호 샘플의 상기 제 2 고정 길이 세트는 호출 신호 샘플의 상기 제 1 고정 길이 세트와 같은 복수의 호출 신호 샘플을 포함하며, 호출 신호 샘플의 상기 제 1 및 제 2 수신된 세트의 길이는 호출 신호 샘플의 상기 제 1 및 제 2 고정 길이 세트의 고정 길이의 프랙션이며,

   호출 신호 샘플의 상기 제 1 및 제 2 고정 길이 세트를 저장하는 상기 단계와, 호출 신호 샘플의 상기 제 1 및 제 2 고정 길이 세트를 디스프레드하는 상기 단계는 상기 호출 신호중의 상기 하나가 상기 전력 제어 그룹들중의 하나를 포함할 확률과는 무관하게 수행되는 것을 특징으로 하는 신호 수신 및 분리 방법.
2. 공통 주파수 대역을 공유하는 스프레드 스펙트럼 신호의 그룹으로 이루어진 신호를 수신하고 상기 제 1 신호의 제로 오프셋 기준 시간으로부터 오프셋된 경로 지연시간에서 신호 세기를 결정하기 위하여 스프레드 스펙트럼 신호의 상기 그룹사이에서 제 1 신호를 분리시키는 방법으로서, 상기 제 1 신호는 일련의 심벌을 포함하고, 상기 일련의 상기 심벌중 일부는 심벌 세트로 함께 그룹화되고, 공통 심벌 세트의 각각의 심벌은 고정 전력 레벨에서 전송되며, 연속적인 심벌 세트는 다양한 신호 레벨에서 전송되며, 상기 다양한 신호 레벨은 0 레벨을 포함하며, 상기 제 1 신호의 전송은 게이트오프되어 있는 신호 수신 및 분리 방법에 있어서,

   제 1 전력 평가를 하기 위하여, 제 1 오프셋에서 상기 제 1 신호에 대한 제 1 심벌에 해당하는 호출 신호 샘플의 제 1 세트를 검색하는 단계;

   제 2 전력 평가를 하기 위하여, 상기 제 1 오프셋에서 상기 제 1 신호에 대한 제 1 심벌 세트에 해당하는 호출 신호 샘플의 제 2 세트를 검색하는 단계;

   심벌 세트 전력 레벨 평가를 하기 위하여, 상기 제 1 오프셋에서 상기 제 1 및 제 2 전력 평가를 합하는 단계;

   제 3 전력 평가를 하기 위하여, 제 2 오프셋에서 상기 제 1 신호에 대한 제 2 심벌 세트에 해당하는 호출 신호 샘플의 제 3 세트를 검색하는 단계;

   제 4 전력 평가를 하기 위하여, 상기 제 2 오프셋에서 상기 제 1 신호에 대한 상기 제 2 심벌 세트에 해당하는 호출 신호 샘플의 제 4 세트를 검색하여 그의 제 4 전력 평가를 하는 단계; 및

   상기 제 2 오프셋에서 심벌 세트 전력 레벨 추정을 위하여, 상기 제 3 및 제 4 전력 추정을 더하는 단계를 포함하며,

   상기 제 1 심벌 세트와 상기 제 2 심벌 세트는 시간 접근 심벌 세트에 해당하며, 검색의 상기 단계는 상기 고정 전력 레벨을 무시하고 연속적으로 수행되는 것을 특징으로 하는 신호 수신 및 분리 방법.
3. 제 1 항에 있어서, 호출 신호 샘플의 상기 제 1 고정 길이는 호출 신호 샘플의 1개의 월시 심벌을 포함하는 것을 특징으로 하는 방법.
4. 제 1 항에 있어서, 호출 신호 샘플의 제 1 수신 세트를 저장하는 상기 단계는 호출 신호 샘플의 2개의 월시 심벌을 저장하는 단계를 구비하는 것을 특징으로하는 방법.
5. 제 1 항에 있어서, 호출 신호 샘플의 제 2 수신 세트를 저장하는 상기 단계는 호출 신호 샘플의 2개의 PN 칩들을 저장하는 단계를 구비하는 것을 특징으로 하는 방법.
6. 제 1 항에 있어서, 추가적인 경로 지연 시간에 해당하는 상기 샘플 버퍼로부터 복수의 호출 신호 샘플의 추가적인 고정 길이 세트를 디스프레드하는 단계를 더 구비하는 것을 특징으로 하는 방법.
7. 제 6 항에 있어서, 상기 제 1 경로 지연, 제 2 경로 지연 및 상기 추가적인 경로 지연에 해당하는 한 세트의 복조된 에너지값들을 측정하는 단계를 더 구비하는 것을 특징으로 하는 방법.
8. 제 6 항에 있어서, 하나 이상의 복조된 최대 에너지값을 검출하는 단계를 더 구비하는 것을 특징으로 하는 방법.
9. 제 7 항에 있어서, 상기 하나 이상의 복조된 최대 에너지값에 기초하여 한 세트의 핑거(finger)를 할당하는 단계를 더 구비하는 것을 특징으로 하는 방법.
10. 제 2 항에 있어서, 상기 호출 신호 샘플의 제 1 세트는 2개의 월시 심벌을 포함하는 것을 특징으로 하는 방법.
11. 제 10 항에 있어서, 상기 호출 신호 샘플의 상기 제 2 세트는 2개의 월시 심벌을 포함하는 것을 특징으로 하는 방법.
12. 제 2 항에 있어서, 상기 호출 신호 샘플의 제 3 세트는 2개의 PN 칩들을 포함하는 것을 특징으로 하는 방법.
13. 제 12 항에 있어서, 상기 호출 신호 샘플의 제 4 세트는 2개의 PN 칩들을 포함하는 것을 특징으로 하는 방법.
14. 제 2 항에 있어서, 하나 이상의 복조된 최대 에너지값을 검출하는 단계를 더 구비하는 것을 특징으로 하는 방법.

Images