KR100379703B1 - 디스플레이의구동방법및장치 - Google Patents

디스플레이의구동방법및장치 Download PDF

Info

Publication number
KR100379703B1
KR100379703B1 KR1019950043107A KR19950043107A KR100379703B1 KR 100379703 B1 KR100379703 B1 KR 100379703B1 KR 1019950043107 A KR1019950043107 A KR 1019950043107A KR 19950043107 A KR19950043107 A KR 19950043107A KR 100379703 B1 KR100379703 B1 KR 100379703B1
Authority
KR
South Korea
Prior art keywords
error
pixel
dot
circuit
pixels
Prior art date
Application number
KR1019950043107A
Other languages
English (en)
Other versions
KR960019054A (ko
Inventor
덴다하야토
나카지마마사미찌
코사카이아사오
오노데라순이찌
고바야시마사유키
마스나가세이지
Original Assignee
가부시키가이샤 후지츠 제네랄
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 후지츠 제네랄 filed Critical 가부시키가이샤 후지츠 제네랄
Publication of KR960019054A publication Critical patent/KR960019054A/ko
Application granted granted Critical
Publication of KR100379703B1 publication Critical patent/KR100379703B1/ko

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007Display of intermediate tones
    • G09G3/2059Display of intermediate tones using error diffusion
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296Driving circuits for producing the waveforms applied to the driving electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/2803Display of gradations

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야.
본 발명은 입력신호의 1도트를 복수화소로 구성하고, 1화소단위로 오차확산을하여 중간조표시를 행하는 것에 의해 고밀도로 섬세한 영상을 얻도록 한 디스플레이의 구동방법 및 장치에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제
본발명의 목적은 처리신호의 비트수를 줄여도 해상도의 저하가 없고, 게다가 독특한 문양이 나타나는 일이 없는 구동방법과 장치를 제공하는 것이다.
3. 발명의 해결방법의 요지
본발명은 양자화되게 입력한 원화소영상신호와 이것 보다 이전의 데이터와의 휘도오차를 주위에 확산하여 의사중간조를 얻는 오차확산처리회로에 있어서, 상기 입력신호의 1도트를 복수화소로 변환한다. 변환된 각화소마다, 이전의 데이터와 비교하여 휘도오차를 검출하고, 또 계수를 곱해서 청감보정을 하고, 예를들면 1라인과거의 재현오차, 1도트과거의 재현오차 또 1라인1도트과거의 재현오치a를 얻고, 이들을 원래의 화소에 각가 가산한다.
4. 발명의 중요한 용도
본 발명은 이와같이 단위화소로 오차확산을하여 중간조를 표시하는 것에 의하여 필요한 도트수를 넘어서 중간조표시영역을 넓히지 않고 중간조표시할 수 있다.

Description

디스플레이의 구동방법 및 장치
본 발명은 입력신호의 1도트를 복수화소로 구성하고, 1화소단위로 오차확산을하여 중간조표시를 행하는 것에 의해 고밀도로 섬세한 화상을 얻도록 한 디스플레이의 구동방법 및 장치를 제공하는 것이다.
최근에는 박형 경량의 표시장치로서, PDP(Plasma Dsplay Panel)이 주목되고 있다. 이 PDP의 구동방식은 종래의 CRT구동방식과는 전혀 다르게 되어 있고, 디지탈화된 화상입력신호에 의한 직접접속방식이다. 따라서 패널면으로부터 발광되는 휘도계조(luminance and tone)는 처리신호의 비트수(bit number)에 의하여 결정된다.
PDP는 기본적특성이 다른 AC구동형과 DC구동형의 2방식으로 구분되지만, DC구동형PDP에서는 이미 과제로 되어 있던 휘도와 수명에 대하여 개선 수법의 보고가 있어 실용화를 향하여 진전중이다.
그러나, AC구동형PDP에서는 휘도와 수명에 대해서는 충분한 특성이 얻어지고 있으나, 계조표시에 관해서는 시작레벨로 최대 64계조표시까지의 보고밖에 없었다.
그런데도, 최근에는 어드레스 표시분리형구동법(ADS subfield method)에 의한 256계조의 수법이 제안되고 있다.
이 방법에 사용되는 PDP(플라즈마 디스플레이 패널)의 구동시퀀스(drive suquence)와 구동파형이 제1도(a)(b)에 나타내진다.
제1도(a)에 있어서, 1프레임(frame)은 휘도의 상대비가 1, 2, 4, 8, 16, 32, 64, 128의 8개의 서브필드(subfield)로 구성되고, 8화면의 휘도의 조합으로 256계조의 표시를 행한다.
제1도(b)에 있어서, 각각의 서브필드에서는 리프레시(refresh)한 1화면분의 데이터의 기입을 행하는 어드레스기간과 그 서브필드의 휘도레벨을 결정하는 서스팅기간(sustaining duration)으로 구성된다. 어드레스기간에서는 최초전화면동시에 각 픽셀(pixel)에 초기적으로 벽전하가 형성되고, 그후 서스팅펄스가 전화면에 부여되어 표시를 행한다. 서브필드의 밝기는 서스팅펄스의 수에 비례하여 소정의 휘도로 결정된다. 이와 같이해서 256계조표시가 실현된다.
상기 어드레스기간은, 서스팅기간의 대소에 구애받지 않고 일정하기 때문에 이상과 같은 AC구동방식에서는 계조수를 늘리면 늘릴수록 1프레임기간내에서 패널을 점등발광시키는 준비기간으로서의 어드레스기간의 비트수가 증가하기 때문에 발광기간으로서의 서스팅기간이 상대적으로 짧아지게 되어 최대휘도가 저하한다.
이와 같이 패널면으로부터 발광되는 휘도계조는 처리신호의 비트수에 의하여 결정된다. 처리신호의 비트수를 늘리면 화질은 향상하지만 발광휘도가 저하하고, 반대로 처리신호의 비트수를 줄이면 발광휘도가 증가하지만 계조표시가 적어지게 되어 화질의 저하를 초래한다.
입력신호의 비트수보다도 출력구동신호의 비트수를 줄여나가면서 입력신호와 발광휘도와의 농도오차를 최소로 하기 위한 오차확산처리는 의사중간조를 표현하는 처리이고, 적은 계조로 농염표현하는 경우에 사용된다.
종래의 일반적인 오차확산처리회로가 제2도에 나타나 있다.
이 회로에 있어서, 영상신호입력단자(30)에 n (예를들면 8) 비트의 원화소Ai. j의 영상신호가 입력되고, 수직방향가산회로(31), 수평방향가산회로(32)를 경과하고, 또 비트변환회로(33)으로 비트수를 m (예를들면 4) 비트로 줄이는 처리를하여 영상출력단자(34)로부터 PDP구동회로를 경과하여 PDP를 발광한다.
또, 상기 수평방향가산회로(32)로부터의 오차확산신호가 오차검출회로(35)의 ROM(38)에 미리 기억된 직전의 데이터와 비교된다. 양신호간에 차가있으면 가산기(39)로 그 합을 취해서 오차하중회로(40),(41)로 소정의 계수를 곱해서 청감보정(weighting)을 하여 오차검출출력을 얻는다. 이 오차검출출력이, 원화소Ai, j보다 h라인의 전의 화소, 예를들면 1라인만큼 과거에 발생한 재현오차 Ej-1를 출력하는 h라인지연회로(36)을 통하여 상기 수직방향가산회로(31)에 가산됨과 동시에, 원화소 Ai, J보다 d도트전의 화소, 예를들면 1도트만큼 과거에 발생한 재현오차 Ei-1를 출력하는 d도트지연회로(37)를 통하여 상기 수평방향가산회로(32)에 가산된다. 또한 상기 오차하중회로(40),(41)에서의 계수는 일반적으로 이들 계수의 전체의 합이 1이 되도록 설정한다.
이 결과, 비트변환회로(33)의 출력단자에는 제4도에 나타내는 바와 같이 순간적으로는 실선의 계단상과 같은 4비트로 표시되는 발광휘도레벨이 출력됨에도 구애받지 아니하고, 실제로는 상기 실선의 계단상의 상하의 발광휘도레벨이 소정의 비율로 교대로 출력되므로, 평균화된 상태로 인식되어 실선과 같은 y = x 의 보정휘도선이 된다.
제1도(a)에 나타내는 구동방법에서는 1프레임을 8개의 서브필드로하여 256계조로 했다. 이 계조수를 늘이면 화질이 향상하지만 발광휘도가 저하한다. 반대로제3도(a)에 나타내는 바와 같이 1프레임을 6개의 서브필드로 구성하고, 처리비트수를 줄이면 발광휘도가 증가한다. 제3도(b)에 나타내는 바와 같이 1프레임을 4개의 서브필드로 구성하고, 처리신호으 비트수를 줄이면 더욱더 그경향이 커지게 된다.
이상과 같은 중간조표시기술은 밝기를 종횡시간의 각 방향으로 확산시키는 것에 의하여 중간조를 만들어 내므로, 해상도의 저하나 독특한 문양이 나타난다.
따라서, 본 발명의 목적은 처리신호의 비트수를 줄여도 해상도의 저하가 없고, 게다가 독특한 문양이 나타나는 일이 없는 구동방법과 장치를 제공하는 것이다.
상기 목적을 달성하기 위해, 본 발명은 화소/도트변환부(50)에서 1도트를 예를들면 4화소A, B, C, D로 변환하고, 그중의 하나의 화소, 예를들면 화소D가 오차확산회로(28)에 입력한 것으로 한다.
화소D는, 이 오차확산회로(28)내의 오차검출회로(35)에 입력하면, ROM(38)에 미리 기억된 직전의 데이터A, B, C와 비교되어서 가산기(39)로 그합을 취해서 오차하중회로(40),(41),(53)에서 각각 소정의 계수를 곱해서 청감보정을 하여 오차신호b, c, a를 얻는다. 예를들면 1라인과거의 재현오차b는, h라인지연회로(36)을 통하여 상기 수직방향가산회로(31)에 가산된다. 1도트과거의 재현오차c는, d도트지연히로(37)를 통하여 상기 수평방향가산회로(32)에 가산된다. 또 1라인 1도트과거의 재현오차a는 p라인q도트지연회로(52)를 통하여 상기 경사방향가산회로(51)에 각각 화소D에 가산된다.
각 재현오차a, b, c가 가산되어 화소단위로 오차확산을하여 중간조를 만들어표시하는 것에 의해 필요한 도트(해상도)수를 넘어서 중간조표시영역을 확장하지 않고, 중간조표시가능하다.
따라서, 처리신호의 비트수를 줄여도 해상도의 저하가 없고, 게다가 독특한 문양이 나타나는 일이 없는 효과를 가진다.
본 발명의 다른 목적과 작용은 이하에 나타내는 실시예에 의해 보다 명확해질 것이다.
본 발명의 기본적인 사고방식은 다음과 같습니다.
종래 중간조표시기술에서 해상도가 저하하는 것은 필요한 도트수(해상도)보다도 중간조표시기술의 확산영역이 넓어지는 것에 기인한다.
이것은 「필요한 도트수 = 화소수」라는 디스플레이구동방법을 채용하고 있는 한, 해결하는 것은 이론적으로 무리이다.
그런데도, 현재 디스플레이는 대형화의 경향에 있고 그것에 다른 1도트의 크기도 대형화하고 있다. 예를들면 21인치형 PDP의 1도트의 크기느0.66mm각이지만 42인치형 PDP의 1도트의 크기느 1.08mm각이다.
그래서, 본 발명에서는 1도트를 복수화소로 표시하는 수단을 취하고, 「필요한 도트수 < 화소수」라는 디스플레이구성을 실현시키고, 1도트내의 화소단위로 오차확산을하여 중간조를 만들어 낸다는 것이다.
이와 같이 1도트내의 화소단위로 오차확산을하여 중간조를 만들어 표시하면 필요한 도트(해상도)수를 넘어서 중간조표시영역을 넓히는 일 없이 중간조표시할 수 있다.
이 때문에 구동회로측에서는 비트수를 줄여 발광휘도를 증가시킨 상태로, 필요한 도트수를 확보한 중간조표시기술에 의해 고휘도, 또한 섬세한 영상을 얻을 수 있다.
다음에 본 발명의 실시예로서 1비트를 4화소로 표시하는 디스플레이에 대하여 도면에 의거하여 설명한다.
제5도에 있어서, 30은 n비트의 원화소의 영상신호입력단자이고, 이 영상신호입력단자(30)에는 필요한 도트수의 영상을 전송해 간다. 예를 들면 VGA상당의 수평640×수직480도트로 한다.
이 영상신호입력단자(30)은, 1도트를 복수화소, 예를들면 4화소로 변환하는 화소/도트변환부(50)에 접속되고, 또 오차확산회로(28), 구동부(43)을 지나 표시패널로서의 PDP에 접속된다. 이 구동부(43)에는 입력신호의 비트수보다도 출력구동신호의 비트수를 줄이기 위해 제2도에 있어서와 같은 비트변환회로(33)를 포함하여도 좋고, 포함하지 않아도 좋다.
상기 오차확산회로(28)은, 수직방향가산회로(31), 수평방향가산회로(32), 경사방향가산회로(51), 오차검출회로(35), h라인지연회로(36), d도트지연회로(37), p라인q도트지연회로(52)로 된다.
또 오차검출회로35는, 미리 과거의 데이터를 기억해 두는 ROM(38)과 이 ROM(38)의 데이터를 입력한 데이터에 가산하는 가산기(39)와, 가산출력에 소정의 계수를 곱해서 청감보정을 하고, 오차검출출력을 원화소보다 전의 화소와의 사이에 생긴 재현오차를 출력하는 오차하중회로(40),(41),(53)으로 된다.
상기 구동부(43)은, 영상입력신호1도트가 예를들면 중간조출력으로서 종, 횡으로 각각 2등분한 4화소표시로하면 각화소마다 구동하도록 표시계조수의 낮은 것이 사용된다.
이상과 같은 구성에 있어서, 영상신호입력단자(30)에 입력한 원화소의 영상신호가 화소/도트변환부(50)에서 1도트가 복수화소로 변경된다.
복수화소로 변환된 후, 오차확산회로(28)에 의해 화소단위로 오차확산처리를하여 중간조표시된다.
여기서 제6도에 나타내는 바와 같이, 입력한 원화소의 영상신호X와Y의 각 1도트가 화소/도트변환부(50)에서 각각 A, B, C, D와 E, F,G, H의 4화소로 변환된 것으로 한다.
화소D(i,j)의 오차확산의 경우를 설명하면, 상기 화소/도트변환부(50)에서 1도트가 4화소로 변환되어 화소D가 오차확산회로(28)에 입력한다.
화소D는, 수직방향가산회로(31), 수평방향가산회로(32), 경사방향가산회로(51)를 지나, 오차검출회로(35)에 입력하며, ROM(38)에 미리 기억된 데이터 A, B, C와 비교되어서 정 또는 부의 오차가 검출되어 가산기(39)로 그 오차와 입력한 데이터와의 합을 취해서 오차하중회로(40),(41),(53)에 각각 소정의 계수를 곱해서 청감보정을하여 오차신호b, c, a를 얻는다. 이 오차검출신호b, c, a 즉, 예를들면 1라인만큼 과거에 발생한 재현오차b는, h라인지연회로(36)을 통하여 상기 수직방향가산회로(31)에서 가산되고, 1라인만큼 과거에 발생한 재현오차c는, d라인지연회로(37)을 통하여 상기 수평방향가산회로(32)에서 가산되고, 또 1라인 1도트만큼 과거에 발생한 재현오차a는, p랑니q도트지연회로(52)를 통하여 상기 경사방향가산회로(51)에서 각각 화소D에 가산된다.
또한, 상기 오차하중회로(40), (41), (53)에서의 계수는 일반적으로 이들의 전체의 계수의 합이 1로 되도록 설정된다.
각 재현오차a, b, c가 가산되어 구동부(43)에 놓이면 이 구동부(43)은 표시계조수의 낮은 것이 사용되고 있으므로, 각 화소단위마다 구동하여 중간조표시를 한다.
이와 같이하여 1도트내의 화소단위로 오차확산을하여 중간조를 만들어 표시하는 것에 의해 필요한 도트(해상도)수를 넘어서 중간조표시영역을 넓히지 않고 중간조표시할 수 있다.
상기 실시예에서는 화소D에 대하여 재현오차a, b, c의 조합에 의한 오차확산을 행했으나, 이것에 한정되는 것은 아니고, a만의 경우, b만의 경우, c만의 경우, a와 b의 조합에 의한 경우, a와c의 조합에 의한 경우, b와c의 조합에 의한 경우라도 좋다. 또 e를 부가한 경우라도 좋다.
상기 실시예에서는 제7도(a)와 같이 영상입력신호1도트가 중간조출력으로서 종,횡으로 각각 2등분한 4화소표시로 했으나, 이것에 한정하는 것은 아니고, 제7도(b)와 같이 영상입력신호1도트가 중간조출력으로서 종2등분,횡3등분한 6화소표시로하는 것도 가능하고, 제7도(c)와 같이 영상입력신호1도트가 중간조출력으로서 횡방향만 3등분한 3화소표시로 하는 것도 가능하고, 종,횡의 배분비는 입으로 선택할 수 있다.
상기 실시예에서는 영상신호입력단자30에 입력한 원화소의 영상신호는 제3도(a)에 나타내는 바와 같이 1프레임을 6개의 서브필드로 구성하거나, 제3도(b)에 나타내는 바와 같이 1프레임을 4개의 서브필드로 구성하는 등해서 처리신호의 비트수를 중이는 것으로서, 휘도레벨이 제4도의 경우보다도 보다 큰 단차를 지닌 계단상의 특성의 것이라도 좋다.
제1도는 256계조의 수법에 있어서의 구동시퀀스와 구동파형도.
제2도는 종래의 디스플레이 구동장치를 나타내는 블록도.
제3도에 있어서, (a)는 64계조의 수법에 있어서의 구동시퀀스, (b)는 32계조의 수법에 있어서의 구동시퀀스.
제4도는 종래회로에 의한 구동신호대 발광휘도레벨의 특성선도.
제5도는 본 발명에 의한 디스플레이 구동장치의 한 실시예를 나타내는 블록도.
제6도는 본 발명에 의한 화소변환과 오차확산처리에 의한 중간조표시의 작용설명도.
제7도는 화소변환의 복수 실시예의 설명도.
* 도면의 주요부분에 대한 부호의 설명 *
28 - 오차확산회로 35- 오차검출회로
38 - 메모리 39 - 가산기
43 - 구동부 50 - 화소/도트변환부

Claims (5)

  1. 양자화되게 입력한 원화소영상신호와 이것 보다 이전의 데이터와의 휘도오차를 주위에 확산하여 의사중간조를 얻는 오차확산처리회로에 있어서,
    상기 원화소영상신호의 1도트를 복수화소로 변환하고,
    변환된 상기 복수화소 각각을 1화소단위로 과거의 화소의 데이터에 의거하여 오차확산을 수행하여 중간조표시하도록 한 것을 특징으로 하는 디스플레이의 구동방법.
  2. 양자화되게 입력한 원화소영상신호와 이것 보다 이전의 데이터와의 휘도오차를 주위에 확산하여 의사중간조를 얻는 오차확산처리회로에 있어서, 상기 원화소영상신호의 1도트를 복수화소로 변환하는 화면/도트변환부(50)과, 1화소마다 입력데이터와 미리 기억된 데이터와에 의거해서 재현오차를 출력하고, 이 재현오차의 출력을 입력신호의 1화소마다 가산하여 오차확산을 하는 오차확산회로(28)과 이 오차확산된 각 화로소 중간조표시하기 위한 표시계조수의 낮은 구동부(43)를 구비하여 이루어진 것을 특징으로 하는 디스플레이의 구동장치.
  3. 제2항에 있어서. 화소/도트변환부(50)는, 1도트를 4화소로 변환하는 것으로 되며, 오차확산회로(28)은, 1화소마다 입력데이타와 미리 기억된 데이터와에 의거하여 적어도 수직방향, 수평방향, 경사방향의 어느 1이상의 재현오차를 출력하는오차검출회로(35)와, 이 재현오차를 지연하는 지연회로와, 이 지연회로의 출력을 입력한 원1화소마다 가산하는 가산회로로 이루어진 것을 특징으로 하는 디스플레이의 구동장치.
  4. 제3항에 있어서, 오차검출회로(35)는, 미리 과거의 데이터를 기억해두는 메모라(38)와, 이 메모리(38)의 데이터를 입력한 데이터에 가산하는 가산기(39)와, 가산출력에 소정의 계수를 곱해서 청감보정을 하고, 오차검출출력을 원화소보다 전의 화소와의 사이에 생긴 재현오차를 출력하는 오차하중회로로 이루어진 것을 특징으로 하는 디스플레이의 구동장치.
  5. 제2항 내지 제4항 중 어느 한 항에 있어서, 표시패널은, PDP 또는 액정디스플레이패널로 되는 것을 특징으로 하는 디스플레이의 구동장치.
KR1019950043107A 1994-11-25 1995-11-23 디스플레이의구동방법및장치 KR100379703B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP06314330A JP3139312B2 (ja) 1994-11-25 1994-11-25 ディスプレイ駆動方法および装置
JP94-314330 1994-11-25

Publications (2)

Publication Number Publication Date
KR960019054A KR960019054A (ko) 1996-06-17
KR100379703B1 true KR100379703B1 (ko) 2003-07-18

Family

ID=18052039

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950043107A KR100379703B1 (ko) 1994-11-25 1995-11-23 디스플레이의구동방법및장치

Country Status (6)

Country Link
US (1) US6069610A (ko)
EP (1) EP0714085A1 (ko)
JP (1) JP3139312B2 (ko)
KR (1) KR100379703B1 (ko)
AU (1) AU701200B2 (ko)
CA (1) CA2163155C (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100889428B1 (ko) * 2002-03-15 2009-03-23 히다찌 플라즈마 디스플레이 가부시키가이샤 플라즈마 디스플레이 장치의 구동 방법

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW386220B (en) * 1997-03-21 2000-04-01 Avix Inc Method of displaying high-density dot-matrix bit-mapped image on low-density dot-matrix display and system therefor
JPH10326088A (ja) * 1997-03-24 1998-12-08 Ngk Insulators Ltd ディスプレイの駆動装置及びディスプレイの駆動方法
JP3750889B2 (ja) * 1997-07-02 2006-03-01 パイオニア株式会社 ディスプレイパネルの中間調表示方法
JP3437743B2 (ja) 1997-07-18 2003-08-18 日本碍子株式会社 ディスプレイの駆動装置及びディスプレイの駆動方法
JP3045284B2 (ja) 1997-10-16 2000-05-29 日本電気株式会社 動画表示方法および装置
JP2994633B2 (ja) 1997-12-10 1999-12-27 松下電器産業株式会社 疑似輪郭ノイズ検出装置およびそれを用いた表示装置
JP3912633B2 (ja) * 1998-01-23 2007-05-09 ソニー株式会社 画像処理方法および装置
US6496194B1 (en) * 1998-07-30 2002-12-17 Fujitsu Limited Halftone display method and display apparatus for reducing halftone disturbances occurring in moving image portions
US6965389B1 (en) * 1999-09-08 2005-11-15 Victor Company Of Japan, Ltd. Image displaying with multi-gradation processing
KR100644565B1 (ko) * 1999-09-21 2006-11-13 삼성전자주식회사 강유전성 액정디스플레이장치에서 양자화 에러 보정방법 및 그장치
JP3357666B2 (ja) * 2000-07-07 2002-12-16 松下電器産業株式会社 表示装置および表示方法
KR100729778B1 (ko) * 2000-08-17 2007-06-20 삼성전자주식회사 충전 불량 방지 기능을 갖는 액정 표시 장치
KR100375920B1 (ko) * 2000-09-26 2003-03-31 학교법인 인하학원 플라즈마 디스플레이(pdp)에서의 의사윤곽 저감을 위한룩업테이블(lut)을 이용한 오차확산 방법
JP2002123213A (ja) * 2000-10-18 2002-04-26 Fujitsu Ltd 画像表示のためのデータ変換方法
US7023457B2 (en) * 2001-03-13 2006-04-04 Intel Corporation System and method for intensity control of a pixel
KR100403698B1 (ko) * 2001-07-13 2003-10-30 삼성에스디아이 주식회사 다계조 화상 표시 방법 및 그 장치
JP3861113B2 (ja) * 2001-08-30 2006-12-20 株式会社日立プラズマパテントライセンシング 画像表示方法
TW550620B (en) * 2002-03-18 2003-09-01 Chunghwa Picture Tubes Ltd Color tuning device and method of plasma display panel
US6809386B2 (en) * 2002-08-29 2004-10-26 Micron Technology, Inc. Cascode I/O driver with improved ESD operation
US7239670B2 (en) * 2002-12-11 2007-07-03 Broadcom Corporation Pre-emphasis of TMDS signalling in video applications
KR20040094084A (ko) * 2003-05-01 2004-11-09 엘지전자 주식회사 플라즈마 디스플레이 패널 및 그 구동방법
KR100919222B1 (ko) * 2007-09-19 2009-09-28 한국전자통신연구원 테스트 케이스의 성능 평가 방법 및 장치
US7692483B2 (en) * 2007-10-10 2010-04-06 Atmel Corporation Apparatus and method for preventing snap back in integrated circuits
US8085604B2 (en) * 2008-12-12 2011-12-27 Atmel Corporation Snap-back tolerant integrated circuits
JP2015203811A (ja) * 2014-04-15 2015-11-16 株式会社ジャパンディスプレイ 表示装置および表示制御方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4890167A (en) * 1986-10-17 1989-12-26 Matsushita Electric Industrial Co., Ltd. Apparatus for processing image signal
GB2202661A (en) * 1987-02-12 1988-09-28 Compaq Computer Corp Gas plasma display
US5138303A (en) * 1989-10-31 1992-08-11 Microsoft Corporation Method and apparatus for displaying color on a computer output device using dithering techniques
ATE158667T1 (de) * 1992-05-19 1997-10-15 Canon Kk Verfahren und einrichtung zur steuerung einer anzeige
JP2804686B2 (ja) * 1992-09-30 1998-09-30 三洋電機株式会社 画像情報処理方法及び画像情報処理装置
US5596349A (en) * 1992-09-30 1997-01-21 Sanyo Electric Co., Inc. Image information processor
JP3171993B2 (ja) * 1993-05-24 2001-06-04 キヤノン株式会社 画像処理方法及び装置
US5592592A (en) * 1994-07-01 1997-01-07 Seiko Epson Corporation Method and apparatus for minimizing artifacts in images produced by error diffusion halftoning utilizing ink reduction processing
US5623281A (en) * 1994-09-30 1997-04-22 Texas Instruments Incorporated Error diffusion filter for DMD display

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100889428B1 (ko) * 2002-03-15 2009-03-23 히다찌 플라즈마 디스플레이 가부시키가이샤 플라즈마 디스플레이 장치의 구동 방법

Also Published As

Publication number Publication date
AU3798695A (en) 1996-05-30
AU701200B2 (en) 1999-01-21
KR960019054A (ko) 1996-06-17
JP3139312B2 (ja) 2001-02-26
US6069610A (en) 2000-05-30
JPH08152863A (ja) 1996-06-11
CA2163155A1 (en) 1996-05-26
EP0714085A1 (en) 1996-05-29
CA2163155C (en) 2003-09-23

Similar Documents

Publication Publication Date Title
KR100379703B1 (ko) 디스플레이의구동방법및장치
US6344839B1 (en) Drive method and drive circuit of display device
US7256755B2 (en) Display apparatus and display driving method for effectively eliminating the occurrence of a moving image false contour
JP3006363B2 (ja) Pdp駆動方法
US7633468B2 (en) Image processing apparatus and method of plasma display panel
JP3158883B2 (ja) ディスプレイ装置の誤差拡散回路
JP2003177697A (ja) 映像表示装置
JP3324313B2 (ja) ディスプレイ駆動方法および装置
JP3414161B2 (ja) 擬似中間調画像表示装置
JP3089960B2 (ja) 誤差拡散回路
JP3572685B2 (ja) 擬似中間調処理方法および回路
US7663650B2 (en) Display device
JP3327058B2 (ja) 擬似紋様処理回路
JP3593799B2 (ja) 複数画面表示装置の誤差拡散回路
JP2817597B2 (ja) ディスプレイ装置の駆動回路
JP3232921B2 (ja) 擬似紋様処理回路
KR100289903B1 (ko) 중간조화상표시방법및그장치
JP3334440B2 (ja) 誤差拡散回路
JP3381339B2 (ja) 擬似中間調表示装置の誤差拡散回路
JP2970332B2 (ja) Pdp駆動回路
JP3449083B2 (ja) 表示装置の駆動方法及び駆動回路
JPH11327497A (ja) 映像信号処理装置および表示装置
JPH0990902A (ja) 擬似中間調処理回路
JP3500732B2 (ja) 擬似中間調処理回路
JPH0934404A (ja) ディスプレイ装置の駆動回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130221

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140226

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee