KR100377401B1 - 논리곱 및 라인 중첩 방법들을 포함하는 플라즈마디스플레이 패널의 구동방법 - Google Patents

논리곱 및 라인 중첩 방법들을 포함하는 플라즈마디스플레이 패널의 구동방법 Download PDF

Info

Publication number
KR100377401B1
KR100377401B1 KR10-2000-0067467A KR20000067467A KR100377401B1 KR 100377401 B1 KR100377401 B1 KR 100377401B1 KR 20000067467 A KR20000067467 A KR 20000067467A KR 100377401 B1 KR100377401 B1 KR 100377401B1
Authority
KR
South Korea
Prior art keywords
numbered
discharge cells
groups
odd
address
Prior art date
Application number
KR10-2000-0067467A
Other languages
English (en)
Other versions
KR20020037520A (ko
Inventor
정제석
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR10-2000-0067467A priority Critical patent/KR100377401B1/ko
Priority to JP2001329844A priority patent/JP2002182611A/ja
Priority to US09/983,940 priority patent/US6747615B2/en
Publication of KR20020037520A publication Critical patent/KR20020037520A/ko
Application granted granted Critical
Publication of KR100377401B1 publication Critical patent/KR100377401B1/ko
Priority to US10/861,354 priority patent/US20040217924A1/en

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
    • G09G3/2935—Addressed by erasing selected cells that are in an ON state
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0218—Addressing of scan or signal lines with collection of electrodes in groups for n-dimensional addressing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

본 발명에 따른 플라즈마 디스플레이 패널의 구동 방법은, 단일 Y 전극 라인과 그 윗쪽에 인접된 X 전극 라인 사이에 방전셀들이 설정될 뿐만 아니라 단일 Y 전극 라인과 그 아랫쪽에 인접된 X 전극 라인 사이에도 방전셀들이 설정되는 구조의 플라즈마 디스플레이 패널의 구동 방법이다. 이 방법은 결선 단계, 홀수번째 구동 단계 및 짝수번째 구동 단계를 포함한다. 결선 단계에서는, X 전극 라인들이 복수의 홀수번째 X 그룹들 및 복수의 짝수번째 X 그룹들로 등분되고 Y 전극 라인들도 복수의 Y 그룹들로 등분되되, 서로 인접된 각각의 XY 전극 라인쌍이 속하는 각각의 XY 그룹쌍이 모두 다르게 설정되고, X, Y 전극 라인들이 각각의 홀수번째 X 그룹, 짝수번째 X 그룹 및 Y 그룹 단위로 공통 결선된다. 홀수번째 구동 단계에서는, 홀수번째 필드에서 Y 그룹들, X 그룹들, 및 어드레스 전극 라인들이 구동되어 수직 방향으로의 홀수번째 방전셀들이 구동된다. 짝수번째 구동 단계에서는, 짝수번째 필드에서 Y 그룹들, X 그룹들, 및 어드레스 전극 라인들이 구동되어 수직 방향으로의 짝수번째 방전셀들이 구동된다.

Description

논리곱 및 라인 중첩 방법들을 포함하는 플라즈마 디스플레이 패널의 구동 방법{Method for driving plasma display panel which comprising AND-logic and line duplication methods}
본 발명은, 플라즈마 디스플레이 패널의 구동 방법에 관한 것으로서, 보다 상세하게는, 3-전극 면방전 방식의 플라즈마 디스플레이 패널의 구동 방법에 관한 것이다.
도 1은 일반적인 3-전극 면방전 방식의 플라즈마 디스플레이 패널의 구조를 보여준다. 도 2는 도 1의 패널의 한 방전셀을 보여준다. 도 1 및 2를 참조하면, 일반적인 면방전 플라즈마 디스플레이 패널(1)의 앞쪽 및 뒤쪽 글라스 기판들(10, 13) 사이에는, 어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm), 유전체층(11, 15), Y 전극 라인들(Y1, ..., Yn), X 전극 라인들(X1, ..., Xn), 형광층(16), 격벽(17) 및 보호층으로서의 일산화마그네슘(MgO)층(12)이 마련되어 있다.
어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm)은 뒤쪽 글라스 기판(13)의 앞면에 일정한 패턴으로 형성된다. 하부 유전체층(15)은 어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm)의 앞에서 형성된다. 하부 유전체층(15)의 앞면에는 격벽(17)들이 어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm)과 평행한 방향으로 형성된다. 이 격벽(17)들은 각 방전셀의 방전 영역을 구획하고 각 방전셀 사이의 광학적 간섭(cross talk)을 방지하는 기능을 한다. 형광층(16)은 격벽(17)들 사이에 형성된다.
X 전극 라인들(X1, ..., Xn)과 Y 전극 라인들(Y1, ..., Yn)은 어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm)과 직교되도록 앞쪽 글라스 기판(10)의 뒷면에 일정한 패턴으로 형성된다. 각 교차점은 상응하는 방전셀을 규정한다. 각 X 전극 라인(X1, ..., Xn)과 각 Y 전극 라인(Y1, ..., Yn)은 투명한 도전성 재질의 ITO(Indium Tin Oxide) 전극 라인(도 2의 Xna, Yna)과 금속 재질의 버스 전극 라인(도 2의 Xnb, Ynb)이 결합되어 형성된다. 상부 유전체층(11)은 X 전극 라인들(X1, ..., Xn)과 Y 전극 라인들(Y1, ..., Yn)의 뒤에 형성된다. 강한 전계로부터 패널(1)을 보호하기 위한 일산화마그네슘(MgO)층(12)은 상부 유전체층(11)의 뒷면에 전면 도포되어 형성된다. 방전 공간(14)에는 플라즈마 형성용 가스가 밀봉된다.
이와 같은 플라즈마 디스플레이 패널에 기본적으로 적용되는 구동 방식은, 초기화, 어드레스 및 디스플레이 단계가 단위 서브-필드에서 순차적으로 수행되게 하는 방식이다. 초기화 단계에서는 이전(以前) 서브-필드에서의 잔여 벽전하들이 소거되고 공간 전하들이 고르게 생성되도록 구동한다. 어드레스 단계에서는 선택된 방전셀들에서 벽전하들이 형성되도록 구동한다. 그리고 디스플레이 단계에서는어드레싱 방전 단계에서 벽전하들이 형성된 방전셀들에서 빛이 발생되도록 구동한다. 즉, 모든 X 전극 라인들(X1, ..., Xn)과 모든 Y 전극 라인들(Y1, ..., Yn)에 상대적으로 높은 전압의 펄스를 교호하게 인가하면, 벽전하들이 형성된 방전셀들에서 면 방전을 일으킨다. 이때, 방전 공간(14)의 가스층에서 플라즈마가 형성되고, 그 자외선 방사에 의하여 형광층(16)이 여기되어 빛이 발생된다. 여기서, 플라즈마 디스플레이 패널에 계조 표시가 수행되게 하기 위하여 단위 표시 주기인 프레임을 서로 다른 표시 시간의 서브-필드들(subfields)로 분할하여 계조 표시를 수행하는 시분할 구동 방법이 적용된다. 예를 들어, 8 비트의 영상 데이터로써 256(28) 계조 표시를 수행시키기 위하여 단위 표시 주기인 프레임(순차 구동 방식인 경우) 또는 필드(비월 구동 방식인 경우)마다 8 개의 서브-필드들이 설정된다.
위와 같은 플라즈마 디스플레이 패널의 구동 방법에 있어서, 각각의 Y 전극 라인이 인접되는 두 X 전극 라인들 각각에 대하여 모두 방전셀들을 설정할 수 있도록 하는 라인 중첩 구동 방법이 개시된 바 있다(일본국 1997년 특허 공개 번호 160525). 이 라인 중첩 구동 방법에 의하면, X, Y 구동 라인들의 개수를 근본적으로 줄일 수 있는 효과가 있지만, X, Y 구동 회로의 구동 소자들의 수를 근본적으로 줄일 수 없는 문제점이 있다.
한편, 본 출원인은, X 전극 라인들(X1, ..., Xn)을 복수의 X 그룹들로 등분하고 Y 전극 라인들(Y1, ..., Yn)도 복수의 Y 그룹들로 등분하되, 서로 인접된 각각의 XY 전극 라인쌍이 속하는 각각의 XY 그룹쌍이 모두 다르게 설정하고, 상기 X, Y 전극 라인들을 X, Y 그룹 단위로 공통 결선하여 구동하는 논리곱(AND Logic) 구동 방법을 개시한 바 있다(대한민국 1997년 특허 출원 번호 19554). 이 구동 방법에 의하면, X, Y 구동 회로의 구동 소자들의 수를 근본적으로 줄일 수 있는 효과가 있다. 하지만, 라인 중첩 구동 방법이 아니므로, X, Y 구동 라인들의 개수를 근본적으로 줄일 수 없다.
본 발명의 목적은, 플라즈마 디스플레이 패널의 구동 방법에 있어서, 논리곱 구동에 의하여 X, Y 구동 회로의 구동 소자들의 수를 근본적으로 줄일 수 있을 뿐만 아니라, 라인 중첩 구동 방법에 의하여 X, Y 구동 라인들의 개수를 근본적으로 줄일 수 있는 방법을 제공하는 것이다.
도 1은 일반적인 3-전극 면방전 방식의 플라즈마 디스플레이 패널의 구조를 보여주는 내부 사시도이다.
도 2는 도 1의 패널의 한 방전셀의 예를 보여주는 단면도이다.
도 3은 본 발명에 따른 구동 방법의 일 실시예에 의한 플라즈마 디스플레이 패널의 전극 라인들의 결선도이다.
도 4는 도 3의 결선 구조에 의한 제1 실시예의 홀수 필드의 단위 서브-필드를 보여주는 구동 타이밍도이다.
도 5는 도 3의 결선 구조에 의한 제1 실시예의 짝수 필드의 단위 서브-필드를 보여주는 구동 타이밍도이다.
도 6은 도 3의 결선 구조에 의한 제2 실시예의 홀수 필드의 단위 서브-필드를 보여주는 구동 타이밍도이다.
도 7은 도 3의 결선 구조에 의한 제2 실시예의 짝수 필드의 단위 서브-필드를 보여주는 구동 타이밍도이다.
도 8은 본 발명에 따른 구동 방법의 또다른 실시예에 의한 플라즈마 디스플레이 패널의 전극 라인들의 결선도이다.
도 9는 도 8의 결선 구조에 의한 홀수 필드의 단위 서브-필드를 보여주는 구동 타이밍도이다.
도 10은 도 8의 결선 구조에 의한 짝수 필드의 단위 서브-필드를 보여주는 구동 타이밍도이다.
<도면의 주요 부분에 대한 부호의 설명>
1, 34, 84...플라즈마 디스플레이 패널,
10...앞쪽 글라스 기판,
11, 15...유전체층, 12...일산화마그네슘층,
13...뒤쪽 글라스 기판, 14...방전 공간,
16...형광층, 17...격벽,
X1, ..., Xn...X 전극 라인, Y1, ..., Yn...Y 전극 라인,
AR1, AG1, ..., AGm, ABm...어드레스 전극 라인,
Xna, Yna...ITO 전극 라인, Xnb, Ynb...버스 전극 라인,
31, 81...Y 구동부, 32, 82...X 구동부,
33, 83...어드레스 구동부, YG1, ..., YG4...Y 그룹(일 실시예),
XG1, ..., XG6...X 그룹(일 실시예),
SYG1, ..., SYG4...제1, ...제4 Y 그룹(YG1, ..., YG4)의 구동 신호들,
SXG1, ..., SXG6...제1, ...제6 X 그룹(XG1, ..., XG6)의 구동 신호들,
SAR1...ABm...데이터 신호, TR...리셋 주기,
TA...어드레스 주기, TD...디스플레이 주기.
상기 목적을 이루기 위한 본 발명의 플라즈마 디스플레이 패널의 구동 방법은, 서로 대향 이격된 앞쪽 기판과 뒷쪽 기판을 갖고, 상기 기판들 사이에 X 및 Y 전극 라인들이 서로 나란하게 형성되고, 어드레스 전극 라인들이 상기 X 및 Y 전극 라인들에 대하여 직교하게 형성되어, 각 교차점에 상응하는 방전셀이 설정되되, 단일 Y 전극 라인과 그 윗쪽에 인접된 X 전극 라인 사이에 방전셀들이 설정될 뿐만 아니라 상기 단일 Y 전극 라인과 그 아랫쪽에 인접된 X 전극 라인 사이에도 방전셀들이 설정되는 구조의 플라즈마 디스플레이 패널의 구동 방법이다. 이 방법은 결선 단계, 홀수번째 구동 단계 및 짝수번째 구동 단계를 포함한다.
상기 결선 단계에서는, 상기 X 전극 라인들이 복수의 홀수번째 X 그룹들 및복수의 짝수번째 X 그룹들로 등분되고 상기 Y 전극 라인들도 복수의 Y 그룹들로 등분되되, 서로 인접된 각각의 XY 전극 라인쌍이 속하는 각각의 XY 그룹쌍이 모두 다르게 설정되고, 상기 X, Y 전극 라인들이 상기 각각의 홀수번째 X 그룹, 짝수번째 X 그룹 및 Y 그룹 단위로 공통 결선된다.
상기 홀수번째 구동 단계에서는, 홀수번째 필드에서 상기 Y 그룹들, X 그룹들, 및 어드레스 전극 라인들이 구동되어 수직 방향으로의 홀수번째 방전셀들이 구동된다.
상기 짝수번째 구동 단계에서는, 짝수번째 필드에서 상기 Y 그룹들, X 그룹들, 및 어드레스 전극 라인들이 구동되어 수직 방향으로의 짝수번째 방전셀들이 구동된다.
본 발명의 상기 플라즈마 디스플레이 패널의 구동 방법에 의하면, 각각의 Y 전극 라인이 인접되는 두 X 전극 라인들 각각에 대하여 모두 방전셀들이 설정되고, 상기 X 전극 라인들이 복수의 홀수번째 X 그룹들 및 복수의 짝수번째 X 그룹들로 등분되며, 상기 홀수번째 및 짝수번째 구동 단계에 의하여 비월 주사가 수행되므로, 라인 중첩 구동이 수행된다. 또한, 상기 Y 전극 라인들도 복수의 Y 그룹들로 등분되되, 서로 인접된 각각의 XY 전극 라인쌍이 속하는 각각의 XY 그룹쌍이 모두 다르게 설정되어 상기 홀수번째 및 짝수번째 구동 단계가 수행되므로, 논리곱 구동이 수행된다. 이에 따라, 논리곱 구동에 의하여 X, Y 구동 회로의 구동 소자들의 수를 근본적으로 줄일 수 있을 뿐만 아니라, 라인 중첩 구동 방법에 의하여 X, Y 구동 라인들의 개수를 근본적으로 줄일 수 있다.
이하, 본 발명에 따른 실시예들이 상세히 설명된다.
도 3을 참조하면, 본 발명의 일 실시예의 구동 방법이 적용되는 플라즈마 디스플레이 패널(34)은, 단일 Y 전극 라인과 그 윗쪽에 인접된 X 전극 라인 사이에 방전셀들이 설정될 뿐만 아니라 단일 Y 전극 라인과 그 아랫쪽에 인접된 X 전극 라인 사이에도 방전셀들이 설정되는 구조를 가진다. 여기서, 각각의 Y 전극 라인 사이에 단일 X 전극 라인만이 형성되어, 모든 X 전극 라인들의 개수가 n(13) 개이고, 모든 Y 전극 라인들의 개수가 n-1(12) 개다.
X 전극 라인들(X1, ..., X13)은 3 개의 홀수번째 X 그룹들(XG1, XG3, XG5) 및 3 개의 짝수번째 X 그룹들(XG2, XG4, XG6)로 등분되고, Y 전극 라인들(Y1, ..., Y12)은 4 개의 Y 그룹들(YG1, ..., YG4)로 등분되되, 서로 인접된 각각의 XY 전극 라인쌍(X1Y1, Y1X2, X2Y2, Y2X3, ..., X12Y12, Y12X13)이 속하는 각각의 XY 그룹쌍(XG1YG1, YG1XG2, XG2YG2, YG2XG1, ..., XG6YG4, YG4XG5)이 모두 다르게 설정된다. 이에 따라, X, Y 전극 라인들은 각각의 홀수번째 X 그룹(XG1, XG3, XG5), 짝수번째 X 그룹(XG2, XG4, XG6) 및 Y 그룹(YG1, ..., YG4) 단위로 공통 결선된다. Y 그룹들(YG1, ..., YG4)의 개수가 짝수(4)임에 따라, 각각의 홀수번째 X 그룹(XG1, XG3, XG5)에 대응하는 Y 그룹들의 개수(2)와 상기 각각의 짝수번째 X 그룹(XG2, XG4, XG6)에 대응하는 Y 그룹들의 개수(2)가 서로 같되, 최종 홀수번째 X 그룹(XG5)에 대응하는 Y 그룹들의 개수(3)만하나 더 많도록 결선된다. 여기서, 최종 홀수번째 X 그룹(XG5)에 대응하는 Y 그룹들의 개수(3)만 하나 더 많도록 결선되는 이유는, 최종 X 전극 라인(X13)을 구동하기 위하여 별도의 구동 소자를 사용할 필요가 없기 때문이다.
어드레스 구동부(33)는 데이터 신호를 발생시켜 어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm)을 구동한다. 또한, X 구동부(32)는 X 그룹들(XG1, ..., XG6)을 구동하고, Y 구동부(31)는 Y 그룹들(YG1, ..., YG4)을 구동한다.
도 4는 도 3의 결선 구조에 의한 제1 실시예의 홀수 필드의 단위 서브-필드를 보여주는 구동 타이밍도이다. 도 4에서 참조부호 SYG1, ..., SYG4는 제1, ...제4 Y 그룹(도 3의 YG1, ..., YG4)의 구동 신호들을, SXG1, ..., SXG6은 제1, ...제6 X 그룹(도 3의 XG1, ..., XG6)의 구동 신호들을, SAR1...ABm은 모든 어드레스 전극 라인들(도 3의 AR1, AG1, ..., AGm, ABm)에 인가되는 데이터 신호들을, TR는 리셋 주기를, TA는 어드레스 주기를, 그리고 TD는 디스플레이 주기를 각각 가리킨다.
리셋 주기(TR)에서, 모든 X 그룹들(XG1, ..., XG6)에 상대적으로 높은 정극성 전압 +VR의 펄스가 인가되어 모든 방전셀들에 벽전하들이 소거된다. 이 펄스의 인가 시간 즉, 펄스폭은 t1 시점과 t2 시점 사이의 시간으로서 상대적으로 길다.
어드레스 주기(TA)에서, 수평 라인의 순서대로, 모든 홀수번째 방전셀들에 벽전하들이 형성된 후 디스플레이되지 않을 홀수번째 방전셀들에서의 벽전하들이소거된다.
t3 시점의 직전에는 제1 홀수번째 방전셀들에 상응하는 제1 Y 그룹(YG1)과 제1 X 그룹(XG1)에 서로 다른 극성의 주사 펄스들이 인가되어, 제1 홀수번째 방전셀들에 벽전하들이 형성된다. 즉, 제1 Y 그룹(YG1)에 부극성 전압 -VD의 펄스가 인가됨과 동시에 제1 X 그룹(XG1)에 정극성 전압 +VD의 펄스가 인가되므로, 제1 Y 전극 라인(Y1)과 제1 X 전극 라인(X1) 사이에는 2VD의 전압이 인가되어 방전이 수행됨에 따라 벽전하들이 형성된다.
이어지는 t3 시점과 t4 시점 사이의 시간에는, 모든 어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm)에 데이터 신호들이 인가되어, 벽전하들이 형성되어 있는 제1 홀수번째 방전셀들중에서 디스플레이되지 않을 방전셀들에서의 벽전하들이 소거된다. 여기서, 어드레스 펄스의 전압(+VD) 및 폭은 소거에 적절하도록 설정된다.
위와 같은 어드레스 단계들은 나머지 홀수번째 방전셀들에 대하여 순차적으로 수행된다.
이어지는 디스플레이 주기(TD)에서, 모든 Y 그룹들(YG1, ..., YG4)과 모든 X 그룹들(XG1, ..., XG6)에 정극성 전압 +VD의 동일한 펄스가 교호하게 인가되어, 어드레스 주기(TA)에서 그 벽전하들이 소거되지 않은 방전셀들에서 디스플레이 방전이일어난다.
도 5는 도 3의 결선 구조에 의한 제1 실시예의 짝수 필드의 단위 서브-필드를 보여주는 구동 타이밍도이다. 도 5에서 도 4와 동일한 참조부호는 동일한 기능의 대상을 가리킨다.
리셋 주기(TR)에서, 모든 X 그룹들(XG1, ..., XG6)에 상대적으로 높은 정극성 전압 +VR의 펄스가 인가되어 모든 방전셀들에 벽전하들이 소거된다. 이 펄스의 인가 시간 즉, 펄스폭은 t1 시점과 t2 시점 사이의 시간으로서 상대적으로 길다.
어드레스 주기(TA)에서, 수평 라인의 순서대로, 모든 짝수번째 방전셀들에 벽전하들이 형성된 후 디스플레이되지 않을 짝수번째 방전셀들에서의 벽전하들이 소거된다.
t3 시점의 직전에는 제1 짝수번째 방전셀들에 상응하는 제1 Y 그룹(YG1)과 제2 X 그룹(XG2)에 서로 다른 극성의 주사 펄스들이 인가되어, 제1 짝수번째 방전셀들에 벽전하들이 형성된다. 즉, 제1 Y 그룹(YG1)에 부극성 전압 -VD의 펄스가 인가됨과 동시에 제2 X 그룹(XG2)에 정극성 전압 +VD의 펄스가 인가되므로, 제1 Y 전극 라인(Y1)과 제2 X 전극 라인(X2) 사이에는 2VD의 전압이 인가되어 방전이 수행됨에 따라 벽전하들이 형성된다.
이어지는 t3 시점과 t4 시점 사이의 시간에는, 모든 어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm)에 데이터 신호들이 인가되어, 벽전하들이 형성되어있는 제1 짝수번째 방전셀들중에서 디스플레이되지 않을 방전셀들에서의 벽전하들이 소거된다. 여기서, 어드레스 펄스의 전압(+VD) 및 폭은 소거에 적절하도록 설정된다.
위와 같은 어드레스 단계들은 나머지 짝수번째 방전셀들에 대하여 순차적으로 수행된다.
이어지는 디스플레이 주기(TD)에서, 모든 Y 그룹들(YG1, ..., YG4)과 모든 X 그룹들(XG1, ..., XG6)에 정극성 전압 +VD의 동일한 펄스가 교호하게 인가되어, 어드레스 주기(TA)에서 그 벽전하들이 소거되지 않은 방전셀들에서 디스플레이 방전이 일어난다.
도 6은 도 3의 결선 구조에 의한 제2 실시예의 홀수 필드의 단위 서브-필드를 보여주는 구동 타이밍도이다. 도 6에서 도 4와 동일한 참조부호는 동일한 기능의 대상을 가리킨다.
도 6의 구동 방법이 도 4의 구동 방법에 비하여 다른 점만을 설명하면 다음과 같다. 즉, 어드레스 주기(TA)에서 각각의 벽전하 형성 대상인 홀수번째 방전셀들에 인접하는 짝수번째 방전셀들의 상태에 영향을 주지 않기 위하여, 벽전하 형성을 위한 주사 펄스들의 극성이 순차적으로 반전된다. 예를 들어, t3 시점 직전의 시간에는 상응하는 Y 그룹(YG1)에 부극성 전압(-VD)이 인가되고 상응하는 X 그룹(XG1)에 정극성 전압(+VD)이 인가된다. 이와 반대로, t5 시점 직전의 시간에는상응하는 Y 그룹(YG2)에 정극성 전압(+VD)이 인가되고 상응하는 X 그룹(XG2)에 부극성 전압(-VD)이 인가된다.
도 7은 도 3의 결선 구조에 의한 제2 실시예의 짝수 필드의 단위 서브-필드를 보여주는 구동 타이밍도이다. 도 7에서 도 5와 동일한 참조부호는 동일한 기능의 대상을 가리킨다.
도 7의 구동 방법이 도 5의 구동 방법에 비하여 다른 점만을 설명하면 다음과 같다. 즉, 어드레스 주기(TA)에서 각각의 벽전하 형성 대상인 짝수번째 방전셀들에 인접하는 홀수번째 방전셀들의 상태에 영향을 주지 않기 위하여, 벽전하 형성을 위한 주사 펄스들의 극성이 순차적으로 반전된다. 예를 들어, t3 시점 직전의 시간에는 상응하는 Y 그룹(YG1)에 정극성 전압(+VD)이 인가되고 상응하는 X 그룹(XG2)에 부극성 전압(-VD)이 인가된다. 이와 반대로, t5 시점 직전의 시간에는 상응하는 Y 그룹(YG2)에 부극성 전압(-VD)이 인가되고 상응하는 X 그룹(XG1)에 정극성 전압(+VD)이 인가된다.
도 8을 참조하면, 본 발명의 또다른 실시예의 구동 방법이 적용되는 플라즈마 디스플레이 패널(84)은, 각각의 Y 전극 라인 사이에 두 X 전극 라인들이 형성되어, 모든 X 전극 라인들(X1, ..., Xn)의 개수가 n 개이고, 모든 Y 전극 라인들(Y1, ..., Yn/2)의 개수가 그 절반인 n/2 개이며, 인접된 두 X 전극 라인들은 서로 다른 Y 전극 라인과 쌍을 이루는 구조를 가진다.
X 전극 라인들(X1, ..., Xn)은 n/6 개의 홀수번째 X 그룹들(XG1, XG3, XG5, ...XG(n/3)-1) 및 n/6 개의 짝수번째 X 그룹들(XG2, XG4, XG6, ..., XG(n/3))로 등분되고, Y 전극 라인들(Y1, ..., Yn/2)은 n/6 개의 Y 그룹들(YG1, ..., YG(n/6))로 등분되되, 서로 인접된 각각의 XY 전극 라인쌍(X1Y1, Y1X2, X3Y2, Y2X4, ..., Yn/2Xn)이 속하는 각각의 XY 그룹쌍(XG1YG1, YG1XG2, XG1YG2, YG2XG2, ..., YG(n/6)XG(n/3))이 모두 다르게 설정된다. 이에 따라, X, Y 전극 라인들은 각각의 홀수번째 X 그룹(XG1, XG3, XG5, ...XG(n/3)-1), 짝수번째 X 그룹(XG2, XG4, XG6, ..., XG(n/3)) 및 Y 그룹(YG1, ..., YG(n/6)) 단위로 공통 결선된다.
어드레스 구동부(83)는 데이터 신호를 발생시켜 어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm)을 구동한다. 또한, X 구동부(82)는 X 그룹들(XG1, XG2, XG3, ..., XG(n/3))을 구동하고, Y 구동부(81)는 Y 그룹들(YG1, ..., YG(n/6))을 구동한다.
도 9는 도 8의 결선 구조에 의한 홀수 필드의 단위 서브-필드를 보여주는 구동 타이밍도이다. 도 9에서 참조부호 SYG1, SYG2, SYG3, ...은 각각의 Y 그룹(도 8의 YG1, YG2, YG3, ..., YG(n/6))의 구동 신호들을, SXG1, SXG3, SXG5, ...는 각각의 홀수번째 X 그룹(XG1, XG3, XG5, ...XG(n/3)-1)의 구동 신호들을, SAR1...ABm은 모든 어드레스 전극 라인들(도 8의 AR1, AG1, ..., AGm, ABm)에 인가되는 데이터 신호들을, TR는 리셋 주기를, TA는 어드레스 주기를, 그리고 TD는 디스플레이 주기를 각각 가리킨다.
리셋 주기(TR)에서, t1 시점부터 t2 시점 사이에 모든 Y 그룹들(YG1, YG2, YG3, ..., YG(n/6))에 정극성 전압 +VD의 제1 펄스가 인가된다. 여기서, t1 시점부터 t2 시점 사이의 상대적으로 긴 폭의 펄스가 인가됨에 의하여, 모든 방전셀들에서 방전이 일어나서 벽전하들이 형성된다. 이어지는 t3 시점부터 t4 시점 사이에 모든 홀수번째 X 그룹들(XG1, XG3, XG5, ...XG(n/3)-1)에 정극성 전압 +VD의 제2 펄스가 인가된다. 이에 따라, 모든 홀수번째 방전셀들의 벽전하들이 소거된다.
어드레스 주기(TA)에서, 수평 라인의 순서대로, 모든 홀수번째 방전셀들에 벽전하들이 형성된 후 디스플레이되지 않을 홀수번째 방전셀들에서의 벽전하들이 소거된다.
t4 시점과 t5 시점 사이의 단위 시간에는, 제1 홀수번째 방전셀들에 상응하는 Y 그룹(YG1)과 홀수번째 X 그룹(XG1)에 서로 다른 극성의 주사 펄스들이 인가된다. 즉, Y 그룹(YG1)에 부극성 전압(-VS)의 펄스가 인가되고, 홀수번째 X 그룹(XG1)에 정극성 전압(-VS)의 펄스가 인가된다. 이에 따라, 제1 홀수번째 방전셀들에 벽전하들이 충분히 형성된다.
이어지는 t5 시점과 t6 시점 사이의 시간에는, 제1 홀수번째 방전셀들에 상응하는 데이터 신호들이 모든 어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm)에 인가된다. 이에 따라, 벽전하들이 형성되어 있는 제1 홀수번째 방전셀들중에서 디스플레이되지 않을 방전셀들에서의 벽전하들이 소거된다. 여기서, 어드레스 펄스의 전압(+VA) 및 폭은 소거에 적절하도록 설정된다.
위와 같은 어드레스 단계들은 나머지 홀수번째 방전셀들에 대하여 순차적으로 수행된다.
디스플레이 주기(TD)에서, 모든 Y 그룹들(YG1, YG2, YG3, ..., YG(n/6))과 모든 홀수번째 X 그룹들(XG1, XG3, XG5, ...XG(n/3)-1)에 정극성 전압(+VD)의 동일한 펄스가 교호하게 인가된다. 이에 따라, 어드레스 주기(TA)에서 그 벽전하들이 소거되지 않은 방전셀들에서 디스플레이 방전이 일어난다. 여기서, 어드레스 주기(TA)에서 그 벽전하들이 소거되지 않은 방전셀들의 Y 전극 주위에 정극성 벽전하들이 형성되어 있으므로, 정극성 전압(+VD)의 디스플레이 펄스가 최초로 모든 Y 그룹들(YG1, YG2, YG3, ..., YG(n/6))에 인가된다.
한편, 모든 짝수번째 X 그룹들(XG2, XG4, XG6, ..., XG(n/3))에는 지속적으로 접지 전압(GND)이 인가되므로, 무효 전력이 절감될 수 있다.
도 10은 도 8의 결선 구조에 의한 짝수 필드의 단위 서브-필드를 보여주는 구동 타이밍도이다. 도 10에서 도 9와 동일한 참조부호는 동일한 기능의 대상을 가리킨다.
리셋 주기(TR)에서, t1 시점부터 t2 시점 사이에 모든 Y 그룹들(YG1, YG2,YG3, ..., YG(n/6))에 정극성 전압 +VD의 제1 펄스가 인가된다. 여기서, t1 시점부터 t2 시점 사이의 상대적으로 긴 폭의 펄스가 인가됨에 의하여, 모든 방전셀들에서 방전이 일어나서 벽전하들이 형성된다. 이어지는 t3 시점부터 t4 시점 사이에 모든 짝수번째 X 그룹들(XG2, XG4, XG6, ..., XG(n/3))에 정극성 전압 +VD의 제2 펄스가 인가된다. 이에 따라, 모든 짝수번째 방전셀들의 벽전하들이 소거된다.
어드레스 주기(TA)에서, 수평 라인의 순서대로, 모든 짝수번째 방전셀들에 벽전하들이 형성된 후 디스플레이되지 않을 짝수번째 방전셀들에서의 벽전하들이 소거된다.
t4 시점과 t5 시점 사이의 단위 시간에는, 제1 짝수번째 방전셀들에 상응하는 Y 그룹(YG1)과 짝수번째 X 그룹(XG2)에 서로 다른 극성의 주사 펄스들이 인가된다. 즉, Y 그룹(YG1)에 부극성 전압(-VS)의 펄스가 인가되고, 짝수번째 X 그룹(XG2)에 정극성 전압(-VS)의 펄스가 인가된다. 이에 따라, 제1 짝수번째 방전셀들에 벽전하들이 충분히 형성된다.
이어지는 t5 시점과 t6 시점 사이의 시간에는, 제1 짝수번째 방전셀들에 상응하는 데이터 신호들이 모든 어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm)에 인가된다. 이에 따라, 벽전하들이 형성되어 있는 제1 짝수번째 방전셀들중에서 디스플레이되지 않을 방전셀들에서의 벽전하들이 소거된다. 여기서, 어드레스 펄스의 전압(+VA) 및 폭은 소거에 적절하도록 설정된다.
위와 같은 어드레스 단계들은 나머지 짝수번째 방전셀들에 대하여 순차적으로 수행된다.
디스플레이 주기(TD)에서, 모든 Y 그룹들(YG1, YG2, YG3, ..., YG(n/6))과 모든 짝수번째 X 그룹들(XG2, XG4, XG6, ..., XG(n/3))에 정극성 전압(+VD)의 동일한 펄스가 교호하게 인가된다. 이에 따라, 어드레스 주기(TA)에서 그 벽전하들이 소거되지 않은 방전셀들에서 디스플레이 방전이 일어난다. 여기서, 어드레스 주기(TA)에서 그 벽전하들이 소거되지 않은 방전셀들의 Y 전극 주위에 정극성 벽전하들이 형성되어 있으므로, 정극성 전압(+VD)의 디스플레이 펄스가 최초로 모든 Y 그룹들(YG1, YG2, YG3, ..., YG(n/6))에 인가된다.
한편, 모든 홀수번째 X 그룹들(XG1, XG3, XG5, ...XG(n/3)-1)에는 지속적으로 접지 전압(GND)이 인가되므로, 무효 전력이 절감될 수 있다.
이상 설명된 바와 같이, 본 발명에 따른 플라즈마 디스플레이 패널의 구동 방법에 의하면, 각각의 Y 전극 라인이 인접되는 두 X 전극 라인들 각각에 대하여 모두 방전셀들이 설정되고, 상기 X 전극 라인들이 복수의 홀수번째 X 그룹들 및 복수의 짝수번째 X 그룹들로 등분되며, 상기 홀수번째 및 짝수번째 구동 단계에 의하여 비월 주사가 수행되므로, 라인 중첩 구동이 수행된다. 또한, 상기 Y 전극 라인들도 복수의 Y 그룹들로 등분되되, 서로 인접된 각각의 XY 전극 라인쌍이 속하는각각의 XY 그룹쌍이 모두 다르게 설정되어 상기 홀수번째 및 짝수번째 구동 단계가 수행되므로, 논리곱 구동이 수행된다. 이에 따라, 논리곱 구동에 의하여 X, Y 구동 회로의 구동 소자들의 수를 근본적으로 줄일 수 있을 뿐만 아니라, 라인 중첩 구동 방법에 의하여 X, Y 구동 라인들의 개수를 근본적으로 줄일 수 있다.
본 발명은, 상기 실시예에 한정되지 않고, 청구범위에서 정의된 발명의 사상 및 범위 내에서 당업자에 의하여 변형 및 개량될 수 있다.

Claims (12)

  1. 서로 대향 이격된 앞쪽 기판과 뒷쪽 기판을 갖고, 상기 기판들 사이에 X 및 Y 전극 라인들이 서로 나란하게 형성되고, 어드레스 전극 라인들이 상기 X 및 Y 전극 라인들에 대하여 직교하게 형성되어, 각 교차점에 상응하는 방전셀이 설정되되, 단일 Y 전극 라인과 그 윗쪽에 인접된 X 전극 라인 사이에 방전셀들이 설정될 뿐만 아니라 상기 단일 Y 전극 라인과 그 아랫쪽에 인접된 X 전극 라인 사이에도 방전셀들이 설정되는 구조의 플라즈마 디스플레이 패널의 구동 방법에 있어서,
    상기 X 전극 라인들을 복수의 홀수번째 X 그룹들 및 복수의 짝수번째 X 그룹들로 등분하고 상기 Y 전극 라인들도 복수의 Y 그룹들로 등분하되, 서로 인접된 각각의 XY 전극 라인쌍이 속하는 각각의 XY 그룹쌍이 모두 다르게 설정하고, 상기 X, Y 전극 라인들을 상기 각각의 홀수번째 X 그룹, 짝수번째 X 그룹 및 Y 그룹 단위로 공통 결선하는 결선 단계;
    홀수번째 필드에서 상기 Y 그룹들, X 그룹들 및 어드레스 전극 라인들을 구동하여 수직 방향으로의 홀수번째 방전셀들을 구동하는 홀수번째 구동 단계; 및
    짝수번째 필드에서 상기 Y 그룹들, X 그룹들 및 어드레스 전극 라인들을 구동하여 수직 방향으로의 짝수번째 방전셀들을 구동하는 짝수번째 구동 단계를 포함한 플라즈마 디스플레이 패널의 구동 방법.
  2. 제1항에 있어서,
    상기 플라즈마 디스플레이 패널의 각각의 Y 전극 라인 사이에 단일 X 전극 라인만이 형성되어, 상기 모든 X 전극 라인들의 개수가 n 개이고, 모든 Y 전극 라인들의 개수가 n-1 개이며,
    상기 결선 단계에서, 상기 Y 그룹들의 개수가 짝수임에 따라, 상기 각각의 홀수번째 X 그룹에 대응하는 Y 그룹들의 개수와 상기 각각의 짝수번째 X 그룹에 대응하는 Y 그룹들의 개수가 서로 같되, 최종 홀수번째 X 그룹에 대응하는 Y 그룹들의 개수만 하나 더 많도록 결선되는 플라즈마 디스플레이 패널의 구동 방법.
  3. 제2항에 있어서, 상기 홀수번째 구동 단계에서,
    상기 모든 X 그룹들에 펄스를 인가하여 모든 방전셀들의 벽전하들을 소거하는 리셋 단계;
    수평 라인의 순서대로, 상기 모든 홀수번째 방전셀들에 벽전하들을 형성한 후 디스플레이되지 않을 홀수번째 방전셀들에서의 벽전하들을 소거하는 어드레스 단계; 및
    상기 모든 Y 그룹들과 모든 X 그룹들에 동일한 펄스를 교호하게 인가하여, 상기 어드레스 단계에서 그 벽전하들이 소거되지 않은 방전셀들에서 디스플레이 방전을 일으키게 하는 디스플레이 단계가 단위 서브-필드마다 반복 수행되는 플라즈마 디스플레이 패널의 구동 방법.
  4. 제3항에 있어서, 상기 어드레스 단계에서,
    어느 한 홀수번째 방전셀들에 상응하는 Y 그룹과 X 그룹에 서로 다른 극성의 주사 펄스들을 인가하여, 상기 홀수번째 방전셀들에 벽전하들을 형성하는 제1 어드레스 단계;
    상기 홀수번째 방전셀들에 상응하는 데이터 신호를 모든 어드레스 전극 라인들에 인가하여, 상기 벽전하들이 형성되어 있는 상기 홀수번째 방전셀들중에서 디스플레이되지 않을 방전셀들에서의 벽전하들을 소거하는 제2 어드레스 단계; 및
    상기 제1 및 제2 어드레스 단계들이 나머지 홀수번째 방전셀들에 대하여 순차적으로 수행되게 하는 반복 단계가 수행되는 플라즈마 디스플레이 패널의 구동 방법.
  5. 제4항에 있어서, 상기 반복 단계에서,
    상기 제1 어드레스 단계의 수행 대상인 홀수번째 방전셀들에 인접하는 짝수번째 방전셀들의 상태에 영향을 주지 않기 위하여, 상기 제1 어드레스 단계에서 인가되는 주사 펄스들의 극성이 순차적으로 반전되는 플라즈마 디스플레이 패널의 구동 방법.
  6. 제2항에 있어서, 상기 짝수번째 구동 단계에서,
    상기 모든 X 그룹들에 펄스를 인가하여 모든 방전셀들의 벽전하들을 소거하는 리셋 단계;
    수평 라인의 순서대로, 상기 모든 짝수번째 방전셀들에 벽전하들을 형성한 후 디스플레이되지 않을 짝수번째 방전셀들에서의 벽전하들을 소거하는 어드레스 단계; 및
    상기 모든 Y 그룹들과 모든 X 그룹들에 동일한 펄스를 교호하게 인가하여, 상기 어드레스 단계에서 그 벽전하들이 소거되지 않은 방전셀들에서 디스플레이 방전을 일으키게 하는 디스플레이 단계가 단위 서브-필드마다 반복 수행되는 플라즈마 디스플레이 패널의 구동 방법.
  7. 제6항에 있어서, 상기 어드레스 단계에서,
    어느 한 짝수번째 방전셀들에 상응하는 Y 그룹과 X 그룹에 서로 다른 극성의 주사 펄스들을 인가하여, 상기 짝수번째 방전셀들에 벽전하들을 형성하는 제1 어드레스 단계;
    상기 짝수번째 방전셀들에 상응하는 데이터 신호를 모든 어드레스 전극 라인들에 인가하여, 상기 벽전하들이 형성되어 있는 상기 짝수번째 방전셀들중에서 디스플레이되지 않을 방전셀들에서의 벽전하들을 소거하는 제2 어드레스 단계; 및
    상기 제1 및 제2 어드레스 단계들이 나머지 짝수번째 방전셀들에 대하여 순차적으로 수행되게 하는 반복 단계가 수행되는 플라즈마 디스플레이 패널의 구동 방법.
  8. 제7항에 있어서, 상기 반복 단계에서,
    상기 제1 어드레스 단계의 수행 대상인 짝수번째 방전셀들에 인접하는 홀수번째 방전셀들의 상태에 영향을 주지 않기 위하여, 상기 제1 어드레스 단계에서 인가되는 주사 펄스들의 극성이 순차적으로 반전되는 플라즈마 디스플레이 패널의 구동 방법.
  9. 제1항에 있어서,
    상기 플라즈마 디스플레이 패널의 각각의 Y 전극 라인 사이에 두 X 전극 라인들이 형성되어, 상기 모든 X 전극 라인들의 개수가 n 개이고, 모든 Y 전극 라인들의 개수가 그 절반인 n/2 개이며, 인접된 두 X 전극 라인들은 서로 다른 Y 전극 라인과 쌍을 이루고,
    상기 홀수번째 구동 단계에서,
    상기 모든 Y 그룹들에 제1 펄스를 인가함에 이어 상기 모든 홀수번째 X 그룹들에 제2 펄스를 인가하여 상기 수직 방향으로의 홀수번째 방전셀들의 벽전하들을 소거하는 리셋 단계;
    수평 라인의 순서대로, 상기 모든 홀수번째 방전셀들에 벽전하들을 형성한후 디스플레이되지 않을 홀수번째 방전셀들에서의 벽전하들을 소거하는 어드레스 단계; 및
    상기 모든 Y 그룹들과 모든 홀수번째 X 그룹들에 동일한 펄스를 교호하게 인가하여, 상기 어드레스 단계에서 그 벽전하들이 소거되지 않은 방전셀들에서 디스플레이 방전을 일으키게 하는 디스플레이 단계가 단위 서브-필드마다 반복 수행되는 플라즈마 디스플레이 패널의 구동 방법.
  10. 제9항에 있어서, 상기 어드레스 단계에서,
    어느 한 홀수번째 방전셀들에 상응하는 Y 그룹과 홀수번째 X 그룹에 서로 다른 극성의 주사 펄스들을 인가하여, 상기 홀수번째 방전셀들에 벽전하들을 형성하는 제1 어드레스 단계;
    상기 홀수번째 방전셀들에 상응하는 데이터 신호를 모든 어드레스 전극 라인들에 인가하여, 상기 벽전하들이 형성되어 있는 상기 홀수번째 방전셀들중에서 디스플레이되지 않을 방전셀들에서의 벽전하들을 소거하는 제2 어드레스 단계; 및
    상기 제1 및 제2 어드레스 단계들이 나머지 홀수번째 방전셀들에 대하여 순차적으로 수행되게 하는 반복 단계가 수행되는 플라즈마 디스플레이 패널의 구동 방법.
  11. 제9항에 있어서, 상기 짝수번째 구동 단계에서,
    상기 모든 Y 그룹들에 제1 펄스를 인가함에 이어 상기 모든 짝수번째 X 그룹들에 제2 펄스를 인가하여 상기 수직 방향으로의 짝수번째 방전셀들의 벽전하들을 소거하는 리셋 단계;
    수평 라인의 순서대로, 상기 모든 짝수번째 방전셀들에 벽전하들을 형성한 후 디스플레이되지 않을 짝수번째 방전셀들에서의 벽전하들을 소거하는 어드레스 단계; 및
    상기 모든 Y 그룹들과 모든 짝수번째 X 그룹들에 동일한 펄스를 교호하게 인가하여, 상기 어드레스 단계에서 그 벽전하들이 소거되지 않은 방전셀들에서 디스플레이 방전을 일으키게 하는 디스플레이 단계가 단위 서브-필드마다 반복 수행되는 플라즈마 디스플레이 패널의 구동 방법.
  12. 제11항에 있어서, 상기 어드레스 단계에서,
    어느 한 짝수번째 방전셀들에 상응하는 Y 그룹과 짝수번째 X 그룹에 서로 다른 극성의 주사 펄스들을 인가하여, 상기 짝수번째 방전셀들에 벽전하들을 형성하는 제1 어드레스 단계;
    상기 짝수번째 방전셀들에 상응하는 데이터 신호를 모든 어드레스 전극 라인들에 인가하여, 상기 벽전하들이 형성되어 있는 상기 짝수번째 방전셀들중에서 디스플레이되지 않을 방전셀들에서의 벽전하들을 소거하는 제2 어드레스 단계; 및
    상기 제1 및 제2 어드레스 단계들이 나머지 짝수번째 방전셀들에 대하여 순차적으로 수행되게 하는 반복 단계가 수행되는 플라즈마 디스플레이 패널의 구동 방법.
KR10-2000-0067467A 2000-11-14 2000-11-14 논리곱 및 라인 중첩 방법들을 포함하는 플라즈마디스플레이 패널의 구동방법 KR100377401B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR10-2000-0067467A KR100377401B1 (ko) 2000-11-14 2000-11-14 논리곱 및 라인 중첩 방법들을 포함하는 플라즈마디스플레이 패널의 구동방법
JP2001329844A JP2002182611A (ja) 2000-11-14 2001-10-26 プラズマディスプレーパネルの駆動方法
US09/983,940 US6747615B2 (en) 2000-11-14 2001-10-26 Method of driving plasma display panel including and-logic and line duplication methods, plasma display apparatus performing the driving method and method of wiring the plasma display panel
US10/861,354 US20040217924A1 (en) 2000-11-14 2004-06-07 Method of driving plasma display panel including and-logic and line duplication methods, plasma display apparatus performing the driving method and method of wiring the plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0067467A KR100377401B1 (ko) 2000-11-14 2000-11-14 논리곱 및 라인 중첩 방법들을 포함하는 플라즈마디스플레이 패널의 구동방법

Publications (2)

Publication Number Publication Date
KR20020037520A KR20020037520A (ko) 2002-05-22
KR100377401B1 true KR100377401B1 (ko) 2003-03-26

Family

ID=19698881

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0067467A KR100377401B1 (ko) 2000-11-14 2000-11-14 논리곱 및 라인 중첩 방법들을 포함하는 플라즈마디스플레이 패널의 구동방법

Country Status (3)

Country Link
US (2) US6747615B2 (ko)
JP (1) JP2002182611A (ko)
KR (1) KR100377401B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4498597B2 (ja) * 2000-12-21 2010-07-07 パナソニック株式会社 プラズマディスプレイパネル及びその駆動方法
KR100459135B1 (ko) * 2002-08-17 2004-12-03 엘지전자 주식회사 유기 ｅｌ 디스플레이 패널 및 구동방법
JP4480348B2 (ja) * 2003-05-30 2010-06-16 日立プラズマディスプレイ株式会社 プラズマディスプレイ装置
KR100522699B1 (ko) * 2003-10-08 2005-10-19 삼성에스디아이 주식회사 유지기간을 위한 패널구동방법 및 디스플레이 패널
US7528802B2 (en) * 2004-05-11 2009-05-05 Samsung Sdi Co., Ltd. Driving method of plasma display panel

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH052993A (ja) * 1991-06-26 1993-01-08 Fujitsu Ltd 面放電型プラズマデイスプレイパネル及びその駆動方法
KR19980086932A (ko) * 1997-05-20 1998-12-05 손욱 플라즈마 방전 표시 소자 및 그 구동 방법
KR20010000986A (ko) * 1999-06-01 2001-01-05 김영남 교류형 면 방전 플라즈마 표시장치의 구동방법
KR20010007343A (ko) * 1999-06-16 2001-01-26 구자홍 플라즈마 디스플레이 패널의 구동방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6373452B1 (en) * 1995-08-03 2002-04-16 Fujiitsu Limited Plasma display panel, method of driving same and plasma display apparatus
US6288682B1 (en) * 1996-03-14 2001-09-11 Griffith University Directional antenna assembly
JP3704813B2 (ja) * 1996-06-18 2005-10-12 三菱電機株式会社 プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ
JP3767644B2 (ja) * 1997-01-21 2006-04-19 株式会社日立プラズマパテントライセンシング プラズマディスプレイ装置およびその駆動方法
US6188374B1 (en) * 1997-03-28 2001-02-13 Lg Electronics, Inc. Plasma display panel and driving apparatus therefor
JPH11327505A (ja) * 1998-05-20 1999-11-26 Fujitsu Ltd プラズマディスプレイ装置の駆動方法
JP3331918B2 (ja) * 1997-08-27 2002-10-07 日本電気株式会社 放電表示パネルの駆動方法
JP3421578B2 (ja) * 1998-06-11 2003-06-30 富士通株式会社 Ｐｄｐの駆動方法
JP3266191B2 (ja) * 1998-12-25 2002-03-18 日本電気株式会社 プラズマ・ディスプレイ、その画像表示方法
JP2000221939A (ja) * 1999-01-29 2000-08-11 Mitsubishi Electric Corp プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH052993A (ja) * 1991-06-26 1993-01-08 Fujitsu Ltd 面放電型プラズマデイスプレイパネル及びその駆動方法
KR19980086932A (ko) * 1997-05-20 1998-12-05 손욱 플라즈마 방전 표시 소자 및 그 구동 방법
JPH10333637A (ja) * 1997-05-20 1998-12-18 Samsung Display Devices Co Ltd プラズマ放電表示素子及びその駆動方法
KR20010000986A (ko) * 1999-06-01 2001-01-05 김영남 교류형 면 방전 플라즈마 표시장치의 구동방법
KR20010007343A (ko) * 1999-06-16 2001-01-26 구자홍 플라즈마 디스플레이 패널의 구동방법

Also Published As

Publication number Publication date
KR20020037520A (ko) 2002-05-22
US20040217924A1 (en) 2004-11-04
JP2002182611A (ja) 2002-06-26
US20020057230A1 (en) 2002-05-16
US6747615B2 (en) 2004-06-08

Similar Documents

Publication Publication Date Title
KR100337882B1 (ko) 플라즈마 표시 패널의 구동방법
US7339556B2 (en) Method for driving discharge display panel based on address-display mixed scheme
CN1207698C (zh) 等离子体显示面板和显示设备的驱动方法
KR100346390B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
KR100377401B1 (ko) 논리곱 및 라인 중첩 방법들을 포함하는 플라즈마디스플레이 패널의 구동방법
US7372434B2 (en) Method of driving discharge display panel by address-display mixing
KR100313116B1 (ko) 플라즈마 표시 패널의 구동 방법
US6765547B2 (en) Method of driving a plasma display panel, and a plasma display apparatus using the method
KR100581873B1 (ko) 어드레스-디스플레이 혼합에 의한 방전 디스플레이 패널의구동 방법
KR100509608B1 (ko) 어드레스-디스플레이 혼합에 의한 방전 디스플레이 패널의구동방법
KR100313112B1 (ko) 플라즈마 표시 패널의 구동 방법
KR100490557B1 (ko) 어드레스-디스플레이 혼합에 의한 방전 디스플레이 패널의구동 방법
KR100502341B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
KR100490529B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100313111B1 (ko) 플라즈마 표시 패널의 구동 방법
KR100603309B1 (ko) 효율적 어드레싱을 위한 방전 표시 패널의 구동 방법
KR100313115B1 (ko) 플라즈마 표시 패널의 구동방법
KR100310689B1 (ko) 플라즈마 표시 패널의 구동방법
KR100603320B1 (ko) 중간 전극 라인에 의하여 어드레싱이 수행되는 방전디스플레이 장치
KR20050051043A (ko) 어드레스-표시 혼합에 의한 방전 표시 패널의 구동 방법
KR100509607B1 (ko) 어드레스-디스플레이 혼합에 의한 방전 디스플레이 패널의구동 방법
KR100509605B1 (ko) 플라즈마 디스플레이 패널의 구동방법과 그 장치
KR20050041171A (ko) 패널구동장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090226

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee