KR100509605B1 - 플라즈마 디스플레이 패널의 구동방법과 그 장치 - Google Patents

플라즈마 디스플레이 패널의 구동방법과 그 장치 Download PDF

Info

Publication number
KR100509605B1
KR100509605B1 KR10-2003-0007429A KR20030007429A KR100509605B1 KR 100509605 B1 KR100509605 B1 KR 100509605B1 KR 20030007429 A KR20030007429 A KR 20030007429A KR 100509605 B1 KR100509605 B1 KR 100509605B1
Authority
KR
South Korea
Prior art keywords
signal
electrode lines
driving
address
periodicity
Prior art date
Application number
KR10-2003-0007429A
Other languages
English (en)
Other versions
KR20040071456A (ko
Inventor
최학기
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR10-2003-0007429A priority Critical patent/KR100509605B1/ko
Publication of KR20040071456A publication Critical patent/KR20040071456A/ko
Application granted granted Critical
Publication of KR100509605B1 publication Critical patent/KR100509605B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

본 발명은 전자파 장애(electromagnetic interference, EMI) 저감을 위한 플라즈마 디스플레이 패널의 구동방법에 관한 것이다. 본 발명에 의한 전자파 장애 저감을 위한 플라즈마 디스플레이 패널의 구동방법은, 교대로 나란히 배열되는 X 및 Y 전극 라인들에 대하여 어드레스 전극 라인들이 교차되는 영역에 방전셀들이 형성되는 플라즈마 디스플레이 패널에 대하여, 상기 X 및 Y 전극 라인들과 어드레스 전극 라인들 각각을 구동하는 X 구동부, Y 구동부, 및 어드레스 구동부 각각에 주기성을 갖는 제어 신호들을 인가하여 전자파 장애를 저감시키는 플라즈마 디스플레이 패널의 구동방법으로서, 상기 주기성을 갖는 제어 신호들의 듀티가 시간에 따라서 변한다. 본 발명에 따른 전자파 장애 저감을 위한 플라즈마 디스플레이 패널의 구동방법에 의하면, 하드웨어의 추가적인 부담 없이 용이하게 플라즈마 디스플레이 패널의 구동 시에 발생할 수 있는 전자파 장애를 저감시킬 수 있다.

Description

플라즈마 디스플레이 패널의 구동방법과 그 장치{Driving method of plasma display panel and apparatus thereof}
본 발명은 전자파 장애(electromagnetic interference, EMI) 저감을 위한 플라즈마 디스플레이 패널의 구동방법에 관한 것으로서, 보다 상세하게는 일정한 주기성을 갖는 고주파 신호의 듀티를 가변하여 전자파 장애를 저감시키는 전자파 장애 저감을 위한 플라즈마 디스플레이 패널의 구동방법에 관한 것이다.
도 1은 통상적인 3-전극 면방전 방식의 플라즈마 디스플레이 패널의 구조를 보여준다. 도 2는 도 1의 패널의 한 방전셀의 예를 보여준다.
도면을 참조하면, 통상적인 면방전 플라즈마 디스플레이 패널(1)의 앞쪽 및 뒤쪽 글라스 기판들(10, 13) 사이에는, 어드레스 전극 라인들(AR1, AG1, ..., A Gm, ABm), 유전층(11, 15), Y 전극 라인들(Y1, ..., Yn), X 전극 라인들(X 1, ..., Xn), 형광층(16), 격벽(17) 및 보호층으로서의 일산화마그네슘(MgO)층(12)이 마련되어 있다.
어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm)은 뒤쪽 글라스 기판(13)의 앞쪽에 일정한 패턴으로 형성된다. 아래쪽 유전층(15)은 어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm)의 앞쪽에서 전면(全面) 도포된다. 아래쪽 유전층(15)의 앞쪽에는 격벽(17)들이 어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm )과 평행한 방향으로 형성된다. 이 격벽(17)들은 각 방전셀의 방전 영역을 구획하고 각 방전셀 사이의 광학적 간섭(cross talk)을 방지하는 기능을 한다. 형광층(16)은, 격벽(17)들 사이에서 형성된다.
X 전극 라인들(X1, ..., Xn)과 Y 전극 라인들(Y1, ..., Yn)은 어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm)과 직교되도록 앞쪽 글라스 기판(10)의 뒤쪽에 일정한 패턴으로 형성된다. 각 교차점은 상응하는 방전셀을 설정한다. 각 X 전극 라인(X1, ..., Xn)과 각 Y 전극 라인(Y1, ..., Yn)은 ITO(Indium Tin Oxide) 등과 같은 투명한 도전성 재질의 투명 전극 라인(도 2의 Xna, Yna)과 전도도를 높이기 위한 금속 전극 라인(도 2의 Xnb, Ynb)이 결합되어 형성된다. 앞쪽 유전층(11)은 X 전극 라인들(X1, ..., Xn)과 Y 전극 라인들(Y1, ..., Yn)의 뒤쪽에 전면(全面) 도포되어 형성된다. 강한 전계로부터 패널(1)을 보호하기 위한 보호층(12) 예를 들어, 일산화마그네슘(MgO)층은 앞쪽 유전층(11)의 뒤쪽에 전면 도포되어 형성된다. 방전 공간(14)에는 플라즈마 형성용 가스가 밀봉된다.
상기한 바와 같은 구조의 플라즈마 디스플레이 패널(1)의 구동방법으로, 주로 사용되는 어드레스-디스플레이 분리 구동방법이 미국특허 제5541618호에 개시되어 있다.
도 3은 도 1의 플라즈마 디스플레이 패널의 Y 전극 라인들에 대한 통상적인 어드레스-디스플레이 분리(Address-Display Separation) 구동 방법을 보여준다.
도면을 참조하면, 단위 프레임은 시분할 계조 표시를 실현하기 위하여 8 개의 서브필드들(SF1, ..., SF8)로 분할된다. 또한, 각 서브필드(SF1, ..., SF8)는 리셋 주기(미도시)와, 어드레스 주기(A1, ..., A8)및, 유지방전 주기(S1, ..., S8)로 분할된다.
각 어드레스 주기(A1, ..., A8)에서는, 어드레스 전극 라인들(도 1의 AR1, AG1, ..., AGm, ABm)에 표시 데이터 신호가 인가됨과 동시에 각 Y 전극 라인(Y1, ..., Yn)에 상응하는 주사 펄스가 순차적으로 인가된다.
각 유지방전 주기(S1, ..., S8)에서는, 모든 Y 전극 라인들(Y1, ..., Yn)과 모든 X 전극 라인들(X1, ..., Xn)에 디스플레이 방전용 펄스가 교호하게 인가되어, 상응하는 어드레스 주기(A1, ..., A6)에서 벽전하들이 형성된 방전셀들에서 표시 방전을 일으킨다.
따라서, 플라즈마 디스플레이 패널의 휘도는 단위 프레임에서 차지하는 유지방전 주기(S1, ..., S8)의 길이에 비례한다. 단위 프레임에서 차지하는 유지방전 주기(S1, ..., S8)의 길이는 255T(T는 단위 시간)이다. 이때, 제 n 서브필드(SFn)의 유지방전 주기(Sn)에는 2n에 상응하는 시간이 각각 설정된다. 이에 따라, 8 개의 서브필드들중에서 표시될 서브필드를 적절히 선택하면, 어느 서브필드에서도 표시되지 않는 0(영) 계조를 포함하여 모두 256 계조의 표시가 수행될 수 있음을 알 수 있다.
위와 같은 어드레스-디스플레이 분리 구동 방법에 의하면, 단위 프레임에서 각 서브필드(SF1, ..., SF8)의 시간 영역이 분리되어 있으므로, 각 서브필드(SF1, ..., SF8)에서 어드레스 주기와 표시 주기의 시간 영역도 서로 분리되어 있다. 따라서, 어드레스 주기에서 각 XY 전극 라인쌍이 자신의 어드레싱이 수행된 후에 다른 XY 전극 라인쌍들이 모두 어드레싱될 때까지 기다려야 한다. 결국 각 서브필드에 대하여 어드레스 주기가 차지하는 시간이 길어져 표시 주기가 상대적으로 짧아지므로, 플라즈마 디스플레이 패널로부터 출사되는 빛의 휘도가 상대적으로 낮아지는 문제점이 있다. 이러한 문제점을 개선하기 위하여 알려진 방법이 도 4에 도시된 바와 같은 어드레스-디스플레이 동시(Address-While-Display) 구동 방법이다.
도 4는 도 1의 플라즈마 디스플레이 패널의 Y 전극 라인들에 대한 통상적인 어드레스-디스플레이 동시(Address-While-Display) 구동 방법을 보여준다.
도면을 참조하면, 단위 프레임은 시분할 계조 표시를 위하여 8 개의 서브-필드들(SF1, ..., SF8)로 구분된다. 여기서, 각 단위 서브-필드는 구동되는 Y 전극 라인들(Y1, ..., Yn)을 기준으로 서로 중첩되어 단위 프레임을 구성한다. 따라서, 모든 시점에서 모든 서브-필드들(SF1, ..., SF8)이 존재하므로, 각 어드레스 단계의 수행을 위하여 각 디스플레이 방전용 펄스 사이에 어드레스용 시간 슬롯이 설정된다.
각 서브-필드에서는 리셋, 어드레스 및 유지방전 단계들이 수행되고, 각 서브-필드에 할당되는 시간은 계조에 상응하는 디스플레이 방전 시간에 의하여 결정된다. 예를 들어, 8 비트 영상 데이터로써 프레임 단위로 256 계조를 표시하는 경우에 단위 프레임(일반적으로 1/60초)이 256 단위 시간으로 이루어진다면, 최하위 비트(Least Significant Bit)의 영상 데이터에 따라 구동되는 제 n 서브필드(SFn)의 유지방전 주기(Sn)에는 2n에 상응하는 시간이 각각 설정된다. 즉, 각 서브-필드들에 할당된 단위 시간들의 합은 255 단위 시간이므로, 255 계조 표시가 가능하며, 여기에 어느 서브-필드에서도 디스플레이 방전이 되지 않는 계조를 포함하면 256 계조 표시가 가능하다.
도 5는 도 1의 플라즈마 디스플레이 패널의 일반적인 구동 장치를 보여준다.
도면을 참조하면, 플라즈마 디스플레이 패널(1)의 통상적인 구동 장치(2)는 영상 처리부(26), 제어부(22), 어드레스 구동부(23), X 구동부(24) 및 Y 구동부(25)를 포함한다. 영상 처리부(26)는 외부 아날로그 영상 신호를 디지털 신호로 변환하여 내부 영상 신호 예를 들어, 각각 8 비트의 적색(R), 녹색(G) 및 청색(B) 영상 데이터, 클럭 신호, 수직 및 수평 동기 신호들을 발생시킨다. 제어부(22)는 영상 처리부(26)로부터의 내부 영상 신호에 따라 구동 제어 신호들(SA, SY, SX)을 발생시킨다. 어드레스 구동부(23)는, 제어부(22)로부터의 구동 제어 신호들(SA, SY, SX)중에서 어드레스 신호(SA)를 처리하여 표시 데이터 신호를 발생시키고, 발생된 표시 데이터 신호를 어드레스 전극 라인들에 인가한다. X 구동부(24)는 제어부(22)로부터의 구동 제어 신호들(SA, SY, SX)중에서 X 구동 제어 신호(SX)를 처리하여 X 전극 라인들에 인가한다. Y 구동부(25)는 제어부(22)로부터의 구동 제어 신호들(SA, SY, SX)중에서 Y 구동 제어 신호(SY )를 처리하여 Y 전극 라인들에 인가한다.
도 6은 도 3의 어드레스-디스플레이 분리(Address-Display Separation) 구동 방법에 의하여 단위 서브-필드에서 도 1의 패널에 인가되는 구동 신호들을 보여준다.
도 6에서 참조부호 SAR1..ABm은 각 어드레스 전극 라인(도 1의 AR1, AG1 , ..., AGm, ABm)에 인가되는 구동 신호를, SX1..Xn은 X 전극 라인들(도 1의 X 1, ...Xn)에 인가되는 구동 신호를, 그리고 SY1, ..., SYn은 각 Y 전극 라인(도 1의 Y1, ...Yn)에 인가되는 구동 신호를 가리킨다. 도 7은 도 6의 리셋 주기(PR)에서 Y 전극 라인들(Y1, ...Yn)에 점진적인 상승 전압이 인가된 직후 시점에서의 어느 한 방전셀의 벽전하 분포를 보여준다. 도 8은 도 6의 리셋 주기(PR)의 종료 시점에서의 어느 한 방전셀의 벽전하 분포를 보여준다. 도 7 및 8에서 도 2와 동일한 참조 부호는 동일한 기능의 대상을 가리킨다.
도 6을 참조하면, 단위 서브-필드(SF)의 리셋 주기(PR)에서는, 먼저 X 전극 라인들(X1, ..., Xn)에 인가되는 전압을 접지 전압(VG)으로부터 제2 전압(V S) 예를 들어, 155 볼트(V)까지 지속적으로 상승시킨다. 여기서, Y 전극 라인들(Y1, ..., Yn)과 어드레스 전극 라인들(AR1, ..., ABm)에는 접지 전압(VG )이 인가된다. 이에 따라, X 전극 라인들(X1, ..., Xn)과 Y 전극 라인들(Y1, ..., Yn ) 사이, 및 X 전극 라인들(X1, ..., Xn)과 어드레스 전극 라인들(A1, ..., Am) 사이에 약한 방전이 일어나면서 X 전극 라인들(X1, ..., Xn) 주위에 부극성의 벽전하들이 형성된다.
다음에, Y 전극 라인들(Y1, ..., Yn)에 인가되는 전압이 제2 전압(VS) 예를 들어, 155 볼트(V)부터 제2 전압(VS)보다 제3 전압(VSET)만큼 더 높은 최고 전압(VSET+VS) 예를 들어, 355 볼트(V)까지 지속적으로 상승된다. 여기서, X 전극 라인들(X1, ..., Xn)과 어드레스 전극 라인들(AR1, ..., ABm)에는 접지 전압(VG)이 인가된다. 이에 따라, Y 전극 라인들(Y1, ..., Yn)과 X 전극 라인들(X1, ..., Xn) 사이에 약한 방전이 일어나는 한편, Y 전극 라인들(Y1, ..., Yn)과 어드레스 전극 라인들(AR1, ..., ABm) 사이에 더욱 약한 방전이 일어난다. 여기서, Y 전극 라인들(Y1, ..., Yn)과 어드레스 전극 라인들(AR1, ..., ABm ) 사이의 방전보다 Y 전극 라인들(Y1, ..., Yn)과 X 전극 라인들(X1, ..., Xn) 사이의 방전이 더 강해지는 이유는, X 전극 라인들(X1, ..., Xn) 주위에 부극성의 벽전하들이 형성되어 있었기 때문이다. 이에 따라, Y 전극 라인들(Y1, ..., Yn) 주위에는 부극성 벽전하들이 많이 형성되고, X 전극 라인들(X1, ..., Xn) 주위에는 정극성의 벽전하들이 형성되며, 어드레스 전극 라인들(AR1, ..., ABm) 주위에는 정극성의 벽전하들이 적게 형성된다(도 7 참조).
다음에, X 전극 라인들(X1, ..., Xn)에 인가되는 전압이 제2 전압(VS)으로 유지된 상태에서, Y 전극 라인들(Y1, ..., Yn)에 인가되는 전압이 제2 전압(V S)으로부터 접지 전압(VG)까지 지속적으로 하강된다. 여기서, 어드레스 전극 라인들(AR1, ..., ABm)에는 접지 전압(VG)이 인가된다. 이에 따라, X 전극 라인들(X1 , ..., Xn)과 Y 전극 라인들(Y1, ..., Yn) 사이의 약한 방전으로 인하여, Y 전극 라인들(Y 1, ..., Yn) 주위의 부극성의 벽전하들의 일부가 X 전극 라인들(X1, ..., Xn) 주위로 이동한다(도 8 참조). 또한, 어드레스 전극 라인들(AR1, ..., ABm)에는 접지 전압(V G)이 인가되므로, 어드레스 전극 라인들(AR1, ..., ABm) 주위의 정극성의 벽전하들이 약간 증가한다.
이에 따라, 이어지는 어드레싱 주기(PA)에서, 어드레스 전극 라인들에 표시 데이터 신호가 인가되고, 제2 전압(VS)보다 낮은 제4 전압(VSCAN)으로 바이어싱된 Y 전극 라인들(Y1, ..., Yn)에 접지 전압(VG)의 주사 신호가 순차적으로 인가됨에 따라, 원활한 어드레싱이 수행될 수 있다. 각 어드레스 전극 라인(AR1, ..., ABm)에 인가되는 표시 데이터 신호는 방전셀을 선택할 경우에 정극성 어드레스 전압(VA)이, 그렇지 않을 경우에 접지 전압(VG)이 인가된다. 이에 따라 접지 전압(VG)의 주사 펄스가 인가되는 동안에 정극성 어드레스 전압(VA)의 표시 데이터 신호가 인가되면 상응하는 방전셀에서 어드레스 방전에 의하여 벽전하들이 형성되며, 그렇지 않은 방전셀에서는 벽전하들이 형성되지 않는다. 여기서, 보다 정확하고 효율적인 어드레스 방전을 위하여, X 전극 라인들(X1, ...Xn)에 제2 전압(VS)이 인가된다.
이어지는 유지방전 주기(PS)에서는, 모든 Y 전극 라인들(Y1, ...Yn)과 X 전극 라인들(X1, ...Xn)에 제2 전압(VS)의 디스플레이 유지 펄스가 교호하게 인가되어, 상응하는 어드레스 주기(PA)에서 벽전하들이 형성된 방전셀들에서 디스플레이 유지를 위한 방전을 일으킨다.
도 9는 통상의 스캔 드라이브 집적회로의 내부 구조를 개략적으로 도시한 블록도이다.
도면을 참조하면, 스캔 드라이브 집적회로(3)는 쉬프트 레지스터(31)와 래치(32)를 구비하여 이루어진다. 스캔 데이터 신호가 제어부(22)로부터 스캔 드라이브 집적회로(3)로 인가된다. 상기 스캔 데이터 신호는 클록 신호(CLK), 데이터 신호(Data), 출력 가능 신호(STB), 블랭킹 제어 신호(BLK), 및 하이 임피던스 제어 신호(HIZ)등을 포함하여 이루어진다.
상기 쉬프트 레지스터(31)에 제어부(22)로부터 데이터 신호(Data)가 입력되고, 클록 신호(CLK)에 동기되어 상기 데이터 신호(Data)를 쉬프트하여 상기 래치(32)로 출력하고, 래치(32)는 쉬프트 레지스터(31)의 출력을 일시적으로 저장하여 제어부(22)로부터 입력되는 출력 가능 신호에 따라 출력을 인에이블(enable)시켜, 소정의 논리 회로부를 통하여 Y 전극 라인들로 출력(OUT1,...,OUT64) 가능하도록 한다.
도 5에 도시된 바와 같은 통상의 플라즈마 디스플레이 패널 구동장치에 사용되는 Y 구동부(25)는 통상적으로 적어도 하나 이상의 상기 스캔 드라이브 집적회로(3)가 직렬로 연결되어 이루어진다.
도 10은 도 9의 스캔 드라이브 집적회로를 동작시키기 위한 제어 신호들의 파형을 개략적으로 도시한 타이밍도이다.
도면을 참조하면, 어드레싱 주기(PA)에 제어부(22)로부터 스캔 드라이브 집적회로(3)에 인가되는 클록 신호(CLK), 데이터 신호(Data), 출력 가능 신호(STB), 블랭킹 제어 신호(BLK), 및 하이 임피던스 제어 신호(HIZ) 각각의 파형을 도시하고 있다.
도시한 바와 같이 클록 신호(CLK), 출력 가능 신호(STB), 및 블랭킹 제어 신호(BLK)는 모두 일정한 주기성을 갖는 고주파 제어 신호가 스캔 드라이브 집적회로에 입력된다. 이러한 일정한 주기성을 갖는 고주파 제어 신호들은 전자파의 측면에서 볼 때, 전자파 방사로 인한 전자파 장애(electromagnetic interference, EMI)의 원천(source)으로 작용하는 문제점이 있다. 특히, 그 정도는 그 주파수가 높을수록 커진다.
이러한 문제점은, 스캔 드라이브 집적회로에서뿐만 아니라 어드레스 구동부를 이루는 데이터 드라이브 집적회로를 포함한 플라즈마 디스플레이 패널의 구동장치에 포함되는 다른 회로부에서 디지털 시스템 내부적으로 동기시키기 위하여 사용되는 클록 신호(CLK) 등의 제어 신호들도 일정한 주기성을 갖는 고주파 신호로서 마찬가지이다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 일정한 주기성을 갖는 고주파 신호의 듀티를 가변하여 전자파 장애를 저감시키는 전자파 장애 저감을 위한 플라즈마 디스플레이 패널의 구동방법을 제공하는 것을 목적으로 한다.
상기와 같은 목적을 달성하기 위하여 본 발명에 의한 플라즈마 디스플레이 패널의 구동방법은, 교대로 나란히 배열되는 X 및 Y 전극 라인들에 대하여 어드레스 전극 라인들이 교차되는 영역에 방전셀들이 형성되는 플라즈마 디스플레이 패널에 대하여, 상기 X 및 Y 전극 라인들과 어드레스 전극 라인들 각각을 구동하는 X 구동부, Y 구동부, 및 어드레스 구동부 각각에 주기성을 갖는 제어 신호들을 인가하여 전자파 장애를 저감시키는 플라즈마 디스플레이 패널의 구동방법으로서, 상기 주기성을 갖는 제어 신호들의 듀티가 시간에 따라서 변한다.
이때, 상기 주기성을 갖는 제어 신호가 클록 신호인 것이 바람직하다.
본 발명에 따른 전자파 장애 저감을 위한 플라즈마 디스플레이 패널의 구동방법에 의하면, 하드웨어의 추가적인 부담 없이 용이하게 플라즈마 디스플레이 패널의 구동 시에 발생할 수 있는 전자파 장애를 저감시킬 수 있다.
본 발명의 다른 측면에 의한 전자파 장애 저감을 위한 플라즈마 디스플레이 패널의 구동장치는, 외부로부터 입력되는 영상 데이터를 처리하여, 스캔 데이터 신호, 리셋/유지 데이터 신호, 어드레스 데이터 신호, 및 공통 데이터 신호를 발생하는 제어부와, 상기 스캔 데이터 신호에 따른 스캔 구동 신호를 Y 전극 라인들에 인가하는 Y 구동부와, 상기 리셋 및 유지 데이터 신호에 따른 리셋/유지 구동 신호를 상기 Y 전극 라인들에 인가하는 리셋/유지 회로부와, 상기 어드레스 데이터 신호에 따른 어드레스 구동 신호를 상기 어드레스 전극 라인들에 인가하는 어드레스 구동부, 및 상기 공통 데이터 신호에 따른 공통 구동 신호를 X 전극 라인들에 인가하는 X 구동부를 구비하여 전자파 장애를 저감시키는 플라즈마 디스플레이 패널의 구동장치로서, 상기 스캔 데이터 신호, 상기 리셋/유지 데이터 신호, 상기 어드레스 데이터 신호, 및 상기 공통 데이터 신호 각각에 주기성을 갖는 제어 신호들이 포함되고, 상기 주기성을 갖는 제어 신호들의 듀티가 시간에 따라서 변한다.
이때, 상기 주기성을 갖는 제어 신호가 클록 신호인 것이 바람직하다.
본 발명에 따른 전자파 장애 저감을 위한 플라즈마 디스플레이 패널의 구동장치에 의하면, 플라즈마 디스플레이 패널의 구동 시에 발생할 수 있는 전자파 장애를 저감시킬 수 있다.
본 발명의 다른 측면에 의한 스캔 드라이브 집적회로는, 외부로부터 입력되는 영상 데이터를 처리하여 스캔 데이터 신호를 생성하는 제어부와 주기성을 갖은 제어 신호들을 포함하는 상기 스캔 데이터 신호에 따른 스캔 구동 신호를 생성하여 복수개의 Y 전극 라인들에 인가하는 Y 구동부를 구비하여 이루어지는 플라즈마 디스플레이 패널의 구동 장치에서, 적어도 하나 이상이 직렬로 연결되어 상기 Y 구동부를 형성하여 전자파 장애를 저감시키는 스캔 드라이브 집적회로로서, 상기 주기성을 갖는 제어 신호들의 듀티가 시간에 따라서 변한다.
이때, 상기 주기성을 갖는 제어 신호들이 클록 신호인 것이 바람직하다.
본 발명에 따른 전자파 장애 저감을 위한 스캔 드라이브 집적회로에 의하면, 플라즈마 디스플레이 패널의 구동 시에 발생할 수 있는 전자파 장애를 저감시킬 수 있다.
이하 첨부된 도면을 참조하여, 바람직한 실시예에 따른 본 발명을 상세히 설명하기로 한다.
도 11은 본 발명의 바람직한 일 실시예에 따른 플라즈마 디스플레이 패널의 구동장치를 개략적으로 도시한 도면이다.
도면을 참조하면, 플라즈마 디스플레이 패널의 구동장치(4)는 제어부(41)와, 어드레스 구동부(42)와, X 구동부(43)와, 리셋/유지 회로부(44), 및 Y 구동부(45)를 구비하여 이루어진다.
상기 제어부(41)는 외부로부터 입력되는 영상 데이터를 처리하여, 스캔 데이터 신호, 리셋/유지 데이터 신호, 어드레스 데이터 신호, 및 공통 데이터 신호를 발생시킨다. 상기 어드레스 구동부(42)는 상기 어드레스 데이터 신호에 따른 어드레스 구동 신호를 상기 어드레스 전극 라인들에 인가한다. 상기 X 구동부(43)는 상기 공통 데이터 신호에 따른 공통 구동 신호를 X 전극 라인들에 인가한다. 상기 리셋/유지 회로부(44)는 상기 리셋 및 유지 데이터 신호에 따른 리셋/유지 구동 신호를 상기 Y 전극 라인들에 인가한다. 상기 Y 구동부(45)는 상기 스캔 데이터 신호에 따른 스캔 구동 신호를 Y 전극 라인들에 인가한다.
본 발명에 따른 전자파 장애 저감을 위한 플라즈마 디스플레이 패널의 구동방법에 의하면, 전자파 장애의 원인이 되는 일정한 주기 및 일정한 듀티를 갖는 고주파 신호의 듀티를 가변하여, 방사되는 전자파의 주파수 대역이 주위의 근방 대역으로 흩어지고, 그로 인하여 전자파 방사의 피크(peak)값이 줄어들어, 플라즈마 디스플레이 패널의 구동 시에 발생할 수 있는 전자파 장애를 저감시킬 수 있다.
특히, 상기 Y 구동부는 적어도 하나 이상의 스캔 드라이브 집적회로가 직렬로 연결되어 Y 전극 라인들에 전원을 인가할 수 있는데, 본 발명에서 사용되는 스캔 드라이브 집적회로는 도 9에 도시된 것과 동일한 것이 사용될 수 있으며, 본 발명에서 설명하는 것 이상의 자세한 설명은 생략한다.
상기 스캔 데이터 신호, 상기 리셋/유지 데이터 신호, 상기 어드레스 데이터 신호, 및 상기 공통 데이터 신호 각각에 주기성을 갖는 제어 신호들이 포함되고, 상기 주기성을 갖는 제어 신호들의 듀티(duty)가 시간에 따라서 변한다.
즉, 상기 주기성을 갖는 제어 신호들의 듀티가 시간에 따라 변하거나, 상기 주기성을 갖는 제어 신호들의 주기 및 듀티가 시간에 따라 변할 수 있다. 이때, 듀티(duty)는 도 10에서 도시한 바와 같은 펄스(pulse) 파에서 펄스 주기에 대한 펄스 폭(pulse width)의 비율을 말한다.
특히, 상기 스캔 데이터 신호, 상기 리셋/유지 데이터 신호, 상기 어드레스 데이터 신호, 및 상기 공통 데이터 신호 각각에는 Y 구동부(45)와, 리셋/유지 회로부(44)와, 어드레스 구동부(42), 및 X 구동부(43) 각각에 있어서 동기시켜 구동하기 위한 클록 신호가 필요한데, 클록 신호는 도 10에 일 예로서 도시된 스캔 드라이브 집적회로에 사용되는 클록 신호(CLK)와 마찬가지로 일정한 주기성을 갖는 고주파 펄스가 될 수 있다. 이때, 일정한 주기성을 갖는 고주파 펄스 신호는 주지된 바와 같이 전자파 장애의 원인이 될 수 있다.
따라서, 본 발명에 의한 플라즈마 디스플레이 패널의 구동장치(4)에서는 이러한 일정한 주기성을 갖는 고주파 펄스 신호의 듀티를 가변하여, 전자파의 방사를 저감시키는 방법을 제안하고 있다.
Y 구동부(45)와, 리셋/유지 회로부(44)와, 어드레스 구동부(42), 및 X 구동부(43) 각각에 인가되는 스캔 데이터 신호, 리셋/유지 데이터 신호, 어드레스 데이터 신호, 및 공통 데이터 신호들에 포함되어 있는 모든 일정한 주기성을 갖는 고주파 신호에도 본 발명에서 제안하는 방법이 적용될 수 있을 것이다.
특히, 본 발명에 의한 전자파 장애 저감을 위한 플라즈마 디스플레이 패널의 구동방법은 적어도 하나 이상이 직렬로 연결되어 Y 구동부(45)를 형성하는 스캔 드라이브 집적회로와 어드레스 구동부(42)를 형성하는 데이터 드라이브 집적회로에 사용되는 신호들에 적용할 수 있을 것이다.
도 13은 본 발명의 바람직한 다른 실시예로서, 클록 신호의 듀티가 시간에 따라 변하는 스캔 데이터 신호를 개략적으로 도시한 타이밍도이다. 도 14는 본 발명의 바람직한 다른 실시예로서, 클록 신호의 주기 및 듀티가 시간에 따라 변하는 스캔 데이터 신호를 개략적으로 도시한 타이밍도이다.
도면을 참조하면, 본 발명에 따른 전자파 장애 저감을 위한 플라즈마 디스플레이 패널의 구동방법에 의하여 스캔 드라이브 집적회로를 동작시키기 위한 제어 신호들의 파형을 개략적으로 도시한 타이밍도로서, 상기 제어부(41)로부터 상기 스캔 드라이브 집적회로(3)로 입력되는 제어 신호는 데이터 신호(Data)와, 클록 신호(CLK)와, 블랭킹 제어 신호(blanking control signal, BLK)와, 출력 가능 신호(strobe, STB), 및 하이 임피던스 제어 신호(high impedance control signal, HIZ)를 구비하여 이루어진다.
이때, 상기 스캔 드라이브 집적회로(3)는 쉬프트 레지스터(31)와 래치(32)를 구비하여 이루어진다. 상기 클록 신호(CLK)는 회로 내부에서의 동작을 위한 동기 신호를 제공하는 신호이다. 상기 출력 가능 신호(STB)는 상기 쉬프트 레지스터(31)로부터 출력되는 신호를 일시적으로 저장하는 래치로부터 출력 가능하도록 출력을 인에이블(enable)시키는 신호이다. 상기 블랭킹 제어 신호(BLK)는 파워 출력(OUT1,..., OUT64)의 블랭킹 제어를 위한 신호이다. 상기 하이 임피던스 제어 신호(HIZ)는 파워 출력(OUT1,..., OUT64)의 고 임피던스 제어를 위한 신호이다.
도 10에 도시된 바와 같이 클록 신호(CLK)와, 블랭킹 제어 신호(blanking control signal, BLK), 및 출력 가능 신호(strobe, STB)가 일정한 주기성을 갖는 고주파 신호로서, 각각에 본 발명에 의한 방법을 적용할 수 있을 것이다. 본 실시예의 경우에는, 다른 신호들과 구별될 수 있도록, 클록 신호(CLK)에만 본 발명에 의한 방법을 적용하였다.
도 13을 참조하면, 상기 클록 신호(CLK)의 듀티가 시간에 따라 변하도록 신호를 인가한다. 각각의 펄스의 듀티(PW1/T1, PW2/T2, PW3/T3, ...)는 각각의 펄스마다 다른 값을 갖도록 하고, 각의 펄스의 주기(T1, T2, T3, ....)가 각각의 펄스마다 동일한 값을 갖도록, 클록 신호(CLK)를 형성하여 스캔 드라이브 집적회로로 입력한다.
삭제
도 14를 참조하면, 상기 클록 신호(CLK)의 주기 및 듀티가 시간에 따라 변하도록 신호를 인가한다. 각각의 펄스의 듀티(PW1/T1, PW2/T2, PW3/T3, ...)는 각각의 펄스마다 다른 값을 가지며, 이에 더해 각각의 펄스의 주기(T1, T2, T3, ....)가 각각의 펄스마다 다른 값을 갖는 클록 신호(CLK)를 형성하여 스캔 드라이브 집적회로로 입력한다.
도 13 내지 도 14에서 도시한 바와 같이 신호의 듀티를 시간에 따라 변하도록 하여, 신호로부터 전자파 장애(EMI)의 주요인으로 알려진 고주파 신호의 주기성을 제거하였다. 따라서, 도 10에 도시된 클록 신호(CLK)에 비하여 전자파 장애를 저감시킬 수 있다.
본 발명에 따른 전자파 장애 저감을 위한 플라즈마 디스플레이 패널의 구동방법에 의하면, 전자파 장애의 원인이 되는 일정한 주기성을 갖는 고주파 신호의 듀티를 가변하여, 방사되는 전자파의 주파수 대역이 주위의 근방 대역으로 흩어지고, 그로 인하여 전자파 방사의 피크(peak)값이 줄어들어, 플라즈마 디스플레이 패널의 구동 시에 발생할 수 있는 전자파 장애를 저감시킬 수 있다.
또한, 종래의 플라즈마 디스플레이 패널의 구동장치에 인가되는 제어 신호들만을 조정하여 구현하므로, 하드웨어의 추가적인 부담 없이 용이하게 전자파 장애를 저감시킬 수 있다.
또한, 하드웨어의 추가적인 부담이 없으므로, 종래의 플라즈마 디스플레이 패널의 구동장치를 이용하여, 추가적인 비용 상승 없이 전자파 장애를 저감시킬 수 있다.
본 발명은 첨부된 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 진정한 보호 범위는 첨부된 청구 범위에 의해서만 정해져야 할 것이다.
도 1은 통상적인 3-전극 면방전 방식의 플라즈마 디스플레이 패널의 구조를 보여주는 내부 사시도이다.
도 2는 도 1의 패널의 한 방전셀의 예를 보여주는 도면이다.
도 3은 도 1의 플라즈마 디스플레이 패널의 Y 전극 라인들에 대한 통상적인 어드레스-디스플레이 분리 구동 방법을 보여주는 타이밍도이다.
도 4는 도 1의 플라즈마 디스플레이 패널의 Y 전극 라인들에 대한 통상적인 어드레스-디스플레이 동시 구동 방법을 보여주는 타이밍도이다.
도 5는 도 1의 플라즈마 디스플레이 패널의 일반적인 구동 장치를 보여주는 블록도이다.
도 6은 도 3의 어드레스-디스플레이 분리 구동 방법의 단위 서브-필드에 도 1의 패널에 인가되는 구동 신호들을 보여주는 타이밍도이다.
도 7은 도 6의 리셋 주기에서 Y 전극 라인들에 점진적인 상승 전압이 인가된 직후 시점에서의 어느 한 디스플레이 셀의 벽전하 분포를 보여주는 단면도이다.
도 8은 도 2의 리셋 주기의 종료 시점에서의 어느 한 방전셀의 벽전하 분포를 보여주는 단면도이다.
도 9는 통상의 스캔 드라이브 집적회로의 내부 구조를 개략적으로 도시한 블록도이다.
도 10은 도 9의 스캔 드라이브 집적회로를 동작시키기 위한 제어 신호들의 파형을 개략적으로 도시한 타이밍도이다.
도 11은 본 발명의 바람직한 일 실시예에 따른 플라즈마 디스플레이 패널의 구동장치를 개략적으로 도시한 도면이다.
도 13은 본 발명의 바람직한 다른 실시예로서, 클록 신호의 듀티가 시간에 따라 변하는 스캔 데이터 신호를 개략적으로 도시한 타이밍도이다.
삭제
도 14는 본 발명의 바람직한 다른 실시예로서, 클록 신호의 주기 및 듀티가 시간에 따라 변하는 스캔 데이터 신호를 개략적으로 도시한 타이밍도이다.
<도면의 주요 부분에 대한 부호의 설명>
1...플라즈마 디스플레이 패널, 10...앞쪽 글라스 기판,
11, 15...유전층, 12...보호층,
13...뒤쪽 글라스 기판, 14...방전 공간,
16...형광층, 17...격벽,
X1, ..., Xn...X 전극 라인, Y1, ..., Yn...Y 전극 라인,
A1, ..., Am...어드레스 전극 라인, Xna, Yna...투명 전극 라인,
Xnb, Ynb...금속 전극 라인, SF1, ...SF8...서브-필드,
SY1, ..., SYn...Y 전극 구동 신호, VG...접지 전압,
SX1, ..., SXn...X 전극 구동 신호, SF...단위 서브-필드,
SAR1..ABm...디스플레이 데이터 신호, 22..제어부,
23.어드레스 구동부, 24..X 구동부,
25...Y 구동부, 26...영상 처리부,

Claims (9)

  1. 교대로 나란히 배열되는 X 및 Y 전극 라인들에 대하여 어드레스 전극 라인들이 교차되는 영역에 방전셀들이 형성되는 플라즈마 디스플레이 패널에 대하여, 상기 X 및 Y 전극 라인들과 어드레스 전극 라인들 각각을 구동하는 X 구동부, Y 구동부, 및 어드레스 구동부 각각에 주기성을 갖는 제어 신호들을 인가하여 전자파 장애를 저감시키는 플라즈마 디스플레이 패널의 구동방법에 있어서,
    상기 주기성을 갖는 제어 신호들의 듀티가 시간에 따라서 변하는 플라즈마 디스플레이 패널의 구동방법.
  2. 제1항에 있어서,
    상기 주기성을 갖는 제어 신호가 클록 신호인 플라즈마 디스플레이 패널의 구동방법.
  3. 외부로부터 입력되는 영상 데이터를 처리하여, 스캔 데이터 신호, 리셋/유지 데이터 신호, 어드레스 데이터 신호, 및 공통 데이터 신호를 발생하는 제어부와, 상기 스캔 데이터 신호에 따른 스캔 구동 신호를 Y 전극 라인들에 인가하는 Y 구동부와, 상기 리셋 및 유지 데이터 신호에 따른 리셋/유지 구동 신호를 상기 Y 전극 라인들에 인가하는 리셋/유지 회로부와, 상기 어드레스 데이터 신호에 따른 어드레스 구동 신호를 상기 어드레스 전극 라인들에 인가하는 어드레스 구동부, 및 상기 공통 데이터 신호에 따른 공통 구동 신호를 X 전극 라인들에 인가하는 X 구동부를 구비하여 전자파 장애를 저감시키는 플라즈마 디스플레이 패널의 구동장치에 있어서,
    상기 스캔 데이터 신호, 상기 리셋/유지 데이터 신호, 상기 어드레스 데이터 신호, 및 상기 공통 데이터 신호 각각에 주기성을 갖는 제어 신호들이 포함되고, 상기 주기성을 갖는 제어 신호들의 듀티가 시간에 따라서 변하는 플라즈마 디스플레이 패널의 구동장치.
  4. 제3항에 있어서,
    상기 주기성을 갖는 제어 신호가 클록 신호인 플라즈마 디스플레이 패널의 구동장치.
  5. 외부로부터 입력되는 영상 데이터를 처리하여 스캔 데이터 신호를 생성하는 제어부와 주기성을 갖은 제어 신호들을 포함하는 상기 스캔 데이터 신호에 따른 스캔 구동 신호를 생성하여 복수개의 Y 전극 라인들에 인가하는 Y 구동부를 구비하여 이루어지는 플라즈마 디스플레이 패널의 구동 장치에서, 적어도 하나 이상이 직렬로 연결되어 상기 Y 구동부를 형성하여 전자파 장애를 저감시키는 스캔 드라이브 집적회로에 있어서,
    상기 주기성을 갖는 제어 신호들의 듀티가 시간에 따라서 변하는 스캔 드라이브 집적회로.
  6. 제5항에 있어서,
    상기 주기성을 갖는 제어 신호가 클록 신호인 스캔 드라이브 집적회로.
  7. 제1항에 있어서,
    상기 주기성을 갖는 제어신호들은 주기도 시간에 따라 변하는 플라즈마 디스플레이 패널의 구동방법.
  8. 제3항에 있어서,
    상기 주기성을 갖는 제어신호들은 주기도 시간에 따라 변하는 플라즈마 디스플레이 패널의 구동장치.
  9. 제5항에 있어서,
    상기 주기성을 갖는 제어신호들은 주기도 시간에 따라 변하는 스캔 드라이브 집적회로.
KR10-2003-0007429A 2003-02-06 2003-02-06 플라즈마 디스플레이 패널의 구동방법과 그 장치 KR100509605B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0007429A KR100509605B1 (ko) 2003-02-06 2003-02-06 플라즈마 디스플레이 패널의 구동방법과 그 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0007429A KR100509605B1 (ko) 2003-02-06 2003-02-06 플라즈마 디스플레이 패널의 구동방법과 그 장치

Publications (2)

Publication Number Publication Date
KR20040071456A KR20040071456A (ko) 2004-08-12
KR100509605B1 true KR100509605B1 (ko) 2005-08-22

Family

ID=37359355

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0007429A KR100509605B1 (ko) 2003-02-06 2003-02-06 플라즈마 디스플레이 패널의 구동방법과 그 장치

Country Status (1)

Country Link
KR (1) KR100509605B1 (ko)

Also Published As

Publication number Publication date
KR20040071456A (ko) 2004-08-12

Similar Documents

Publication Publication Date Title
KR100467692B1 (ko) 디스플레이 유지 펄스의 폭이 변하는 플라즈마 디스플레이패널의 구동 방법
KR100373726B1 (ko) 플라즈마 표시 패널의 구동장치
KR100581899B1 (ko) 어드레스-디스플레이 혼합에 의한 방전 디스플레이 패널의구동 방법
KR100573120B1 (ko) 플라즈마 디스플레이 패널 구동방법 및 장치
JP4264044B2 (ja) パネル駆動方法及びディスプレイパネル
KR100502355B1 (ko) 어드레스 전극 라인들이 전기적으로 플로팅되는 플라즈마디스플레이 패널의 리셋팅 방법, 및 이 리셋팅 방법을사용한 플라즈마 디스플레이 패널의 구동 방법
KR100509605B1 (ko) 플라즈마 디스플레이 패널의 구동방법과 그 장치
KR100467694B1 (ko) 효과적으로 초기화 단계들이 수행되는 플라즈마디스플레이 패널의 구동 방법
KR100581876B1 (ko) 어드레스-디스플레이 혼합에 의한 방전 디스플레이 패널의구동 방법
KR100502341B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
KR100603307B1 (ko) 개선된 동작 시퀀스를 가진 방전 표시 장치
KR100537610B1 (ko) 디스플레이-유지 펄스들의 주파수가 변하는 플라즈마디스플레이 패널의 구동 방법
KR100553755B1 (ko) 플라즈마 디스플레이 패널 구동방법
KR100544124B1 (ko) 바이어스 전압이 어드레스 전극 라인들에 인가되는플라즈마 디스플레이 패널의 리셋팅 방법, 및 이 리셋팅방법을 사용한 플라즈마 디스플레이 패널의 구동 방법
KR100490529B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100502356B1 (ko) 어드레스-디스플레이 혼합에 의한 방전 디스플레이 패널의구동 방법
KR20050052195A (ko) 고주파 중첩 유지구동 플라즈마 디스플레이 패널 구동방법
KR20050051043A (ko) 어드레스-표시 혼합에 의한 방전 표시 패널의 구동 방법
KR100313115B1 (ko) 플라즈마 표시 패널의 구동방법
KR20050036261A (ko) 플라즈마 디스플레이 패널 구동방법
KR20050041135A (ko) 플라즈마 디스플레이 패널 구동방법
KR20070041901A (ko) 디스플레이 패널의 구동장치
KR20010035826A (ko) 플라즈마 표시 패널의 구동방법
KR20050114078A (ko) 외부 압력에 따라 휘도가 조정되는 방전 디스플레이 장치
KR20050052645A (ko) 플라즈마 디스플레이 패널 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
E902 Notification of reason for refusal
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080728

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee