KR100375520B1 - 선형화기 - Google Patents
선형화기 Download PDFInfo
- Publication number
- KR100375520B1 KR100375520B1 KR10-2000-0033203A KR20000033203A KR100375520B1 KR 100375520 B1 KR100375520 B1 KR 100375520B1 KR 20000033203 A KR20000033203 A KR 20000033203A KR 100375520 B1 KR100375520 B1 KR 100375520B1
- Authority
- KR
- South Korea
- Prior art keywords
- linearizer
- resistor
- circuit
- semiconductor transistor
- compensated
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 claims description 24
- 239000002184 metal Substances 0.000 claims description 22
- 230000005669 field effect Effects 0.000 abstract description 3
- 238000013459 approach Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 9
- 238000004891 communication Methods 0.000 description 3
- 230000002238 attenuated effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000010295 mobile communication Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 241001101998 Galium Species 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
- H03F1/3276—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using the nonlinearity inherent to components, e.g. a diode
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Networks Using Active Elements (AREA)
Abstract
그 회로를 소형화 할 수 있으며 경량화할 수 있고, 전력소비를 낮추고 입-출력조정을 용이하게 할 수 있는 선형화기가 제공된다. 이 선형화기는 제1저항기가 제2저항기에 직렬로 연결되며, 제3저항기가 제1 및 제2저항기들 사이의 접속점에 연결되며, 가변저항소자인 전계효과트랜지스터(FET)는 제3저항기에 연결되며, 인덕터는 FET 및 GND 사이에 연결되고, 제1, 제2 및 제3저항기들과 FET는 T형 감쇠기를 구성한다.
Description
본 발명은 선형화기에 관한 것으로, 보다 상세하게는 보상되는 회로(compensated circuit)의 앞단에 연결되며 보상되는 회로의 입-출력특성을 보상할 수 있는 선형화기에 관한 것이다.
휴대용 통신기기와 같이 마이크로파 주파수대역에서 동작하는 이동통신장비로서, 위성통신기기 등이 근년에 광범위하게 사용되며, 특히, 낮은 왜곡특성은 그러한 이동통신장비에 채용된 고주파증폭기에 필수 불가결한 것이 되고 있다. 그러나, 이 유형의 고주파증폭기는, 입력전력이 포화영역레벨에 접근할 때 이득이 감소되고 통과(passing)위상이 그것의 양의 쪽(위상이 앞서는(lead) 쪽)으로 바뀌는 비선형특성을 나타내므로, 고주파증폭기에서는 낮은 왜곡특성을 성취하기가 어렵다. 화합물반도체로 이루어진 금속반도체트랜지스터(MES)는, 전계효과트랜지스터(FET)의 일종으로 고주파영역에서 고속동작 및 고효율동작을 제공할 수 있는 것으로서, 고주파증폭기를 구성하는 증폭기기로서 광범위하게 채용된다.
고주파증폭기에서 낮은 왜곡특성을 성취하기 위하여, 기존에는, 고주파증폭기의 비선형성은 보상하는 회로(compensating circuit)를 연결함으로써 보상된다. 보상회로인 선형화기는, 고주파증폭기의 앞단에서, 전술한 것과 거의 반대인 특성, 즉 입력전력이 포화영역레벨에 접근할 때 이득이 증가하고 통과위상은 그것의 음의 쪽(위상이 뒤쳐지는 쪽)으로 바뀌는 특성을 나타낸다.
도 6은 기존 고주파증폭기(보상되는 회로)의 비선형성이 선형화기(보상하는 회로)에 의해 보상되는 원리를 설명하는 도면이다. 선형화기(60)는 FET(51)를 증폭기기로서 사용하는 고주파증폭기(50)의 앞단에 연결된다. FET(51)는 이것의 소스전극(51S)이 접지(GND)에 연결되는 소스접지방식으로 사용된다. 게이트전극(51G)에는 게이트저항기(53)가 연결되고, 이 게이트저항기는 게이트전원(52, 예를 들면, -0.2V 내지 -0.1V를 공급)에 연결된다. 드레인전극(51D)에는 인덕터(55)가 연결되고, 인덕터는 드레인전원(54, 예를 들면, +5.0V 내지 +7.0V를 공급)에 연결된다.
도 7a는 고주파증폭기(50)의 비선형성이 도 6의 선형화기(60)에 의해 보상되는 원리를 설명하는 도면이다. 도 7a에 보인 것처럼, 고주파증폭기(50)는 입력전력(가로축의 Pin)이 포화영역레벨에 접근할 때 이득(G)이 감소되는 특성을 나타낸다.
그러므로, 입력전력(Pin)이 도 7b에 보인 것 처럼 포화영역레벨에 접근할 때 이득(G)이 증가되는 특성을 나타내는 선형화기(60)를 고주파증폭기(50)의 앞단에 연결함으로써, 그것의 종합적인 이득특성은 도 7c에 보인 것처럼 거의 선형적이게 된다.
도 8a, 8b 및 8c는 고주파증폭기(50)의 비선형성이 선형화기(60)에 의해 보상되는 원리를 설명하는 도면들이다. 도 8a는, 고주파증폭기(50)에서,입력전력(Pin)이 포화영역레벨에 접근할 때 통과위상(P)이 그것의 양의 쪽으로 바뀜을 보여준다. 그러므로, 입력전력(Pin)이 도 8b에 보인 것처럼 포화영역레벨에 접근할 때 통과위상(P)이 그것의 음의 쪽으로 바뀌는 특성을 나타내는 선형화기(60)를 고주파증폭기(50)의 앞단에 연결함으로써, 그것의 종합적인 이득특성은 도 8c에 보인 것처럼 선형화 되어진다. 이는 보상되는 회로로서 소용되는 고주파증폭기(50)의 비선형성이 보상하는 회로로서 소용되는 선형화기(60)에 의해 보상되어지게 한다. 이는 또한 고주파증폭기(50)의 낮은 왜곡을 성취하는 데에도 소용된다.
기존의 선형화기(60)는 도 5에 보여진 것과 같은 구성을 가지며, 이 구성은 "The Institute of Electronic Information and Communication Engineers, MW94-133, IDC94-208, 1995-01"에서 발행된 기술보고서인 보고서 "A simple-type linearizer loaded with a feedback device using a GaAsFET(Gallium Arsenide Field Effect Transistor)"에 개시되어 있다. 도 5에 보인 선형화기(60)에는, 소스접지형 FET(40)가 사용되고, 이것의 게이트전극(40G)은 입력단자로서 사용되며 그 드레인전극(40D)은 출력단자로서 사용되고 인덕터(41)는 소스전극(40S) 및 GND 사이에 연결된다. 이 선형화기(60)에서는, 상호컨덕턴스 "gm" 및 드레인컨덕턴스 "gd"의 비선형성을 비선형영역에서 얻도록 FET(40)를 능동소자로서 동작시키고 또 인덕터(41)를 이용함으로써, 이득은 그 입력전력이 포화영역레벨에 접근할수록 증가되고 그 통과위상은 뒤쳐지게 되어, 그 뒷단의 고주파증폭기(50)의 비선형성을 보상할 수 있다.
그러나, 전술한 문헌에서 설명된 기존의 선형화기(60)는, FET(40)를 능동소자로서 사용하는 것이 전력소비를 야기한다는 문제를 갖는다. 즉, 기존의 선형화기(60)에서는, 비선형영역에서의 상호컨덕턴스 "gm" 및 드레인컨덕턴스 "gd"의 비선형성이 FET(40)를 능동소자로서 동작시킴으로써 얻어지므로, 이것은 전력소비를 방지할 수 없어 낮은 전원사용률을 야기한다.
더욱이, 전술의 선형화기(60)는, 이것이 나쁜 입-출력임피던스를 가지고 또 그 입-출력임피던스가 입력전력레벨에 의해 심하게 바뀌므로, 그것의 반사(reflection)특성에 열화가 일어난다는 문제가 생기게 한다. 그 결과, 분리(isolating)회로 등과 같은 정합회로를 그것의 입-출력단자에 연결하는 것이 필요하여, 회로 규모가 더 커지게 한다. 이는 선형화기(60) 및 고주파증폭기(50)와 함께 내장(embedded)되는 회로의 규모를 줄이는 것과 이 회로의 경량화를 어렵게 할 뿐만 아니라 회로들 간의 조정(calibration)에 의해 야기되는 비용 상승을 야기한다.
전술한 바를 고려하여, 본 발명의 목적은 회로 규모를 줄이고 경량화할 수 있으며, 전력소비를 낮추고 입-출력조정을 용이하게 할 수 있는 선형화기를 제공함에 있다.
도 1은 본 발명의 제1실시예에 따른 선형화기의 구성을 보여주는 개략적인 회로도,
도 2는 본 발명의 제1실시예에 따른 선형화기에 의해 얻어진 입-출력특성을 보여주는 도면,
도 3은 본 발명의 제1실시예에 따른 선형화기에 의해 얻어진 반사손실특성을 보여주는 도면,
도 4는 본 발명의 제2실시예에 따른 선형화기의 구성을 보여주는 개략적인 회로도,
도 5는 기존의 선형화기의 구성을 보여주는 개략도,
도 6은 기존 고주파증폭기의 비선형성이 선형화기에 의해 보상되는 원리를 설명하는 개략적인 블록도,
도 7a, 7b 및 7c는 기존의 고주파증폭기의 비선형성이 도 6에 보여진 기존의 예와같은 기존의 선형화기에 의해 보상되는 원리를 설명하는 도면들,
도 8a, 8b 및 8c는 기존의 고주파증폭기의 비선형성이 도 6에 보여진 기존의 예와같은 기존의 선형화기에 의해 보상되는 원리를 설명하는 도면들.
*도면의 주요부분에 대한 부호의 설명
1, 2, 3 : 저항기 5 : 가변저항소자
6 : 리액턴스소자 10, 60 : 선형화기
50 : 고주파증폭기
본 발명의 제1양태에 의하면, 보상되는 회로의 입-출력특성에 거의 반대인 특성을 가지며 상기 보상되는 회로의 앞단에 연결되어 보상되는 회로의 특성을 보상하기 위한 선형화기가 제공되며, 이 선형화기는,
가변저항소자의 한 단자 및 접지(GND) 사이에 연결된 리액턴스소자; 및
그 션트(shunt)가 상기 가변저항소자의 다른 단자에 연결된 T형 감쇠기를 포함한다.
본 발명의 제2양태에 의하면, 보상되는 회로의 입-출력특성에 거의 반대인 특성을 가지며 상기 보상되는 회로의 앞단에 연결되어 보상되는 회로의 특성을 보상하기 위한 선형화기가 제공되며, 이 선형화기는,
가변저항소자의 한 단자 및 GND 사이에 연결된 리액턴스소자; 및
그 션트가 상기 가변저항소자의 다른 단자에 연결된 π형 감쇠기를 포함한다.
본 발명의 제3양태에 의하면, 보상되는 회로의 입-출력특성에 거의 반대인 특성을 가지며 상기 보상되는 회로의 앞단에 연결되어 보상되는 회로의 특성을 보상하기 위한 선형화기로서,
각각이 직렬로 연결된 제1 및 제2 저항기들;
상기 제1 및 제2 저항기들 사이의 접속점에 연결된 제3저항기;
상기 제3저항기에 연결된 가변저항소자; 및
상기 가변저항소자 및 GND 사이에 연결된 리액턴스소자를 포함하여,
상기 제1저항기의 비접속단자는 입력단자로서 사용되고 상기 제2저항기의 비접속단자는 출력단자로서 사용되는 선형화기가 제공된다.
본 발명의 제4양태에 의하면, 보상되는 회로의 입-출력특성에 거의 반대인특성을 가지며 상기 보상되는 회로의 앞단에 연결되어 보상되는 회로의 특성을 보상하기 위한 선형화기로서,
각각이 서로 직렬로 연결된 제2 및 제3 저항기들 둘 다에 평행하게 연결된 제1저항기;
상기 제1저항기 및 상기 제2저항기 사이의 접속점에 연결된 가변저항소자; 및
상기 가변저항소자 및 GND 사이에 연결된 리액턴스소자를 포함하여,
상기 제1저항기의 한 단자는 입력단자로서 사용되고 상기 제1저항기의 다른 단자는 출력단자로서 사용되는 선형화기가 제공된다.
전술한 바에서, 바람직한 모드는 가변저항소자가 비선형소자로 이루어지는 것이다.
또한, 바람직한 모드는 리액턴스소자가 비선형소자 및 GND 사이에 연결되는 것이다.
또한, 바람직한 모드는 금속반도체트랜지스터가 비선형소자로서 사용되는 것이다.
게다가, 바람직한 모드는, 금속반도체트랜지스터가 포화영역에서 동작하게 하기에 충분히 큰 바이어스전압이 금속반도체트랜지스터의 게이트전극에 인가되고 금속반도체트랜지스터가 동작하는 동안에 얻어진 비선형성이 이용되는 것이다.
본 발명의 전술한 및 다른 목적들, 이점들 및 특징들은 첨부 도면들에 관련하여 취해진 다음의 설명으로부터 보다 명확해질 것이다.
[제1실시예]
도 1은 본 발명의 제1실시예에 따른 선형화기의 구성을 보여주는 개략적인 회로도이다. 도 2는 제1실시예에 따른 선형화기에 의해 얻어진 입-출력특성을 보여주는 도면이다. 도 3은 제1실시예에 따른 선형화기에 의해 얻어진 반사손실(reflection loss)특성을 보여주는 도면이다. 도 1에 보인 것처럼, 선형화기(10)에서는, 제1저항기(1)가 제2저항기(2)에 직렬로 연결되며, 제3저항기(3)는 제1 및 제2 저항기들(1 및 2)의 접속점(4)에 연결되며, FET(5)는 가변저항소자로서 제3저항기(3)에 연결되며, 리액턴스소자인 인덕터(6)는 FET(5) 및 접지(GND) 사이에 연결되고, 제1저항기(1)의 비접속단자 및 제2저항기(2)의 비접속단자는 입력단자(7) 및 출력단자(8)로서 각각 사용된다. 고주파영역에서 고속동작 및 고효율동작을 제공할 수 있는 혼합물반도체로 이루어진 금속반도체트랜지스터(MES)는 FET(5)로서 사용된다.
전술의 선형화기(10)에서, 제1저항기(1), 제2저항기(2) 및 제3저항기(3)와 FET(5)는 T형 감쇠기(attenuator)를 구성하고, FET(5)는 이 T형 감쇠기의 션트(shunt)에 연결된다. 따라서, 전술의 선형화기(10)에서는, T형 감쇠기가 구성되므로, 우수한 반사특성이 얻어지고 입력전력레벨의 변화에 대한 반사특성은 작게 된다.
게이트전극(5G)에는 게이트저항기(9)를 통해 FET(5)가 포화영역에서 가장 안정되게 동작하도록 하기에 충분히 큰 게이트바이어스전압(Vg)이 인가되고, 그래서 FET(5)는 비선형성을 나타내는 소자로서 사용된다. 제1 및 제2 저항기들(1 및 2)의저항값(R1), 제3저항기의 저항값(R2) 및 게이트바이어스전압(Vg)은 다음의 범위들로 설정된다.
R1 : 10Ω 내지 20Ω
R2 : 0.01Ω 내지 100Ω
Vg : 0V 내지 -1V
게다가, FET(5)의 게이트폭(Wg)은 50㎛에서 400㎛까지로 설정된다.
FET(5)의 게이트바이어스전압(Vg)을 전술한 범위들로 설정함으로써, FET(5)는 포화영역에서 가장 안정되게 동작될 수 있다. FET(5)의 내부저항이 포화영역에서 증가하므로, FET(5)로 이루어진 T형 감쇠기의 션트저항 또한 증가된다. 그 결과, 통과손실(passing loss)이 감소(이득이 증가)되므로, 이득은 입력전력레벨이 상승할 때 증가한다.
즉, 입력전력이 낮은 레벨에 있다면, 입력단자(7)로 입력되는 신호는, 제1저항기(1) 및 제2저항기(2)의 저항값(R1) 및 FET(5)의 내부저항에 근거하여 감쇠된 양만큼 감쇠된 이후에, 출력단자(8)로 출력된다. 이때, 이득은 일정하게 된다. 그러나, 입력전력이 증가하여 FET(5)의 포화영역에 접근할수록, 내부저항은 FET(5)의 비선형성에 기인하여 증가한다. 일반적으로, 감쇠기의 스루(through)회로의 저항값(R1)이 일정하고 션트저항(저항값(R2) 및 FET의 내부저항)이 증가한다면 감쇠의 량은 감소하므로, 이득이 입력전력의 증가로 유발된 FET(5) 내부저항의 증가로 증가하는 특성이 얻어질 수 있다.
한편, FET(5)의 내부저항이 증가되므로 통과위상은 뒤쳐지고(음의 쪽으로 바뀌고), 이 통과위상은 입력전력에서의 변화에 대응하게 변화된다. 즉, 통과위상은 상호컨덕턴스(gm)의 비선형성과 게이트 및 소스 사이의 용량(Cgs)에 기인하여 음의 쪽으로 바뀐다.
게다가, 리액턴스로서 사용되는 인덕터(6)를 바꿈으로써 제1저항기(1)를 제2저항기(2)와 연결시키는 접속점(4) 및 GND 사이의 임피던스가 바뀌므로, 왜곡(이득 및 통과위상의 뒤쳐짐의 증가를 포함)의 량을 조절하는 것이 가능하다.
더욱이, 반사를 감소시킬 수 있는 임피던스가 제1저항기(1)의 저항값(R1), 제2저항기(2)의 저항값(R1) 및 제3저항기(3)의 저항값(R2)에 의해 그리고 내부저항에 의해 정해지므로, 적당한 임피던스값은 이러한 저항들을 적절한 범위 내로 설정함으로써 얻어질 수 있다. 또한, FET(5)가 수동소자로서 사용되고 드레인 및 소스 사이의 전압(Vds)이 '0(영)'으로 설정되므로, 전력소비는 약 '0(영)'이 되도록 낮추어질 수 있다.
도 2는 이 실시예에 구현된 선형화기(10)의 입-출력특성의 시뮬레이션 결과를 보여준다. 도 2에서, 왼쪽 축은 이득(G)을 나타내고 오른쪽 축은 통과위상(P)을 나타낸다. 도 2로부터 명확한 것처럼, 입력전력이 포화영역레벨에 접근할 때 이득(G)이 증가하고 통과위상(P)이 그것의 음의 쪽으로 바뀌는 특성이 얻어질 수 있다. 그러므로, 선형화기(10)를 보상되는 회로로 소용되는 고주파증폭기의 앞단에 연결함으로써, 고주파증폭기의 비선형성이 보상될 수 있으므로, 고주파수의 낮은 왜곡 특질(property)이 쉽사리 성취될 수 있다.
도 3은 이 실시예에 구현된 선형화기(10)의 반사손실특성의 시뮬레이션 결과를 보여준다. 도 3에서, 입력전력레벨에 대응하는 반사손실특성은 스미스챠트로 그려진다. 입-출력임피던스부분(12)은 스미스챠트의 중심위치에 그려져 우수한 반사손실특성이 얻어질 수 있음을 표시한다.
게다가, 도 2 및 도 3에 보여진 특성들은 다음의 설정조건들 하에서 얻어진다.
R1 : 16Ω
R2 : 6Ω
Vg : -0.5V
Wg : 100㎛
따라서, 이 실시예의 선형화기(10)의 구성에 의하면, 제1저항기(1)는 제2저항기(2)에 직렬로 연결되며 제3저항기(3)는 제1저항기(1) 및 제2저항기(2) 사이의 접속점(4)에 연결되며 가변저항소자인 FET(5)는 제3저항기(3)에 연결되며 리액턴스소자인 인덕터(6)는 FET(5) 및 GND 사이에 연결되고 제1, 제2 및 제3 저항기들(1, 2 및 3)과 FET(5)는 T형 감쇠기를 구성하므로, 보상되는 회로의 비선형성은 소규모 회로 구성에 의해서도 보상될 수 있다. 그러므로, 전술한 회로를 소규모 및 경량으로 만들어 전력소비를 낮추는 것과 입-출력조정을 쉽사리 행하는 것이 가능하다.
[제2실시예]
도 4는 본 발명의 제2실시예에 따른 선형화기(20)의 구성을 보여주는 개략적인 회로도이다. 제2실시예의 선형화기(20)의 구성은, π형 감쇠기가 제2실시예에 구성된다는 점에서 제1실시예의 구성과는 크게 다르다. 도 4에 보인 것처럼, 제2실시예에 따른 선형화기(20)에서는, 각각이 직렬로 연결된 제2저항기(22) 및 제3저항기(23)가 제1저항기(21)에 병렬로 연결되므로, 가변저항소자인 FET(5)는 제2저항기(22) 및 제3저항기(23) 사이의 접속점(24)에 연결되며, 리액턴스소자인 인덕터(6)는 FET(5) 및 GND 사이에 연결되고, 제1저항기(21)의 양 단자들은 입력단자(7) 및 출력단자(8)로서 각각 사용된다. 게다가, 전술의 선형화기(20)에서는, 제1저항기(21), 제2저항기(22) 및 제3저항기(23)와 FET(5)가 π형 감쇠기를 구성하고, FET(5)는 이 π형 감쇠기의 션트에 연결된다.
전술한 선형화기(20)에서, 제1저항기(21)의 저항값(R10), 제2저항기(22) 및 제3저항기(23)의 저항값(R20)과 게이트바이어스전압(Vg)은 다음의 범위들 내로 설정된다.
R10 : 20Ω 내지 50Ω
R20 : 100Ω 내지 200Ω
Vg : 0V 내지 -1V
Wg : 50㎛ 내지 400㎛
FET(5)의 게이트바이어스전압(Vg)을 전술한 범위 내로 설정함으로써, 선형화기(20)의 경우 제1실시예에서와 거의 동일한 동작을 수행하는 것이 가능하다. 그러므로, 제2실시예에서는, 제1실시예에 따른 도 2의 입-출력특성들 및 도 3의 반사손실특성들을 보여주는 도면들에서 보여진 것과 거의 동일한 특성들이 얻어질 수 있다.
제2실시예의 선형화기(20)의 구성은 전술한 점들을 제외하면 제1실시예의 구성과 동일하고, 그래서, 도 4에 보인 동일한 참조번호들이 도 1에 보여진 대응 부분들을 가리키고 그것들의 설명이 생략된다.
따라서, 선형화기(20)를 제2실시예에 제공된 것처럼 구성함으로써, 제1실시예에서 얻어진 것들과 동일한 효과들이 성취될 수 있다.
상술한 바와 같이, 본 발명의 선형화기에 의하면, 제1저항기 및 제2저항기가 직렬로 연결되며, 제3저항기는 제1 및 제2 저항기들 사이의 접속점에 연결되며, 가변저항소자는 제3저항기에 연결되며, 리액턴스소자는 가변저항소자 및 GND 사이에 연결되며, 제1, 제2 및 제3 저항기들과 FET는 T형 감쇠기를 구성하므로, 보상되는 회로의 비선형성은 소규모 회로 구성에 의해서도 보상될 수 있다.
게다가, 전술한 바와 같이, 본 발명의 선형화기에 의하면, 가변저항소자는 제2 및 제3 저항기들 사이의 접속점에 연결되며 리액턴스소자는 가변저항소자 및 GND 사이에 연결되고, 제1, 제2 및 제3 저항기들과 FET는 π형 감쇠기를 구성하므로, 보상되는 회로의 비선형성은 소규모 회로 구성으로도 보상될 수 있다. 그러므로, 본 발명에 의하면, 선형화기의 회로는 소규모 및 경량으로 만들어질 수 있고 증가되는 전력소비를 방지할 수 있고 그것의 입-출력조정을 용이하게 할 수 있다.
본 발명은 전술한 실시예들로 제한되지 않으며 본 발명의 범위 및 정신을 벗어남 없이 변경되고 변형될 수 있음이 명백하다. 예를 들면, 가변저항소자는 FET로 제한되지 않고, 바이폴라트랜지스터, 다이오드 등과 같은 비선형소자들이 가변저항으로서 사용될 수 있다. 게다가, 리액턴스소자는 인덕터로 제한되지 않고, 다른 비선형소자들이 리액턴스소자로서 사용될 수 있다.
Claims (20)
- 보상되는 회로의 입-출력특성에 반대인 특성을 가지며 상기 보상되는 회로의 앞단에 연결되어 보상되는 회로의 특성을 보상하기 위한 선형화기에 있어서,가변저항소자의 한 단자 및 접지(GND) 사이에 연결된 리액턴스소자; 및그 션트(shunt)가 상기 가변저항소자의 다른 단자에 연결된 T형 감쇠기를 포함하는 선형화기.
- 제1항에 있어서, 상기 가변저항소자는 비선형소자로 구성된 선형화기.
- 삭제
- 제2항에 있어서, 금속반도체트랜지스터가 상기 비선형소자로서 사용되는 선형화기.
- 제4항에 있어서, 상기 금속반도체트랜지스터가 포화영역에서 동작하게 하기에 충분히 큰 바이어스전압이 상기 금속반도체트랜지스터의 게이트전극에 인가되고 상기 금속반도체트랜지스터가 동작하는 동안에 얻어진 비선형성이 이용되는 선형화기.
- 보상되는 회로의 입-출력특성에 반대인 특성을 가지며 상기 보상되는 회로의 앞단에 연결되어 보상되는 회로의 특성을 보상하기 위한 선형화기에 있어서,가변저항소자의 한 단자 및 접지(GND) 사이에 연결된 리액턴스소자; 및그 션트(shunt)가 상기 가변저항소자의 다른 단자에 연결된 π형 감쇠기를 포함하는 선형화기.
- 제6항에 있어서, 상기 가변저항소자는 비선형소자로 구성된 선형화기.
- 삭제
- 제7항에 있어서, 금속반도체트랜지스터가 상기 비선형소자로서 사용되는 선형화기.
- 제9항에 있어서, 상기 금속반도체트랜지스터가 포화영역에서 동작하게 하기에 충분히 큰 바이어스전압이 상기 금속반도체트랜지스터의 게이트전극에 인가되고 상기 금속반도체트랜지스터가 동작하는 동안에 얻어진 비선형성이 이용되는 선형화기.
- 보상되는 회로의 입-출력특성에 반대인 특성을 가지며 상기 보상되는 회로의 앞단에 연결되어 보상되는 회로의 특성을 보상하기 위한 선형화기에 있어서,각각이 직렬로 연결된 제1 및 제2 저항기들;상기 제1 및 제2 저항기들 사이의 접속점에 연결된 제3저항기;상기 제3저항기에 연결된 가변저항소자; 및상기 가변저항소자 및 접지(GND) 사이에 연결된 리액턴스소자를 포함하여,상기 제1저항기의 비접속단자는 입력단자로서 사용되고 상기 제2저항기의 비접속단자는 출력단자로서 사용되는 선형화기.
- 제11항에 있어서, 상기 가변저항소자는 비선형소자로 구성된 선형화기.
- 삭제
- 제12항에 있어서, 금속반도체트랜지스터가 상기 비선형소자로서 사용되는 선형화기.
- 제14항에 있어서, 상기 금속반도체트랜지스터가 포화영역에서 동작하게 하기에 충분히 큰 바이어스전압이 상기 금속반도체트랜지스터의 게이트전극에 인가되고 상기 금속반도체트랜지스터가 동작하는 동안에 얻어진 비선형성이 이용되는 선형화기.
- 보상되는 회로의 입-출력특성에 반대인 특성을 가지며 상기 보상되는 회로의 앞단에 연결되어 보상되는 회로의 특성을 보상하기 위한 선형화기에 있어서,각각이 서로 직렬로 연결된 제2 및 제3 저항기들 둘 다에 평행하게 연결된 제1저항기;상기 제1저항기 및 상기 제2저항기 사이의 접속점에 연결된 가변저항소자; 및상기 가변저항소자 및 접지(GND) 사이에 연결된 리액턴스소자를 포함하여,상기 제1저항기의 한 단자는 입력단자로서 사용되고 상기 제1저항기의 다른 단자는 출력단자로서 사용되는 선형화기.
- 제16항에 있어서, 상기 가변저항소자는 비선형소자로 구성된 선형화기.
- 삭제
- 제17항에 있어서, 금속반도체트랜지스터가 상기 비선형소자로서 사용되는 선형화기.
- 제19항에 있어서, 상기 금속반도체트랜지스터가 포화영역에서 동작하게 하기에 충분히 큰 바이어스전압이 상기 금속반도체트랜지스터의 게이트전극에 인가되고 상기 금속반도체트랜지스터가 동작하는 동안에 얻어진 비선형성이 이용되는 선형화기.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11171283A JP2000357927A (ja) | 1999-06-17 | 1999-06-17 | リニアライザ |
JP11-171283 | 1999-06-17 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010015039A KR20010015039A (ko) | 2001-02-26 |
KR100375520B1 true KR100375520B1 (ko) | 2003-03-29 |
Family
ID=15920462
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2000-0033203A KR100375520B1 (ko) | 1999-06-17 | 2000-06-16 | 선형화기 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6400222B1 (ko) |
JP (1) | JP2000357927A (ko) |
KR (1) | KR100375520B1 (ko) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100965700B1 (ko) * | 2005-03-04 | 2010-06-24 | 삼성전자주식회사 | 전치왜곡기 |
DE602007005208D1 (de) * | 2006-12-21 | 2010-04-22 | Konica Minolta Business Tech | Toner zur Entwicklung elektrostatischer Bilder |
WO2009125555A1 (ja) * | 2008-04-08 | 2009-10-15 | 三菱電機株式会社 | 高周波増幅器 |
WO2013178271A1 (en) * | 2012-05-31 | 2013-12-05 | Advantest (Singapore) Pte. Ltd. | Variable attenuator |
WO2016014634A1 (en) * | 2014-07-22 | 2016-01-28 | Healy michael g | Inductive distortion system and method |
US9831833B1 (en) * | 2016-01-28 | 2017-11-28 | Rockwell Collins, Inc. | Power amplifier |
JP7088465B2 (ja) | 2018-03-08 | 2022-06-21 | 住友電工デバイス・イノベーション株式会社 | 可変減衰器 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1410592A (en) * | 1971-10-04 | 1975-10-22 | Dolby Laboratories Inc | Controlled impedance devices |
US5038113A (en) * | 1989-12-01 | 1991-08-06 | General Electric Company | Nonlinearity generator using FET source-to-drain conductive path |
-
1999
- 1999-06-17 JP JP11171283A patent/JP2000357927A/ja active Pending
-
2000
- 2000-06-15 US US09/594,931 patent/US6400222B1/en not_active Expired - Fee Related
- 2000-06-16 KR KR10-2000-0033203A patent/KR100375520B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
US6400222B1 (en) | 2002-06-04 |
JP2000357927A (ja) | 2000-12-26 |
KR20010015039A (ko) | 2001-02-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5486787A (en) | Monolithic microwave integrated circuit apparatus | |
US6472941B2 (en) | Distributed amplifier with terminating circuit capable of improving gain flatness at low frequencies | |
US6759907B2 (en) | Distributed level-shifting network for cascading broadband amplifiers | |
KR100305917B1 (ko) | 반도체전력증폭집적회로 | |
KR100679549B1 (ko) | 고주파 전력증폭기 모듈 및 무선통신장치 | |
US7034617B2 (en) | Semiconductor integrated circuit for high frequency power amplifier, electronic component for high frequency power amplifier, and radio communication system | |
KR20070079724A (ko) | 전력 증폭기의 선형화를 위한 전치 보정회로 | |
KR100375520B1 (ko) | 선형화기 | |
WO2004049555B1 (en) | Radio frequency power amplifier active self-bias compensation circuit | |
US4849710A (en) | Temperature compensated high gain FET amplifier | |
US7135931B2 (en) | Negative conductance power amplifier | |
Vintola et al. | Variable-gain power amplifier for mobile WCDMA applications | |
WO2003019774A2 (en) | High frequency power amplifier circuit | |
US4908531A (en) | Monolithic active isolator | |
US11296655B2 (en) | Power amplifier biasing network providing gain expansion | |
US7046091B2 (en) | Power amplifier | |
Sayginer et al. | 1–8 GHz high efficiency single-stage travelling wave power amplifier | |
JP3886642B2 (ja) | 高周波利得可変増幅回路 | |
KR100281065B1 (ko) | 캐스코드방식의주파수혼합기 | |
US5338989A (en) | Microwave integrated circuit | |
JP2001077637A (ja) | プリディストーション回路 | |
CN111431514B (zh) | 一种宽带缓冲模拟开关电路和集成电路 | |
JPH11195932A (ja) | 温度補償機能付き増幅器 | |
JP3176793B2 (ja) | 増幅回路 | |
JP2013034090A (ja) | 増幅器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
N231 | Notification of change of applicant | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |