KR100372684B1 - 메모리셀 값 판독용 센스앰프 - Google Patents

Abstract

본 발명은 타이머의 초기화없이 직류전압 상태에 따라서 읽기동작이 이루어지도록 하여 어떠한 상황에서도 동작할 수 있는 메모리셀 값 판독용 센스앰프를 제공하기 위한 것이다.

이에, 본 발명에 의한 센스앰프는 상시 일정량의 전류를 공급하며 상기 메모리셀을 통해 접지되는 전류소스부와, 상기 전류소스부와 메모리셀의 접점 노드의 전압상태를 비교하여 설정된 로우 또는 하이전압을 출력하는 인버터부와, 상기 인버터부의 출력상태를 유지시키기 위한 레벨쉬프팅부와, 상기 레벨쉬팅부에 의해 일정하게 유지된 상태의 출력신호를 출력하는 출력부로 구성되어, 직류전압의 상태에 따라 메모리셀의 값을 판독할 수 있게 한다.

Description

메모리셀 값 판독용 센스앰프{SENSE AMPLIFIER FOR READING VALUE OF MEMORY CELL}

본 발명은 메모리셀 값 판독용 센스앰프에 관한 것으로, 보다 상세하게는 타이머의 초기화없이 동작가능한 메모리셀 값 판독용 센스앰프에 관한 것이다.

일반적으로, 메모리 예를들어, EPROM(erasable programmable read-onlymemory)에 입력되는 데이타들은 각각의 메모리셀에 저장되며, 상기 메모리에 저장된 데이타를 읽는다는 것은 해당 어드레스의 메모리셀 각각의 값을 읽는 것이다.

이때, 각 메모리셀을 읽기 위해서 센스앰프라는 회로를 이용한다.

도 1은 기존의 센스앰프를 도시한 회로도로서, 다수의 타이밍신호 입력단(nODOT, nOPRE, nOSA, ODIS, ODOT)이 구비되고, 각각의 타이밍신호의 조합에 의하여 적절한 시점에 출력단으로 메모리셀(11)에 기억된 값이 출력되도록 구성되어 있다.

즉, 상기 입력단(nODOT, nOPRE, nOSA, ODIS, ODOT)으로 입력되는 신호의 타이밍도는 도 2에 도시된 바와 같다.

상기 도 1 및 도 2를 참조하여 종래 센스앰프의 동작을 설명하면, 상기 메모리셀(11)의 값을 읽기 위해서는 파워 온 리셋(power on reset)에 의해 초기화된 타이밍(timing)에 따라서 센스앰프가 동작하여야 한다.

즉, 읽기모드(read mode)에서 상기 nOPRE신호는 제5트랜지스터(M5)를 온시켜, 노드(N1)를 챠지시킨 후에, 상기 제1,2트랜지스터(M1, M2)에 의해서 반전된 nOSA신호로 제6트랜지스터(M6)을 온시켜, 상기 차지된 노드(N1)을 방전시킨다. 이때, 메모리셀(11)의 값이 "로우(low)"일 경우에는 상기 메모리셀(11)이 '온 셀(ON cell)'로 동작하기 때문에, 상기 메모리셀(11)을 통해서 상기 노드(N1)의 전하가 방전되어, 노드(N1)의 전압이 낮아지고, 반대로 메모리셀(11)의 값이 "하이(high)"일 경우에는 상기 메모리셀(11)이 '오프 셀(off cell)'로 동작하기 때문에, 상기 노드(N1)의 전하가 방전되지 못하여, 상기 노드(N1)에서의 전압이 높아진다.

따라서, 상기에서 ODOT신호와 nODOT신호로 제8트랜지스터(M8)~제11트랜지스터(M11)로 구현된 인버터회로를 동작시켜, 상기 노드(N1)의 값을 출력단(vout)으로 출력한다.

그리고, 메모리셀(11)에서 값을 읽지 않을 때는 상기 ODIS 신호에 의해 제7트랜지스터(M7)를 온시켜, 상기 노드(N1)의 전하를 그라운드로 방전시킨다.

그리고, 읽기모드(read mode)에서 상기 도 1에 도시된 VPX신호는 메모리셀(11)의 바이어스를 위한 dc전압이다.

그런데, 상기와 같은 파워 온 리셋(power on reset)에 의해 초기화되는 타이밍신호에 의해서 동작하는 종래의 센스앰프는, 파워 온 리셋이 동작하지 못할 경우 센스앰프도 동작하지 않는다는 문제점이 있다.

본 발명은 상술한 바와 같은 종래의 문제점을 해결하기 위하여 제안된 것으로서, 그 목적은 타이머의 초기화없이 직류전압 상태에 따라서 읽기동작이 이루어지도록 하여 어떠한 상황에서도 동작할 수 있는 메모리셀 값 판독용 센스앰프를 제공하는 것이다.

도 1은 메모리셀 값 판독용 센스앰프의 종래구성을 보이는 회로도이다.

도 2는 상기 도 1에 도시한 종래 센스앰프구동을 위한 외부 클럭신호의 타이밍도이다.

도 3은 본 발명에 의한 메모리셀 값 판독용 센스앰프의 구성을 보인 회로도이다.

*도면의 주요 부분에 대한 부호의 설명*

30 : 센스앰프 31 : 전류소스부

32 : 인버터부 33 : 레벨쉬프팅부

34 : 출력부

상술한 본 발명의 목적을 달성하기 위한 구성수단으로서, 본 발명에 의한 센스앰프는

상시 일정량의 전류를 공급하며 상기 메모리셀을 통해 접지되는 전류소스부;

상기 전류소스부와 메모리셀의 접점 노드의 전압상태를 비교하여 설정된 로우 또는 하이전압을 출력하는 인버터부;

상기 인버터부의 출력상태를 유지시키기 위한 레벨쉬프팅부; 및

상기 레벨쉬팅부에 의해 일정하게 유지된 상태의 출력신호를 출력하는 출력부로 구성되는 것을 특징으로 한다.

도 2는 본 발명에 따른 메모리셀 판독용 센스앰프의 구성을 보인 회로도로서,

일정량 전류를 출력하는 전류원(I)와 항상 온상태로 상기 전류원(I)과 메모리셀을 연결 제1트랜지스터(M21)로 구성되어 상시 일정량의 전류를 공급하며 상기 메모리셀을 통해 접지되는 전류소스부(31)와, 상기 전류원(I)과 제1트랜지스터(M21)의 접점이 입력단과 연결되는 인버터회로(M22,M23)으로 이루어져 상기 전류소스부(31)와 메모리셀(11)의 접점 노드의 전압상태를 비교하여 설정된 로우 또는 하이전압을 출력하는 인버터부(32)와, 상기 인버터회로(M22,M23)의 출력단에 게이트단이 연결되고 소스단이 접지된 제4트랜지스터(M24)와 상기 인버터회로(M22,M23)의 출력단에 게이트단이 연결되고 소스단이 접지된 제7트랜지스터(M27)와 상기 제4트랜지스터(M24) 및 제7트랜지스터(M27) 각각의 드레인단과 전원단(VDD)사이에 구비되어 서로 이미터-소스결합된 제5,6트랜지스터(M25,M26)로 구성되어 상기 인버터부(32)의 출력상태를 유지시키기 위한 레벨쉬프팅부(33)와, 상기 레벨쉬프팅부(33)의 제5트랜지스터(M25) 및 제7트랜지스터(M27)의 접점에 입력단이 연결된 인버터회로(M28,M29) 및 버퍼(I20)로 구성되어 상기 레벨쉬팅부(33)에 의해 일정하게 유지된 상태의 출력신호를 출력하는출력부(34)로 구성된다.

상기와 같이 구성된 센스앰프는 종래 센스앰프와는 달리 dc전압의 상태에 따라서 메모리셀(11)의 값을 읽는다.

전원(VCC, VDD, VSS)이 인가된 상태에서, 상기 센스앰프(30)는 읽기모드로 동작한다.

먼저, 전류소스(I)는 일정량 전류(I)를 제공하는 이에 노드(N20)가 챠지된다. 상기에서 메모리셀(11)의 값이 하이(HIGH)인 경우에는 '오프 셀'이 되어, 상기 전류소스(I)에서 공급된 전류에 의해 노드(N20)는 챠지상태로 유지된다.

반대로, 메모리셀(11)의 값이 로우(LOW)인 경우에는 '온 셀'이 되어, 상기 전류소스(I)에서 공급된 전류는 온상태의 제1트랜지스터(M21)와 온상태의 메모리셀(11)에 의해서 방전되고, 이에 상기 노드(N20)의 전압은 로우상태로 유지된다.

상기에서, 기존의 센스앰프회로는 노드(N1)는 타이밍제어에 의해 짧은 시간에만 챠지 또는 방전을 위한 전류가 흘렀지만, 본 발명에 따른 상기 회로에서는 전류가 직류상태로 흐르기 때문에, 전류소모를 줄이기 위해서 VDD(3V)보다 낮은 전압인 VCC(1.2V)를 전류원의 전원으로 사용하였다. 또한, 메모리셀(11)을 보호하기 위하여 바이패스용 트랜지스터(M30)를 조작하여 상기 전류소스(I)로부터 지속적으로 공급되는 전류가 상기 트랜지스터(M30)를 통해서 흘러나가도록 한다.

상기 노드(N20)의 전압이 하이상태인 때에는 인버터회로(M22,M23)에 의해 상기 전압상태의 반대전압이 인버터부(32)에서 출력되고, 상기 노드(N20)의 전압이로우상태인 때에는 상기 인버터회로(M22,M23)의 출력단에 하이전압이 출력된다.

상기 인버터부(32)에서 출력된 전압은 레벨쉬프터(33)에 의해서 소정 레벨신호로 출력되고, 상기 출력 전압은 출력부(34)의 인버터회로(M28,M29)에 의해 반전되고, 버퍼(I20)를 거치면서, 상기 메모리셀(11)에 기록된 값이 출력단(vout)으로 출력된다.

본 발명은 상술한 바와 같이, 타이밍신호의 입력없이 센스앰프가 구동하여 메모리셀의 값을 판독함으로서, 종래와 같이 타이밍신호가 제대로 인가되지 않아 메모리셀의 값을 읽을 수 없게되는 일이 제거되어, 항시 메모리셀의 값을 안정하게 판독할 수 있도록 하는 우수한 효과가 있는 것이다.

Claims (3)

1. 메모리셀의 값을 판독하는 센스앰프에 있어서,

   상시 일정량의 전류를 공급하며 상기 메모리셀을 통해 접지되는 전류소스부;

   상기 전류소스부와 메모리셀의 접점 노드의 전압상태를 비교하여 설정된 로우 또는 하이전압을 출력하는 인버터부;

   상기 인버터부의 출력상태를 유지시키기 위한 레벨쉬프팅부; 및

   상기 레벨쉬팅부에 의해 일정하게 유지된 상태의 출력신호를 출력하는 출력부로 구성되는 것을 특징으로 하는 메모리셀 값 판독용 센스앰프.
2. 제 1 항에 있어서,

   상기 전류소스부는 일정량 전류를 출력하는 전류원(I)와, 항상 온상태로 상기 전류원(I)과 메모리셀을 연결 제1트랜지스터(M21)로 구성되고,

   상기 인버터부는 상기 전류원(I)과 제1트랜지스터(M21)의 접점이 입력단과 연결되는 인버터회로(M22,M23)으로 이루어지고,

   상기 레벨쉬프팅부는 상기 인버터회로(M22,M23)의 출력단에 게이트단이 연결되고 소스단이 접지된 제4트랜지스터(M24)와, 상기 인버터회로(M22,M23)의 출력단에 게이트단이 연결되고 소스단이 접지된 제7트랜지스터(M27)와, 상기 제4트랜지스터(M24) 및 제7트랜지스터(M27) 각각의 드레인단과 전원단(VDD)사이에 구비되어 서로 이미터-소스결합된 제5,6트랜지스터(M25,M26)으로 이루어지고,

   상기 출력부는 상기 레벨쉬프팅부의 제5트랜지스터(M25) 및 제7트랜지스터(M27)의 접점에 입력단이 연결된 인버터회로(M28,M29) 및 버퍼(I20)로 구성되는 것을 특징으로 하는 메모리셀 값 판독용 센스앰프.
3. 제 1 항에 있어서, 상기 센스앰프는

   바이어스 전압에 의해 온/오프되어 상기 전류원으로부터 메모리셀로 인가되는 전류를 바이패스시키는 트랜지스터(M30)을 더 포함하는 것을 특징으로 하는 메모리셀 값 판독용 센스앰프.