KR100366048B1 - 브이. 엠. 이. 보드의 데이타 전송 장치 - Google Patents

브이. 엠. 이. 보드의 데이타 전송 장치 Download PDF

Info

Publication number
KR100366048B1
KR100366048B1 KR1019960007359A KR19960007359A KR100366048B1 KR 100366048 B1 KR100366048 B1 KR 100366048B1 KR 1019960007359 A KR1019960007359 A KR 1019960007359A KR 19960007359 A KR19960007359 A KR 19960007359A KR 100366048 B1 KR100366048 B1 KR 100366048B1
Authority
KR
South Korea
Prior art keywords
central processing
processing unit
vme bus
vme
data
Prior art date
Application number
KR1019960007359A
Other languages
English (en)
Other versions
KR970068363A (ko
Inventor
오승목
Original Assignee
삼성탈레스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성탈레스 주식회사 filed Critical 삼성탈레스 주식회사
Priority to KR1019960007359A priority Critical patent/KR100366048B1/ko
Publication of KR970068363A publication Critical patent/KR970068363A/ko
Application granted granted Critical
Publication of KR100366048B1 publication Critical patent/KR100366048B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L65/00—Network arrangements, protocols or services for supporting real-time applications in data packet communication

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Information Transfer Systems (AREA)

Abstract

본 발명은 VME보드의 데이타 전송 장치를 공개한다. 로컬 중앙 처리 장치, VME버스 및 데이타 전송 장치를 구비하는 그 장치는, 로컬 중앙 처리장치로부터/로 입력된/출력될 데이타를 저장하는 제1저장수단과, VME버스 또는 로컬 중앙 처리장치로부터/로 입력된/출력될 데이타를 저장하는 제2저장수단과, 로컬 중앙 처리장치와 제2저장수단 사이에 연결되어, 로컬 중앙 처리 장치로/로부터 출력될/입력된 데이타를 임시저장하는 제1버퍼와, 제2저장수단과 VME버스 사이 및 제1버퍼와 VME버스 사이에 연결되어, VME버스로/로부터 출력될/입력된 데이타를 임시 저장하는 제2버퍼와, 및 제1저장수단 또는 로컬 중앙 처리 장치로부터/로 입력된/출력될, 또는 제2저장수단으로부터/로 입력된/출력될 데이타를 저장할 수 있도록 이중 포트 구조를 갖는 제3저장수단을 구비하는 것을 특징으로 하고, 프로세서와 메모리간의 실시간 데이타 전송을 가능하여, 많은 데이타량을 빠른 시간내에 전송할 수 있는 효과가 있다.

Description

브이.엠.이.보드의 데이타 전송 장치
본 발명은 데이타 전송 장치에 관한 것으로서, 특히, 브이.엠.이.(VME:Versa Module Europe) 보드(board)에서 고속으로 데이타를 전송하기 위한 브이.엠.이. 보드의 데이타 전송 장치에 관한 것이다.
최근에 68000CPU를 사용한 하드웨어 시스템에서 기능을 분할하여 각 기능을 보드별로 모듈화하고 묘듈화된 보드간의 접속을 위한 국제적인 공통버스 표준규격으로 인정되고 있는 대표적인 VME(Versa Module Europe)버스를 사용한 시스템의 적용 범위가 산업전자, 방위산업 등의 여러 분야에 걸쳐서 널리 사용되고 있다.
예를 들어, 3차원 레이다 신호처리 시스템등에서와 같이 대량의 데이타를 실시간으로 처리해야 할 때, VME보드에서 VME버스와 중앙 처리 장치(CPU:Centrol Processing Unit)간의 원활한 데이타 전송은 시스템의 쓰루 풋(THROUGHPUT)을 향상시키기 위해 중요한 요소가 된다.
이하, 종래의 VME보드에서 데이타를 전송하는 데이타 전송장치를 구성 및 동작을 첨부한 도면을 참조하여 다음과 같이 설명한다.
제1도는 종래의 데이타 전송장치를 설명하기 위한 VME보드의 개략적인 블럭도로서, 로컬(local) CPU(10), VME버스(12), 데이타 전송장치를 구성하는 버퍼(14) 및 VME버스(12)를 지원하는 보드를 설계할 때 VME버스(12)와 로컬 CPU(10)가 공유 하는 메모리(16)로 구성된다.
만일, VME버스(12)로부터 로컬 CPU(10)로 데이타를 전송하고자 하는 경우, VME버스(12)는 로컬 CPU(10)가 메모리(16)를 사용하고 있는가를 체크하여 로컬 CPU(10)가 메모리(16)를 사용하고 있지 않을 경우, 메모리(16)를 엑세스하여 데이타를 메모리(16)에 저장하거나 메모리(16)로부터 데이타를 독출한다.
그러나, 로컬 CPU(10)가 메모리(16)를 엑세스하고 있는 경우에는VME버스(12)는 로컬 CPU(10)의 메모리 엑세스가 종료될 때까지 엑세스를 대기해야 한다.
즉, 종래의 데이타 전송장치는 VME버스(12)가 메모리(16)를 엑세스하고 있는 동안에는 로컬 CPU(10)의 동작을 일시 중단시키는 문제점과, 로컬 CPU(10)가 메모리(16)를 엑세스하고 있는 동안에는 VME버스(12)가 메모리(16)를 엑세스 할 수 없게 하는 즉, 동시에 로컬 CPU(10)와 VME버스(12)가 메모리를 엑세스할 수 없게 하는 문제점이 있다.
제2도는 종래의 다른 데이타 전송장치를 설명하기 위한 VME보드의 개략적인 블럭도로서, 로컬 CPU(20), VME버스(22), 데이타 전송장치를 구성하는 로컬 메모리(24), 글로벌(grobal)메모리(26), 제1버퍼(28) 및 제2버퍼(30)로 구성되어 있다.
제2도의 데이타 전송 장치는 로컬 CPU(20) 자체를 위한 로컬 메모리(24)가 존재하는 것을 제외하고는 제1도와 비숫한 동작을 수행한다.
즉, 로컬 CPU(20)와 VME버스(22) 간의 데이타 전송은 제1도와 같이 글로벌 메모리(26)를 이용한다. 제2도의 전송장치에서 로컬 메모리(24)는 로컬 CPU(20)의 동작을 지원하기 위한 메모리로서 VME버스(22)가 글로벌 메모리(26)를 엑세스하고 있는 동안에도 제1도와는 달리 로컬 CPU(20)가 동작을 중단하지 않도록 로컬 CPU(20)의 메모리 엑세스 기능을 보조한다.
상술한 두가지의 종래 데이타 전송장치들은 로컬 CPU(10 또는 20)와 VME버스(12 또는 22)가 동시에 글로벌 메모리(26)(또는 메모리(16))를 엑세스 하지못하므로 실시간 데이타 전송이 불가능하고, 이로 인해 계산능력등과 같은 쓰루 풋이 저하되는 문제점이 있다.
본 발명의 목적을 상기와 같은 종래의 문제점을 해결하기 위하여 로컬 CPU와 VME버스가 동시에 공유 메모리(즉, 글로벌 메모리)를 엑세스할 수 있도록 하는 VME보드의 데이타 전송 장치를 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명에 의한 로컬 중앙 처리 장치, VME버스 및 데이타 전송 장치를 구비하는 VME보드의 상기 데이타 전송장치는,
상기 로컬 중앙 처리장치로부터/로 입력된/출력될 데이타를 저장하는 제1저장수단과, 상기 VME버스 또는 상기 로컬 중앙 처리장치로부터/로 입력된/출력될 데이타를 저장하는 제2저장수단과, 상기 로컬 중앙 처리장치와 상기 제2저장수단 사이에 연결되어, 상기 로컬 중앙 처리 장치로/로부터 출력될/입력된 데이타를 임시 저장하는 제1버퍼와, 상기 제2저장수단과 상기 VME버스 사이 및 상기 제1버퍼와 상기 VME버스 사이에 연결되어, 상기 VME버스로/로부터 출력될/입력된 데이타를 임시 저장하는 제2버퍼와, 및 상기 제1저장수단 또는 상기 로컬 중앙 처리 장치로부터/로 입력된/출력될, 또는 상기 제2저장수단으로부터/로 입력된/출력될 데이타를 저장할 수 있도록 이중 포트 구조를 갖는 제3저장수단으로 구성되거나, 또는
상기 로컬 중앙 처리장치로부터/로 입력된/출력될 데이타를 저장하는 제1저장수단과, 상기 VME버스 또는 상기 로컬 중앙 처리장치로부터/로 입력된/출력될 데이타를 저장하는 제2저장수단과, 상기 로컬 중앙 처리장치와 상기 제2저장수단 사이에 연결되어, 상기 로컬 중앙 처리 장치로/로부터 출력될/입력된 데이타를 임시저장하는 제1버퍼와, 상기 제2저장수단과 상기 VME버스 사이 및 상기 제1버퍼와 상기 VME버스 사이에 연결되어, 상기 VME버스로/로부터 출력될/입력된 데이타를 임시 저장하는 제2버퍼와, 상기 로컬 중앙 처리 장치 또는 상기 제1저장수단으로부터 선입력한 데이타를 상기 제2버퍼로 선출력하는 제1FIFO와, 및 상기 제2버퍼로부터 선입력한 데이타를 상기 로컬 중앙 처리 장치 또는 상기 제1저장수단으로 선출력하는 제2FIFO로 구성됨이 바람직하다.
이하, 본 발명에 의한 VME보드의 데이타 전송장치의 구성 및 동작을 첨부한 도면을 참조하여 다음과 같이 설명한다.
제3도는 본 발명에 의한 데이타 전송 장치의 일실시예를 설명하기 위한 VME보드의 블럭도로서, 로컬 중앙 처리장치(40), 제1저장부(42), VME버스(44)와, 데이타 전송 장치(54)를 구성하는 제2저장부(46), 제1버퍼(48), 제2버퍼(50) 및 제3저장부(52)로 구성된다.
제3도에 도시된 제1저장부(42)는 제2도에 도시된 로컬 메모리(24)에 대응하고, 제2저장부(46)는 글로벌 메모리(26)에 대응한다. 로컬 중앙 처리 장치(40)가 제2저장부(66)를 엑세스 하고 있는 동안, VME버스(44)가 제2저장부(46)를 엑세스 할 경우, 로컬 중앙 처리 장치(40)가 제2저장부(46)를 사용하고 있으므로, VME버스(44)로부터의 데이타는 제2버퍼(50)를 통해 제3저장부(52)에 저장된다. 한편, VME버스(44)가 제2저장부(46)를 액세스 하고 있는 경우에도, 로컬 중앙 처리 장치(40)의 그 동작을 멈추지 않고 제1저장부(42)를 통해 데이타 처리 작업을 수행할수 있고, VME버스(44)로 전달할 데이타를 제2저장부(46)를 엑세스 하지 않고, 바로 제3저장부(52)로 전달한다.
즉, 이중 포트 메모리인 제3저장부(52)를 사용하여 동시에 로컬 중앙 처리 장치(40) 및 VME버스(44)가 메모리를 엑세스 할 수 있음을 알 수 있다.
제4도는 제3도에 도시된 제3저장부(52)의 바람직한 일실시예로서, 제3저장부(52)는 제1영역(51)과 제2영역(53)으로 나뉘고, 세마포르(semaphore) 레지스터(55)로 구성된다.
제4도에 도시된 제3저장부(52)는 포트(port)가 2개 이므로, 제1영역(51)은 로컬 중앙 처리 장치와 엑세스하고, 제2영역(53)은 VME버스와 엑세스 하게 된다. 만약, 같은 번지를 로컬 중앙 처리 장치와 VME버스가 엑세스하게 되면 서로 충돌이 일어날 수 있으며, 이를 방지하기 위하여 세마포르 레지스터(55)를 사용한다. 세마포르 레지스터(55)는 제3저장부(52)에 내장되어 있는 일종의 소프트웨어적인 약속으로서 로컬 중앙 처리 장치와 VME버스가 서로 어느 영역을 엑세스하기 전에 그 영역에 해당하는 세마포르 레지스터(55)에 등록함으로 해서, 서로 충돌이 발생하는 것을 방지할 수 있다.
제5도는 본 발명에 의한 데이타 전송 장치의 다른 실시예를 설명하기 위한 VME보드의 개략적인 블럭도로서 로컬 중앙 처리장치(60), 제1저장부(62), VME버스(64)와, 데이타 전송 장치(76)를 구성하는 제2저장부(66), 제1버퍼(68), 제2버퍼(70), 제1FIFO(First Input First Output)(72) 및 제2FIFO(74)로 구성된다.
제5도에 도시된 데이타 전송 장치는 로컬 중앙 처리 장치(60)와 VME버스(64)가 동시에 제2저장부(66)를 엑세스할 경우, 로컬 중앙 처리 장치(60)로부터의 데이타는 제1FIFO(72)로 출력되도록 하고, VME버스(64)로부터의 데이타는 제2FIFO(74)로 출력되도록 함으로서 로컬 중앙 처리 장치(60)와 VME버스(64)가 동시에 메모리를 엑세스 할 수 있도록 한다.
즉, 본 발명에 의한 데이타 전송 장치는 로컬 중앙 처리장치(40 또는 60)와 VME버스(44 또는 64) 사이의 데이타 공유를 종래의 단일 포트메모리 대신 이중 포트 메모리를 사용함으로서, 동시에 메모리 엑세스가 가능하도록 하였다.
제6도는 제3도에 도시된 본 발명에 의한 데이타 전송장치의 응용예를 설명하기 위한 어레이 신호 처리기(ASP:Array Signal Processor)와 같은 병렬 처리 고속 DSP보드의 개략적인 블럭도로서, 제1 및 2기억부들(80 및 82), ROM(Read Only Memory)(84), 제1 및 2공유 메모리들(86 및 88), 제1 및 2DSP들(Digital Signal Processor)(90 및 92), VHE버스(108)과 데이타 전송 장치를 구성하는 제1 및 2로컬 메모리들(94 및 96), 제1 및 2버퍼들(98 및 100), 제1 및 2DPRAM들(Dual Port Random Access Memory)(102 및 104) 및 글로벌 메모리(106)로 구성된다.
병렬 처리 고속 DSP보드는 3차원 레이다 신호 처리기에서 신호 처리기로 사용될 수 있으며, 제1 및 2기억부(80및 82)는 제1 및 2DSP(90 및 92)에서 사용하는 프로그램들을 ROM(84)으로부터 각각 입력하여 저장하고, 제1 및 제2DSP들(90 및 92)은 이 프로그램에 따라 수행된 결과 데이타를 각각 제1 및 제2로컬 메모리(94 및 96)에 저장한다. 한편, 제1 및 제2공유 메모리들(86 및 88)은 제1DSP(90) 및 제2DSP(92)가 프로그램처리 중 발생할 수 있는 공유 데이타를 저장하는 기능을 한다.
제6도에 도시된 보드는 보다 많은 데이타를 병렬로 처리하기 위해 제3도에 도시된 장치와는 달리 이중 포트 램이 2개 존재하며, 각 포트 램은 제1 및 2DSP들(90 및 92) 또는 제1 및 2로컬 메모리들(94 및 96)로부터 처리된 데이타를 입력하거나 또는 VME버스(108)로부터 받은 데아타를 이들로 출력하는 기능을 한다.
제1 및 2DPRAM(102 및 104)들은 제3도에 도시된 제3저장부(52)와 동일한 기능을 수행하고, 제1 및 2버퍼들(98 및 100)은 각각 제3도에 도시된 제1 및 제2버퍼(48 및 50)에 대응하므로, 그 상세한 설명은 생략한다.
상술한 바와 같이, 본 발명에 의한 데이타 전송 장치는 로컬 CPU와 VME버스가 동시에 메모리를 엑세스할 경우, 중복된 엑세스를 원할히 하기 위해 이중 포트 메모리를 사용하기 때문에 프로세서와 메모리간의 실시간 데이타 전송을 가능하여, 많은 데이타량을 빠른 시간내에 전송할 수 있는 효과가 있다.
제1도는 종래의 데이타 전송장치를 설명하기 위한 VME보드의 개략적인 블럭도이다.
제2도는 종래의 다른 데이타 전송장치를 설명하기 위한 VME보드의 개략적인 블럭도이다.
제3도는 본 발명에 의한 데이타 전송 장치의 일실시예를 설명하기 위한 VME보드의 블럭도이다.
제4도는 제3도에 도시된 제3저장부의 바람직한 일실시예이다.
제5도는 본 발명에 의한 데이타 전송 장치의 다른 실시예를 설명하기 위한 VME보드의 개략적인 블럭도이다.
제6도는 제3도에 도시된 본 발명에 의한 데이타 전송장치의 응용예를 설명하기 위한 병렬 처리 고속 DSP보드의 개략적인 블럭도이다.

Claims (2)

  1. 로컬 중앙 처리 장치, VME버스 및 데이타 전송 장치를 구비하는 VME보드의 상기 데이타 전송장치에 있어서,
    상기 로컬 중앙 처리장치로부터/로 입력된/출력될 데이타를 저장하는 제1저장수단;
    상기 VME버스 또는 상기 로컬 중앙 처리장치로부터/로 입력된/출력될 데이타를 저장하는 제2저장수단;
    상기 로컬 중앙 처리장치와 상기 제2저장수단 사이에 연결되어, 상기 로컬 중앙 처리 장치로/로부터 출력될/입력된 데이타를 임시 저장하는 제1버퍼;
    상기 제2저장수단과 상기 VME버스 사이 및 상기 제1버퍼와 상기 VME버스 사이에 연결되어, 상기 VME버스로/로부터 출력될/입력된 데이타를 임시 저장하는 제2버퍼; 및
    상기 제1저장수단 또는 상기 로컬 중앙 처리 장치로부터/로 입력된/출력될, 또는 상기 제2저장수단으로부터/로 입력된/출력될 데이타를 저장할 수 있도록 이중 포트 구조를 갖는 제3저장수단을 구비하는 것을 특징으로 하는 VME보드의 데이타 전송장치.
  2. 로컬 중앙 처리 장치, VME버스 및 데이타 전송 장치를 구비하는 VME보드의 상기 데이타 전송장치에 있어서,
    상기 로컬 중앙 처리장치로부터/로 입력된/출력될 데이타를 저장하는 제1저장수단;
    상기 VME버스 또는 상기 로컬 중앙 처리장치로부터/로 입력된/출력될 데이타를 저장하는 제2저장수단:
    상기 로컬 중앙 처리장치와 상기 제2저장수단 사이에 연결되어, 상기 로컬 중앙 처리 장치로/로부터 출력될/입력된 데이타를 임시 저장하는 제1버퍼;
    상기 제2저장수단과 상기 VME버스 사이 및 상기 제1버퍼와 상기 VME버스 사이에 연결되어, 상기 VME버스로/로부터 출력될/입력된 데이타를 임시 저장하는 제2버퍼;
    상기 로컬 중앙 처리 장치 또는 상기 제1저장수단으로부터 선입력한 데이타를 상기 제2버퍼로 선출력하는 제1FIFO: 및
    상기 제2버퍼로부터 선입력한 데이타를 상기 로컬 중앙 처리 장치 또는 상기 제1저장수단으로 선출력하는 제2FIFO를 구비하는 것을 특징으로 하는 VME보드의 데이타 전송장치.
KR1019960007359A 1996-03-19 1996-03-19 브이. 엠. 이. 보드의 데이타 전송 장치 KR100366048B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960007359A KR100366048B1 (ko) 1996-03-19 1996-03-19 브이. 엠. 이. 보드의 데이타 전송 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960007359A KR100366048B1 (ko) 1996-03-19 1996-03-19 브이. 엠. 이. 보드의 데이타 전송 장치

Publications (2)

Publication Number Publication Date
KR970068363A KR970068363A (ko) 1997-10-13
KR100366048B1 true KR100366048B1 (ko) 2003-03-06

Family

ID=37491096

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960007359A KR100366048B1 (ko) 1996-03-19 1996-03-19 브이. 엠. 이. 보드의 데이타 전송 장치

Country Status (1)

Country Link
KR (1) KR100366048B1 (ko)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR900004146A (ko) * 1988-08-31 1990-03-28 최근선 Vme 버스의 dtb용 데이타 전송장치
JPH02257352A (ja) * 1989-03-30 1990-10-18 Sharp Corp Ｖｍｅバスを用いた高速ローカルバス
US5371736A (en) * 1992-12-21 1994-12-06 Abb Power T&D Company, Inc. Universal protocol programmable communications interface
KR950012232A (ko) * 1993-10-27 1995-05-16 정장호 브이엠이 버스 인터페이스 보오드에서의 로컬 블록 전송 회로
KR950020202A (ko) * 1993-12-15 1995-07-24 오근수 Vme 버스 확장을 위한 중계보드
KR960042392A (ko) * 1995-05-24 1996-12-21 김광호 브이엠이버스를 사용한 데이타처리장치
KR970049315A (ko) * 1995-12-26 1997-07-29 배순훈 브이엠이(vme)버스시스템으로 구축한 고속카운터보드

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR900004146A (ko) * 1988-08-31 1990-03-28 최근선 Vme 버스의 dtb용 데이타 전송장치
JPH02257352A (ja) * 1989-03-30 1990-10-18 Sharp Corp Ｖｍｅバスを用いた高速ローカルバス
US5371736A (en) * 1992-12-21 1994-12-06 Abb Power T&D Company, Inc. Universal protocol programmable communications interface
KR950012232A (ko) * 1993-10-27 1995-05-16 정장호 브이엠이 버스 인터페이스 보오드에서의 로컬 블록 전송 회로
KR950020202A (ko) * 1993-12-15 1995-07-24 오근수 Vme 버스 확장을 위한 중계보드
KR960042392A (ko) * 1995-05-24 1996-12-21 김광호 브이엠이버스를 사용한 데이타처리장치
KR970049315A (ko) * 1995-12-26 1997-07-29 배순훈 브이엠이(vme)버스시스템으로 구축한 고속카운터보드

Also Published As

Publication number Publication date
KR970068363A (ko) 1997-10-13

Similar Documents

Publication Publication Date Title
JPS6126103B2 (ko)
JPS643755A (en) Cache memory control system
CN1307569C (zh) 在多处理器环境下使用直接存储器存取的高速传递数据的方法和装置
US5765195A (en) Method for distributing interprocessor interrupt requests via cache memory coherency mechanisms
KR100366048B1 (ko) 브이. 엠. 이. 보드의 데이타 전송 장치
EP0391537B1 (en) Lock converting bus-to-bus interface system
KR930005842B1 (ko) 다중 프로세서 시스템의 이중버스 구조
KR100216255B1 (ko) 멀티프로세서 시스템의 인터페이스 처리회로
KR0175606B1 (ko) 피.씨. 메인 프로세서와 피.씨. 카드 사이의 데이타 인터페이스장치
KR200233238Y1 (ko) 듀얼포트램내장형dsp칩
KR910008416B1 (ko) 멀티포트 메모리를 이용한 다중화 프로세서간 통신 제어회로
KR100379293B1 (ko) 프로세서 사이의 통신 인터페이스와 반도체 집적 회로 장치
KR200210744Y1 (ko) 복수개의 보드간 프로세서 통신 장치
JPS60237566A (ja) プロセツサ間通信方式
GB2248128A (en) A single board computer
KR100294639B1 (ko) 다중억세스캐쉬장치
JPS6347867A (ja) デユアルｃｐｕ間通信方式
GB2131581A (en) Dual processor arrangement
KR19990079974A (ko) 멀티프로세서 시스템에서 두 개의 버스 사이에 지연된 요구를처리하기 위한 장치 및 그 제어방법
KR830001847B1 (ko) 복수의 마이크로세서를 제어하는 시스템
KR960007835B1 (ko) 다중 프로세서의 공통 메모리 억세스 장치
JPH0535693A (ja) データ転送装置
KR960003650B1 (ko) 컴퓨터 시스템의 성능향상을 위한 입출력 프로세서
KR900002715B1 (ko) 데이타 상호전송을 위한 램공유회로
KR960009916B1 (ko) 감시제어부와 모듈간의 정보교환버스 구조

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee