KR100363715B1 - 표면 탑재 전자 부품 - Google Patents

Abstract

본 발명에 의한 표면 탑재 전자 부품은 다양한 막 형성 공정에 의하여, 표면 탑재 전자 부품 본체의 표면에 형성된 단자 전극막을 포함한다. 인입 단자(lead-in terminal)는 내부 전극과 단자 전극막 사이에 전기 접속을 형성하기 위하여, 내부 전극에서부터 본체의 표면까지 연장되도록 표면 탑재 전자 부품에 배치된다. 표면 탑재 전자 부품에 있어서, 내부 전극의 인입 단자는, 본체의 표면 탑재면(surface-mount surface) 및 표면 탑재면에 대향하는 면을 제외하고, 적어도 본체 중의 한 표면까지는 도달한다. 인입단자의 노출부위는 단자 전극막 및 보호막 중 적어도 하나로 코팅된다.

Description

표면 탑재 전자 부품{Surface-mount electronic component}

본 발명은 표면 탑재 전자 부품에 관한 것이다. 보다 상세하게는 도금과 같은 필름형성 공정에 의하여 형성된 단자 전극막을 갖는 표면 탑재 전자 부품에 관한 것이다.

도 11은 종래의 표면 탑재 전자 부품의 일례를 보여준다. 표면 탑재 전자 부품 60은, 무전해 도금 또는 전기 도금에 의하여 그 표면에 형성된 세 개의 단자 전극막 12 내지 14를 갖는 직방체 형상의 본체 11을 포함한다. 상기 단자 전극막 12 및 14는 본체 11에서 각각의 단부에 제공되어 있으며, 각각 입력단 및 출력단으로서 작용한다. 단자 전극막 13은 상기 단지 전극막 12와 14 사이에 위치하여, 접지전극으로서 작용한다.

본체 11은 압전 기판 15에 상판의 세라믹 커버 부재 16 및 하판의 세라믹 커버 부재 17을 접착시켜 형성한다. 도 12에서 보는 바와 같이, 서로 마주보고 있는 압전 기판 15의 주면에는 각각의 진동전극 21 및 22가 형성되어 있다. 이러한 진동전극 21 및 22는 내부전극으로서 작용하고, 압전 기판 15를 따라 압전 공진기 230을 형성한다. 도 11에서 보는 바와 같이, 진동전극 21의 인입단자 21a는 압전 기판 15의 우측 단부까지 연장되어 있으며, 우측 단부 표면 11a를 포함하여 본체 11의 표면에 노출되어 있다. 진동전극 22의 인입 단자 22a는 압전 기판 15의 좌측 단부까지 연장되어 있으며, 좌측 단부 표면 11b를 포함하여 본체 11의 표면에 노출되어 있다.

단자 전극막 12는 인입 단자 21a와 전기적으로 접속되어 있으며, 단자 전극막 14는 인입 단자 22a와 전기적으로 접속되어 있다.

그러므로, 표면 탑재 전자 부품 60은 도 13에 나타난 회로와 등가구조를 갖는 3 단자 전자 부품(일종의 오실레이터)으로 구성된다. 즉, 압전 공진기 230은 단자 전극막 12(입력 단자)와 단자 전극막 14(출력 단자) 사이에 접속되어 있다. 커패시터 C1은 단자 전극막 12와 13(접지 전극) 사이에 위치하여, 단자 전극막 12와 13을 가로질로 연결된다. 커패시터 C2는 단자 전극막 13과 14사이에 위치하며, 단자 전극막 13과 14를 가로질러 연결된다.

도 11 및 12에서 보는 바와 같이, 종래의 표면 탑재 전자 부품 60에 있어서, 인입 단자 21a 및 22a는 각각 본체 11의 단부 표면 11a 및 11b에 노출되어 있다. 따라서, 단자 전극 12 내지 14가 무전해 도금 또는 전기 도금에 의하여 형성될 때, 각각의 노출된 인입 단자 21a 및 22a의 표면에는 도금 막 26이 형성되어 있다.

그러나, 각각의 인입 단자 21a 및 22a는 얇기 때문에, 도금 막 26과 인입 단자 21a 또는 22a 사이의 접착 면적은 매우 적다. 그러므로, 그 사이의 접착은 약하고, 이로인해 도금 막 26이 인입 단자 21a 또는 22a로부터 쉽게 분리되게 된다.예를 들어, 단자 전극 12 내지 14를 형성하는 과정에서 도금 막 26에 어떠한 힘이나 충격이 가해지거나, 또는 프린트 기판에 탑재하는 과정에서 용융된 땜납이 도금 막 26에 도포될 때 어떠한 장력이 가해지는 경우 도금 막 26은 쉽게 분리된다. 이 경우, 분리된 도금 막 26이, 예를 들어 도 11에서 보는 바와 같이, 단자 전극 막 12 또는 13과 접촉하게 되면 단자 전극막 12 및 13 사이에 단락이 발생한다.

상기와 같은 문제점을 해결하기 위하여, 본 발명의 바람직한 실시예는 도금과 같은 다양한 막 형성 공정에 의하여 형성된 막을 사용하는 단자 전극 막 사이의 단락을 막기 위하여 제조된 신뢰성이 우수한 표면 탑재 전자 부품을 제공한다.

도 1은 본 발명의 첫 번째 바람직한 실시예에 따른 표면 탑재 전자 부품의 사시도이다.

도 2는 상기 도 1에 나타난 표면 탑재 전자 부품에 포함된 압전 기판의 전극의 구조를 보여주는 사시도이다.

도 3은 본 발명의 두 번째 바람직한 실시예에 따른 표면 탑재 전자 부품의 사시도이다.

도 4는 상기 도 3에 나타난 표면 탑재 전자 부품에 포함된 압전 기판의 전극의 구조를 보여주는 사시도이다.

도 5는 본 발명의 세 번째 바람직한 실시예에 따른 표면 탑재 전자 부품의 사시도이다.

도 6은 본 발명의 네 번째 바람직한 실시예에 따른 표면 탑재 전자 부품의 사시도이다.

도 7은 상기 도 6에 나타난 표면 탑재 전자 부품에 포함된 압전 기판의 전극의 구조를 보여주는 사시도이다.

도 8은 본 발명의 다섯 번째 바람직한 실시예에 따른 표면 탑재 전자 부품의 사시도이다.

도 9는 상기 도 8에 나타난 표면 탑재 전자 부품에 포함된 압전 기판의 전극의 구조를 보여주는 사시도이다.

도 10은 본 발명의 여섯 번째 바람직한 실시예에 따른 표면 탑재 전자 부품의 사시도이다.

도 11은 종래 표면 탑재 전자 부품의 사시도이다.

도 12는 상기 도 11에 나타난 표면 탑재 전자 부품에 포함된 압전 기판의 전극의 구조를 보여주는 사시도이다.

도 13은 도 1에 나타난 표면 탑재 전자 부품에 대한 등가 회로도이다.

도 14는 본 발명의 일곱 번째 바람직한 실시예에 따른 표면 탑재 전자 부품의 사시도이다.

도 15는 본 발명의 다른 바람직한 실시예에 따른 표면 탑재 전자 부품의 사시도이다.

<부호의 설명>

10, 20, 30, 40, 50, 55, 60, 70, 80 표면 탑재 전자 부품

11, 41 전자 부품 본체

11a, 41a 표면 탑재면(surface-mount surface)

11b, 11c, 41b, 41c 측면(side surface)

11d, 11e 단부 표면(end surface)

12∼14, 44∼46 단자 전극막

31, 31 진동전극(내부전극)

410, 420 더미 전극막(내부전극)

31a, 32a, 48, 49 내부 인입단

56 보호막

본 발명의 바람직한 실시예에 따른 표면 탑재 전자 부품은, 표면 탑재 전자 부품의 본체의 표면에서 막 형성 공정에 의하여 형성된 단자 전극 막 및 내부 전극과 단자 전극 막 사이의 전기적 접속을 형성하기 위하여 상기 표면 탑재 전자 부품에 배치된 내부 전극에서부터 상기 본체의 표면에까지 연장되어 인도되어 있는 인입 단자를 포함한다. 상기 표면 탑재 전자 부품에 있어서, 내부 전극의 인입 단자는 본체의 표면 탑재면 및 표면 탑재면에 대향하는 면 이외의 적어도 하나의 본체의 표면에 인도되어 있으며, 인입 단자의 노출 부위는 단자 전극 막과 보호막 중 적어도 하나에 의하여 코팅되어 있다. 상기 문단에서 "코팅되었다"는 말은 노출 부위의 일부분만 코팅된 경우를 포함하는 표현이다.

본체의 표면에 노출된 인입 단자의 일부분은 단자 전극막과 보호막에 의하여코팅되어 있다. 도금에 의하여 단자 전극막을 형성할 때, 단자 전극 막 또는 보호막을 코팅하는 것은 인입 단자의 노출 부위에 도금이 형성되는 것을 억제한다. 따라서, 쉽게 분리되고 무용한 도금막은 형성되지 않는다.

한편, 상기 표면 탑재 전자 부품에서, 표면 탑재 전자 부품은 적어도 두 개의 단자 전극 막을 가지며, 상기 적어도 두 개의 단자 전극 막과 보호막 중 어떤 것에도 코팅되지 않은 상기 적어도 두 개의 단자 전극막 각각의 노출부위의 길이는 상기 적어도 두 개의 단자 전극막 사이의 거리보다 짧다.

상기 설명한 구조에서, 인입 단자의 각각의 노출부에 형성되고, 단자 전극 막 및 보호막의 어떠한 것에도 코팅되지 않은 무용한 도금막의 길이는 이웃한 단자 전극 막 사이의 거리보다 짧다. 따라서, 비록 무용한 도금막이 인입 단자의 노출 부위에서 분리되더라도, 이러한 분리된 도금막은 이웃한 두 개의 단자 전극 막 사이에서 단락이 발생하게 할 수 없다.

본 발명의 바람직한 실시예의 다른 형태, 특징, 소자 및 장점은 부가된 도면을 참고로 하여 설명하는 본 발명의 바람직한 실시예의 상세한 설명에서 명백해 질 것이다.

<바람직한 실시예의 상세한 설명>

첨부된 도면을 참고로 하여 본 발명의 바람직한 실시예를 설명한다.

다양한 실시예에 포함되어 있는 동일한 소자는 대응되는 동일한 참고 번호로 표시하며, 반복 설명은 생략한다.

도 1은 본 발명의 첫 번째 바람직한 실시예에 따른 표면 탑재 전자 부품 10을 보여준다. 도 11에서 설명된 표면 탑재 전자 부품 60에 본 발명을 적용함으로써 상기 표면 탑재 전자 부품 10을 얻을 수 있다. 세 개의 단자 전극 막 12 내지 14는 무전해 도금, 전기 도금 또는 다른 적당한 전극 형성 방법에 의하여 바람직하게는 본체 11의 표면에 제공된다.

단자 전극 막 12 및 14는 본체 11 각각의 단부를 둘러싸도록 형성되며, 각각 입력 단자 및 출력 단자로서 작용한다. 단자 적극막 13은 대략 본체의 중앙 부분을 둘러싸도록 단자 전극 12 및 14 사이에 형성되어, 접지 전극으로서 작용한다. 도 1에서, 본체 11의 바닥면 11a는 이러한 전자 부품 10의 표면 탑재 면이 된다.

도 2에서 보는 바와 같이, 압전 기판 15의 서로 마주보고 있는 각각의 주면에 진동 전극 31 및 32가 위치하고 있다. 이러한 진동 전극 31 및 32와 압전 기판 15가 압전 공진기 33을 형성한다. 진동 전극 31의 인입 단자 31a는 도 1에서 보는 바와 같이 압전 기판 15의 오른쪽 측면에까지 인도되어 있으며, 측면 11b(본체 11의 가까이 보이는 쪽) 및 11c(본체 11에서 멀리 보이는 쪽)의 오른쪽 부분에 노출되어 있다. 인입 단자 31a는 압전 기판 15의 오른쪽에 닿지 않도록(또는 간격을 두도록) 배치되어 있는데, 이는 인입 단자 31a가 본체 11의 우측 단부 표면 11d에서 노출되어 있지 않다는 것을 의미한다. 마찬가지로, 진동 전극 32의 인입 단자 32a는 압전 기판 15의 왼쪽 부분에 인도되어 있으며, 본체 11의 측면 11b 및 11c의 왼쪽 부분에 노출되어 있다. 인입 단자 32a는 압전 기판 15의 왼쪽에 닿지 않도록(또는 간격을 두도록) 배치되어 있는데, 이는 인입 단자 32a가 본체 11의 좌측 단부 표면 11e에서 노출되어 있지 않다는 것을 의미한다.

단자 전극막 12 및 14는 각각 인입 단자 31a 및 32a와 전기적으로 접속되어 있다.

상기 구조를 갖는 전자 부품 10에 있어서, 인입 단자 31a 및 32a의 일정 부분이 11b와 11c의 측면에서 노출되어 있고, 상기 노출된 부분들은 단자 전극 막 12 및 14로 코팅되어 있으므로, 쉽게 분리되는 무용한 도금 막 26은 인입 단자 31a 및 32a의 각각의 노출 부위에 형성되지 않는다. 따라서, 첫 번째 바람직한 실시예에 따른 표면 탑재 전자 부품 10에 의하여, 종래의 표면 탑재 전자 부품이 가지고 있던 문제점인, 무용한 막의 분리에 의하여 단자 전극 막 사이에 단락이 발생하는 문제점을 해결할 수 있다.

도 3은 본 발명에 따른 두 번째 바람직한 실시예에 따른 표면 탑재 전자 부품 20을 나타낸다. 상기 표면 탑재 전자 소자 20은 바람직하게는, 도금 또는 다른 적당한 막 형성 공정에 의하여, 본체 11의 표면에 형성된 두 개의 단자 전극 막 23 및 24를 포함한다. 단자 전극 막 23은 좌측 단부 표면 11e를 포함하여 본체 11의 표면에 형성되며, 입력단자로서 작용한다. 단자 전극 막 24는 우측 단부 표면 11d를 포함하여 본체 11의 표면에 형성되며 출력단자로서 작용한다. 도 3에서, 본체11의 바닥면 11a는 표면 탑재 전자 부품의 표면 탑재면을 한정한다.

도 4에서 보는 바와 같이, 진동 전극 31의 인입 단자 31a는 압전 기판 15의 오른쪽 까지 인도되어 있고, 도 3에서 보는 것처럼 본체 11의 오른쪽 단부 표면 11d에서 노출되어 있다. 인입 단자 31a는 압전 기판 15의 가까운 쪽과 먼 쪽 측면 어느 곳과도 닿지 않도록 형성되어 있는데, 이는 인입 단자 31a가 본체 11의 가까운 측면 11b와 먼 측면 11c 어느 곳에서도 노출되지 않았음을 의미한다. 마찬가지로, 진동 전극 32의 인입 단자 32a는 압전 기판 15의 왼쪽 부분에까지 인도되어 있으며, 본체 11의 왼쪽 측면 11e에 노출되어 있다. 인입 단자 32a는 압전 기판 15의 가까운 쪽과 먼 쪽 어느 곳과도 닿지 않도록 형성되어 있는데, 이는 인입 단자 32a가 본체 11의 가까운 측면 11b와 먼 측면 11c 어느 곳에서도 노출되지 않았음을 의미한다.

단자 전극막 23 및 24는 각각 인입 단자 32a 및 31a와 전기적으로 접속되어 있다.

상기 구조를 갖는 전자 부품 20에 있어서, 인입 단자 31a 및 32a의 일정 부분이 11d와 11e의 측면에서 노출되어 있고, 상기 노출된 부분들은 단자 전극 막 24 및 23으로 코팅되어 있으므로, 쉽게 분리되는 무용한 도금 막 26은 인입 단자 31a 및 32a의 각각의 노출 부위에 형성되지 않는다. 따라서, 두 번째 바람직한 실시예에 따른 표면 탑재 전자 부품 20은 첫 번째 바람직한 실시예에 따른 표면 탑재 전자부품 10에서와 같은 효과를 얻을 수 있다.

도 5는 본 발명의 세 번째 바람직한 실시예에 따른 표면 탑재 전자 부품 30을 보여준다. 상기 표면 탑재 전자 부품 30은, 세라믹 케이스 부재 42의 오목한 부분에 포함되어 있는, 예를 들어 막 두께 미끄러짐 진동을 이용하는 압전 공진기(나타나지 않음)를 갖는 본체 41을 포함하며, 커버 두께 43이 상기 케이스 부재 42의 오목한 개구부에 붙어있다. 단자 전극 44 및 45는 도금 또는 다른 적당한 막 형성 공정에 의하여, 본체 41의 대응되는 단부에 형성되어 있다. 단자 전극막 46은 본체 41의 대략 가운데 부분에 형성되어 있으며, 접지 전극으로서 작용한다. 도 5에서, 본체 41의 바닥 표면은 전자 부품 30의 표면 탑재면을 한정한다.

단자 전극 막 44와 45는 각각 압전 공진기의 대응되는 진동 전극의 인입 단자 48 및 49와 접속되어 있다. 인입 단자 48 및 49는 측면 41b와 41c 까지 인도되어 있다. 측면 41b와 41c에서 인입 단자 48 및 49의 노출 부위는 단자 전극막 44 및 45에 의하여 코팅되어 있다.

따라서, 첫 번째 바람직한 실시예에 따른 표면 탑재 전자 부품 10과 마찬가지로, 세 번째 바람직한 실시예에 따른 표면 탑재 부품 30에서는 종래의 표면 탑재 전자 부품이 가지고 있던 문제점인, 무용한 막의 분리에 의하여 단자 전극 막 사이에 단락이 발생하는 문제점을 해결할 수 있다.

네 번째 바람직한 실시예에 따른 표면 탑재 전자 부품에 있어서는, 노출된 인입 단자에서 일부분만 단자 전극막에 의하여 코팅이 되어 있다. 도 6에서 보는 바와 같이, 표면 탑재 전자 부품 40은 도금이나 기타 적당한 막 형성 공정에 의하여 본체 11의 표면에 형성된 3 단자 전극 막 12 내지 14를 갖는다.

단자 전극막 12 및 14는 본체 11의 대응되는 단부 주위로 연장되도록 형성되어, 각각 입력 단자 및 출력 단자로서 작용한다. 단자 전극막 13은 본체 11의 대략 중앙부 주위를 연장하도록 단자 전극 12와 14 사이에 형성되어 접지전극으로서 작용한다. 본체 11의 바닥 면 11a는 표면 탑재 전자 부품 40의 표면 탑재면을 한정한다.

도 7에서 보는 바와 같이, 진동 전극 31 및 32는 압전 기판 15의 서로 마주보고 있는 대응하는 주면에 형성된다. 이러한 진동 전극 31 및 32와 압전 기판 15가 압전 공진기 33을 구성한다. 또한, 더미 전극막(dummy electrode film) 410 및 420은 상기 압전 기판 15의 대응하는 주면에 형성되어 있다. 진동 전극 31의 인입 단자 31a 및 더미 전극막 420은 압전 기판 15의 우측으로 인도되어 있고, 도 6에서 보는 바와 같이 측면 11b(본체 11의 가까이 보이는 쪽) 및 11c(본체 11의 멀리 보이는 쪽)의 우측 부분에 노출됨과 함께, 우측 단부 표면 11d에 노출되어 있다. 인입 단자 31a의 부분 및 더미 전극막 420의 부분은 압전 기판 15의 우측 부분에 닿지 않도록(상기 부분과 공간을 갖도록) 형성된다. 마찬가지로 , 진동 전극 32의 인입 단자 32a 및 더미 전극막 410은 압전 기판 15의 좌측까지 인도되어 있고, 측면 11b 및 11c의 좌측 부분에 노출됨과 함께, 좌측 단부 표면 11e에 노출되어 있다. 인입 단자 32a의 부분 및 더미 전극막 410의 부분은 압전 기판 15의 좌측 부분에 닿지 않도록(상기 부분과 공간을 갖도록) 형성된다.

상기와 같은 구조를 갖는 표면 탑재 전자 부품 40에 있어서, 인입 단자 31a, 32a 및 더미 전극막 410, 420은 측면 11b 및 11c에서 노출되어 있으며, 그 노출 부분은 단자 전극막 12 및 14에 의하여 코팅되어 있다. 상기 인입 단자 31a, 32a 및 더미 전극막 420, 410은 대응하는 단부 표면 11d 및 11e에 노출되어 있으며, 그 노출 부분은 단자 전극막 12와 14 어느 것에 의하여도 코팅되지 않았다.

도 6에서 보는 바와 같이, 단자 전극막 12와 13 사이의 거리 및 단자 전극막 13과 14 사이의 거리는 실질적으로 D와 동일하다. 단자 전극막 12와 14에서 노출되었으나 코팅되지 않은 부분 및 더미 전극 410과 420에서 노출되었으나 코팅되지않은 부분의 길이는 각각 L1, L2, L3와 실질적으로 동일하다. 인입 단자 31a, 32a 및 더미 전극 막 410, 420의 일부분들은 압전 기판 15의 우측면으로부터 공간을 가지도록 배치되어, 다음의 조건 L1＜D, L2＜D, 및 L3＜D를 만족한다.

상기 설명한 구조에서, 단자 전극막 12 내지 14가 형성될 때, 인입 단자 31a, 32a의 노출 부위 및 더미 전극 막 410, 420의 노출 부위 각각에 형성되는 무용한 도금막 26의 길이는 거리 D 보다 짧다. 따라서, 무용한 도금막 26이 인입 단자 31a 또는 32a의 노출 부위에서 분리되더라도, 이러한 분리된 도금막 26은 단자 전극막 12와 13 사이 또는 단자 전극막 13과 14 사이에서 단락을 형성할 수 없다.

네 번째 바람직한 실시예에서, 인입 단자 31a, 32a 및 더미 전극 막 410, 420 각각은 본체 11의 각각의 측면 11d 및 11e에 세 개의 노출 부위를 갖는다. 그러나, 노출 부분의 수는 3 일 필요는 없다. 인입 단자 12, 14 및 더미 전극 막 410, 420의 노출 부분 각각의 길이가 거리 D보다 짧기만 하다면, 노출 부분의 수는 1, 2 일 수도 있으며 3을 초과할 수 있다.

도 8에서 보는 바와 같이, 다섯 번째 바람직한 실시예에 따른 표면 탑재 전자 부품 50은 도금 또는 다른 적당한 막 형성 공정에 의하여 본체 11의 표면에 형성된 두 개의 단자 막 23 및 24를 갖는다.

도 9에서 보는 바와 같이, 진동 전극 31의 인입 단자 31a 및 더미 전극막 420은 압전 기판 15의 우측까지 인도되어 있으며, 도 8에서 보는 바와 같이, 가까운 측면 11b 및 먼 측면 11c뿐만 아니라 오른쪽 단부 표면 11d에서도 노출되어 있다. 마찬가지로, 진동 전극 32의 인입 단자 32a 및 더미 전극막 410은 압전 기판 15의 좌측까지 인도되어 있으며, 도 8에서 보는 바와 같이, 가까운 측면 11b 및 먼 측면 11c뿐만 아니라 왼쪽 단부 표면 11e에서도 노출되어 있다.

상기와 같은 구조를 갖는 표면 탑재 전자 부품 50에 있어서, 인입 단자 31a, 32a의 일부분 및 더미 전극 막 410, 420의 일부분은 대응하는 단부 표면 11e 및 11d에서 노출되어 있으며, 이러한 노출 부분은 대응하는 단자 전극막 23 및 24에 의하여 코팅되어 있다.

반면, 인입 단자 31a, 32a의 일부분 및 더미 전극 막 410, 420의 일부분은 가까운 측면 11b 및 먼 측면 11c에서 노출되어 있으며, 단자 전극막 23과 24중의 어느 것에 의하여도 코팅되지 않았다. 상기 표면 탑재 전자 부품 50은 도 8에서 보는 바와 같이 단자 전극막 23과 24 사이의 거리는 실질적으로 D와 동일하고, 인입 단자 31a 및 32a에서 노출되었으나 코팅되지 않은 부분 및 더미 전극 410과 420에서 노출되었으나 코팅되지 않은 부분의 길이는 실질적으로 L4 및 L5와 동일하고, 다음의 조건 L4＜D 및 L5＜D를 만족하도록 구성되어 있다.

상기 설명한 구조에서, 단자 전극막 23 내지 24가 형성될 때, 인입 단자 31a, 32a의 노출되었으나 코팅되지 않은 부분 및 더미 전극 막 410, 420의 노출되었으나 코팅되지 않은 부분의 무용한 도금막 26의 길이는 거리 D 보다 짧도록 형성다. 따라서, 무용한 도금막 26이 인입 단자 31a 또는 32a의 노출 부위에서 분리되더라도, 이러한 분리된 도금막 26은 단자 전극막 23와 24 사이에서 단락을 형성할 수 없다.

도 10에서 보는 바와 같이, 표면 탑재 전자 부품 55는 보호막 56 및 단자 전극막 12와 14에 의하여 코팅된 내부 전극의 노출 부분을 갖는다. 압전 기판 15는 도 9의 다섯 번째 바람직한 실시예에 따른 압전 기판 15에서 보는 바와 같은 방법에 의하여 거기에 형성된 진동 전극 31 및 32와 더미 전극 410 및 420을 갖는다.

수지로 만들어진 보호막 56은, 단자 전극막 12 및 14가 형성되기 전에 본체 11의 단부 표면 11d 및 11e 각각의 전면에 형성된다. 단자 전극막 12 및 14와 보호막 56은 측면 11b, 11c 및 대응되는 단부 표면 11d, 11e 까지 인도되어 있는 인입 단자 31a, 32a 및 더미 전극막 410, 420의 노출부위을 피복한다.

이러한 구조에서, 측면 11b, 11c 및 대응되는 단부 표면 11d, 11e에서 노출된 인입 단자 31a, 32a 및 더미 전극막 410, 420의 일부분이 보호막 56 및 단자 전극막 12와 14에 의하여 코팅되었기 때문에, 도금에 의하여 단자 전극막 12 및 14가 형성될 때, 인입 단자 31a, 32a 및 더미 전극막 410, 420의 표면에 쉽게 분리되며 무용한 도금막 26이 형성된 위험은 없어진다. 따라서, 표면 탑재 전자 부품 55는 종래의 표면 탑재 전자 부품이 가지고 있던 문제점인, 무용한 막의 분리에 의하여 단자 전극 막 사이에 단락이 발생하는 문제점을 해결할 수 있다.

도 14는 본 발명의 일곱 번째 바람직한 실시예에 따른 표면 탑재 전자 부품 70을 보여준다. 표면 탑재 전자 부품 70은 무전해 도금, 전기 도금, 또는 기타 다른 적당한 방법에 의하여 본체 11의 표면에 형성된 3 단자 전극 막 12 내지 14를 포함한다. 단자 전극막 12 및 14는 본체 11의 대응하는 단부에 형성되어 각각 입력단자 및 출력단자로서 작용한다. 단자 전극막 13은 상기 단자 전극막 12와 14 사이에 형성되어 접지 단자로서 작용한다.

수지로 만들어진 보호막 310은, 단자 전극막 12 내지 14가 형성되기 전에 본체 11의 대응하는 단부 표면 11d 및 11e에 형성된다. 도 14에서 보는 바와 같이 이러한 보호막 310은, 각각 단부 표면 11d 및 11e까지 인도되어 있는 진동 전극 21 및 22의 인입 단자 21a 및 22a의 노출부를 부분적으로 피복한다.

이러한 구조로서, 인입 단자 21a 및 22a는 측면 11d 및 11e에서 노출되고 이러한 노출부는 보호막 310에 의하여 부분적으로 피복된다. 따라서, 단자 전극막 12 내지 14가 도금에 의하여 형성될 경우, 인입 단자 21a 및 22a의 표면에 쉽게 분리되고 무용한 도금막이 형성될 위험은 없어진다. 그러므로, 상기 표면 탑재 전자 부품 70는 종래의 표면 탑재 전자 부품이 가지고 있던 문제점인, 무용한 막의 분리에 의하여 단자 전극 막 사이에 단락이 발생하는 문제점을 해결할 수 있다.

보호막 310의 길이와 두께는 하기와 같은 방법에 의하여 정해진다. 단자 전극막 12와 13 사이의 거리 및 단자 전극막 13과 14 사이의 거리가 실질적으로 D와 같고, 인입 단자 21a 및 22a에서 노출되었으나 도금되지 않은 부분의 깅이가 L1 및 L2와 동일할 때, 보호막 310의 길이 K는 다음의 조건 L1＜D 및 L2＜D를 만족하도록 결정된다. 또한, 보호막 310의 폭 M은 바람직하게는 인입 단자 21a 및 22a에서 노출되었으나 도금되지 않은 부분 각각의 두께보다 커야 한다.

상기와 같이, 보호막 310의 길이 L 및 두께 M을 조정함으로써, 단자 전극막 12 내지 14가 형성될 때, 인입 단자 21a 및 22a에서 각각의 노출되었으나 도금되지 않은 부분에 형성된 무용한 도금막의 길이는 거리 D 보다 짧다. 따라서, 비록 무용한 도그막 26이 인입 단자 21a 및 22a에서 노출되었으나 도금되지 않은 부분에서분리되더라도, 이러한 분리된 도금막 26은 단자 전극막 12와 13 사이 또는 단자 전극막 13과 14 사이에서 단락을 발생시킬 수는 없다.

본 발명은 상기 바람직한 실시예로만 한정되지 않으며, 본 발명의 사상이나 범위 내에서 다양한 변화나 변형이 가능하다.

도 14에 나타난 일곱 번째 바람직한 실시예에 따른 표면 탑재 전자 부품 80에서 보호막 310은, 도 15에서 보는 바와 같이 310a 및 310b와 같은 복수의 보호막을 형성하도록 분할될 수 있다. 이러한 경우, 보호막 310a와 310b 어느 것에 의하여도 코팅되지 않은 인입 단자 21a의 노출된 부분의 길이는 다음의 조건 L1＜D, L2＜D 및 L3＜D를 만족하도록 조정된다. 본 발명은 압전 부재만 포함하는 것이 아니라, 인덕터, 커패시터 또는 다른 적당한 전자 부품을 포함한다.

비록, 본 발명의 바람직한 실시예에 대하여서만 설명하였지만, 하기 특허청구범위의 영역 내에서 상기 설명된 원리를 수행하는 다양한 변형들을 찾아낼 수 있다. 그러므로, 본 발명의 범위는 하기의 특허청구범위에 의하는 외에는 한정되지 않는다.

본 발명은 표면 탑재 전자 부품에 관한 것으로서, 본 발명에 따라 압전 기판, 인덕터, 커패시터와 같은 전자 부품을 탑재하는 데 적용될 수 있다.

Claims (16)

1. 내부에 배치된 내부 전극을 포함하는 본체;

   박막 형성 공정에 의하여 형성되어 상기 표면 탑재 전자 부품의 본체의 표면에 배치된 단자 전극막; 및

   상기 내부 전극과 상기 단자 전극막을 전기적으로 접속시키기 위하여, 상기 표면 탑재 전자 부품에 배치된 내부 전극에서부터 본체의 표면까지 연장되어 있는 인입 전극;

   을 포함하며, 여기서 상기 내부 전극의 인입 전극은, 본체의 표면 탑재 면과 상기 표면 탑재 면에 대향하는 면 이외에, 본체의 단면 중 적어도 하나의 면까지 연장되어 있으며;

   상기 인입전극의 노출 부위는 상기 단자 전극막과 보호막 중 적어도 하나에 의하여 코팅되는 것을 특징으로 하는 표면 탑재 전자 부품.
2. 제 1항에 있어서, 상기 표면 탑재 전자 부품은 적어도 두 개의 단자 전극막과 노출 부분을 포함하는 적어도 두 개의 인입 단자를 가지며, 상기 적어도 두 개의 단자 전극막과 상기 보호막 중 적어도 하나에 의하여 코팅된 상기 적어도 두 개의 인입 단자 각각의 노출 부분의 길이는, 상기 적어도 두 개의 단자 전극막 사이의 거리보다 작은 것을 특징으로 하는 표면 탑재 전자 부품.
3. 제 1항에 있어서, 상기 인입 단자는 상기 본체의 단부 표면 까지 연장되어 있지만, 상기 본체의 측면까지는 연장되지 않은 것을 특징으로 하는 표면 탑재 전자 부품.
4. 제 1항에 있어서, 상기 인입 단자는 상기 본체의 측면까지 연장되어 있지만, 상기 본체의 단부 표면까지는 연장되지 않은 것을 특징으로 하는 표면 탑재 전자 부품.
5. 제 1항에 있어서, 상기 인입 단자는 상기 본체의 측면 및 단부 표면까지 연장되어 있는 부분을 포함하며, 상기 인입 단자의 부분들은 노출된 부분 및 상기 본체의 측면과 공간을 두고 있는 부분을 포함하는 것을 특징으로 하는 표면 탑재 전자 부품.
6. 제 1항에 있어서, 상기 내부 전극이 배치되어 있는 압전 기판을 더 포함하는 것을 특징으로 하는 표면 탑재 전자 부품.
7. 제 6항에 있어서, 상기 압전 기판에 탑재되어 있는 더미 전극막을 적어도 하나 포함하고 있는 것을 특징으로 하는 표면 탑재 전자 부품.
8. 제 1항에 있어서, 상기 노출부분 중 한 부분은 상기 보호막으로 코팅되고,상기노출 부분 중 다른 부분은 단자 전극막으로 코팅되는 것을 특징으로 하는 표면 탑재 전자 부품.
9. 내부에 배치된 내부 전극을 포함하는 본체;

   박막 형성 공정에 의한 막으로서, 상기 표면 탑재 전자 부품의 본체의 적어도 한 면에 배치되어 있는 단자 전극막; 및

   상기 내부 전극과 상기 단자 전극막을 전기적으로 접속시키기 위하여, 상기 표면 탑재 전자 부품에 배치된 내부 전극에서부터 본체의 적어도 하나의 표면까지 연장되어 있는 인입 전극;

   을 포함하며, 여기서 적어도 하나의 상기 내부 전극의 인입 전극은, 본체의 표면 탑재 면 또는 상기 표면 탑재 면에 대향하는 면까지 연장되어 있지 않으며;

   상기 적어도 하나의 인입전극은 상기 단자 전극막과 보호막 중의 적어도 하나에 의하여 코팅된 적어도 하나의 노출 부위는 갖는 것을 특징으로 하는 표면 탑재 전자 부품.
10. 제 9항에 있어서, 상기 인입 단자의 적어도 하나의 노출 부분은 상기 본체의 단부 표면에 배치된 복수의 노출 부분을 포함하는 것을 특징으로 하는 표면 탑재 전자 부품.
11. 제 9항에 있어서, 상기 인입 단자의 적어도 하나의 노출 부분은 상기 본체의측면에 배치된 복수의 노출 부분을 포함하는 것을 특징으로 하는 표면 탑재 전자 부품.
12. 제 10항에 있어서, 상기 표면 탑재 전자 부품은 서로 D 의 거리를 두고 떨어져 있는 적어도 두 개의 단자 전극을 포함하며, 상기 복수의 노출 부분의 길이는 상기 거리 D 보다 작은 것을 특징으로 하는 표면 탑재 전자 부품.
13. 제 11항에 있어서, 상기 표면 탑재 전자 부품은 서로 D 의 거리를 두고 떨어져 있는 적어도 두 개의 단자 전극을 포함하며, 상기 복수의 노출 부분의 길이는 상기 거리 D 보다 작은 것을 특징으로 하는 표면 탑재 전자 부품.
14. 제 9항에 있어서, 상기 적어도 하나의 노출 부분 각각은 본체의 측면까지는 연장되어 있지만, 단부 표면까지는 연장되지 않은 것을 특징으로 하는 표면 탑재 전자 부품.
15. 제 9항에 있어서, 상기 적어도 하나의 노출 부분 각각은 상기 보호막으로 코팅된 부분 및 상기 단자 전극막으로 코팅된 부분을 포함하는 것을 특징으로 하는 표면 탑재 전자 부품.
16. 제 9항에 있어서, 상기 표면 탑재 전자 부품은 서로 D 의 거리를 두고 떨어져 있는 적어도 두 개의 단자 전극을 갖고 있으며, 상기 단자 전극막에 의하여 코팅된 부분의 길이는 상기 거리 D 보다 작은 것을 특징으로 하는 표면 탑재 전자 부품.