KR100361408B1 - Cdma 통신을 위한 동기포착회로 - Google Patents

Abstract

본원의 CDMA 동기 포착 회로는 피크 위치의 검출을 위해 수신 데이터의 일부를 이용하여 상관값들을 계산하고, 그 후, 큰 값의 상관값들이 있는 상위의 임시 피크 위치를 결정한다. 본 발명의 CDMA 동기 포착 회로는 나머지 수신 데이터를 이용하여, 임시적 피크 위치에 대해 우선 순위를 부여하는 나머지 상관값들을 계산하며, 상술된 2종류의 상관값들을 가산함으로써 상관 레벨로부터 피크값을 최종적으로 결정한다.

Description

CDMA 통신을 위한 동기 포착 회로{Synchronous capture circuit for code division multiple access communication}

1. 발명의 분야

본 발명은 코드 분할 다중 접속(CDMA) 시스템을 이용하는 수신 장치에 관한 것으로, 특히, 이동 통신 시스템내에서 이용되는 CDMA 수신 장치에 대한 동기 포착 회로(synchronous capture circuit)에 관한 것이다.

2. 종래 기술의 설명

일반적으로, CDMA 시스템에서, 송신 장치는 확산 부호(diffusion signature)를 이용하여 데이터 신호를 스펙트럼 확산 변조(spectrum diffusion modulation)에 의해 전송하고, 수신 장치는 예를 들어, M(최대 길이 코드;Maximum Length Code) 시퀀스 부호 또는 GOLD 부호등의 확산 부호의 복제(replica)를 이용하여 역 확산(inverse diffusion)함으로서 수신된 데이터(a received data)를 복조한다.

상술한 CDMA 시스템에서의 수신 장치에는 수신된 신호를 역 확산하기 위해 확산 부호의 위상(확산 신호 발생 타이밍;diffusion signal generation timing)을 정확하게 추정하는 동기 포착 회로가 제공된다. 특히, 수신 장치에서, 동기 포착 회로는, 송신 장치에서의 확산 부호 발생 타이밍의 1 주기(1 칩;one chip)의 정확 도내의 확산 부호 발생 타이밍을 추정한다. 그 후 수신 장치에서의 역 확산 회로의 확산 부호 발생기(diffusion signature generator)는 상술한 발생 타이밍에서 동작 개시한다.

여기서, 도 3을 참조하여, 종래의 한 CDMA 동기 포착 회로 중 하나를 설명한다. 도 3에 도시된 동기 포착 회로는, 송신 장치(도시 안됨)로부터 신호를 수신하기 위한 수신 안테나(11), 수신된 신호를 기저 대역 신호(base band signal)로 변환하는 준 동기 검출기(12; quasi synchronous detector), 기저 대역 신호를 디지털 데이터로 변환하는 A/D 변환기(13), A/D 변환 후에 디지털 데이터로부터 상관값(correlation value)을 계산하는 상관기(14;correlator), 규정된 시간만큼 확산 부호 발생 타이밍을 시프팅(shifting)하는 위상 시프터(15;phase shifter), 확산 부호의 1주기의 상관값을 저장하는 메모리(16), 상관값의 1주기에서 최대 상관값을 검출하는 수신된 신호 레벨 검출기(17;received signal level detector),및 클록 발생을 위한 클록 발생기(18;clock generator)를 구비한다. 또한, 상관기(14)에는 승산기(141;multiplier), 적분기(142;integrator), 및 규정된 타이밍에서 확산 부호를 발생하기 위한 확산 부호 발생기(143)가 제공된다.

도 3에 도시된 CDMA 동기 포착 회로에서, 수신 안테나(11)에 의해 수신된 RF 신호는 준 동기 검출기(12)에 의해 기저 대역 신호로 변환된 후, A/D 변환기(13)에 의해 디지털 신호로 변환된다.

그 후, 디지털 신호는 상관기(14)에 공급된다.

상관기(14)는 확산 부호 발생기(143)로부터 출력된 확산 부호 시퀀스(diffusion signature sequence)와 A/D 변환기(13)로부터 출력된 디지털 신호를, 1칩 단위로 승산한다. 그 후, 승산기(141)의 출력은 적분기(142)에 입력되며, 확산 부호 시퀀스의 길이에 걸쳐 누적된다.

적분기(142)로부터의 출력은 확산 부호 시퀀스의 어떤 확산 부호 발생 타이밍에서의 상관값이 된다.

상관기(14)의 출력은 메모리(16)내에 저장된다. 특히, 상관값들이 상관기(14)로부터 출력된 후, 확산 부호 발생기(143)의 위상은 확산 부호의 칩 레이트(chip rate)보다 작은 규정된 시간만큼 시프트되고, 상술된바와 같이 시프트된 확산 부호 발생 타이밍을 이용하여 수신 신호의 상관값을 마찬가지로 계산하고, 메모리(16)에 계산 결과를 저장한다.

따라서, 확산 부호 시퀀스의 적어도 1 주기(1 칩)에 걸쳐 상관값들이 계산되어 메모리(16)에 저장된다.

다음에, 신호 레벨 검출기(17)는 메모리(16)에 저장된 상관값으로부터 최대의 상관값을 갖는 수신된 신호의 지연 위치(the delay position of the received signal)를 선택한다. 이 수신된 신호의 지연 위치를 이용하여, 수신된 신호는, 그 수신된 신호의 상술된 지연 위치로부터 발생된 확산 부호 시퀀스를 복제로서 이용함으로써, 역 확산 회로(도시 안됨)에 의해 역확산된다.

그 외에도, 수신 장치에 의해 수신된 신호의 진폭 및 위상은, 이동 통신에서 기지국과 이동국간의 전송 라인 때문에 항상 변화한다. 따라서, 메모리(16)에 저장되는 확산 부호의 1주기(1칩)에 걸쳐 상관값이 3번 이상 계산된다면, 최대 상관값의 질은 개선된다.

이동 통신에서는, 통신 장비가 이동하기 때문에, 통신 장비는 송신기로부터의 직접파(direct wave)뿐만이 아니라, 다수의 장애물들에 의해 반사된 다중 경로 파들(multipath waves)을 수신한다. 도시에서는 부근의 건물 등의 다수의 장물 때문에 직접파가 수신된 후 곧 다중 경로 파가 도달하지만, 교외에서는 이동 송신기/수신기부근에 장애물이 거의 없기 때문에 상당한 지연 후에 다중 경로 파가 도달한다.

CDMA 시스템을 이용함으로써, 다중 경로파들의 발생 시간 간격이 확산 부호의 1 칩보다 크다면, 다중 경로는 분리될 수 있다. 또한, 수신된 신호의 질은 다중 경로를 합성(RAKE 합성)함으로써 경로 다이버시티(path diversity)에 의해 개선될 수 있다.

그러나, 도시 뿐만 아니라 교외에서 RAKE 합성을 구현하기 위해서는, 다중경로를 정확하게 검출하는 것이 필수적이다. 특히, 교외에서, 검색 범위(search range)는 다중 경로파들의 도달을 커버할 만큼 충분히 길어야 한다. 그러나, 검색 범위가 길어질수록, 동기 포착 회로에서 상관값들의 계산을 위한 처리량은 더욱 커진다. 또한, 처리 시간의 단축은 상관기의 개수의 증가, 및 전체 회로 규모의 증대, 및 주파수 범위의 확장에 따른 전력 소모의 증가를 초래한다.

따라서, 종래의 CDMA 동기 포착 회로는 동기 포착 범위가 넓어질수록 처리 시간이 길어지는 단점을 갖는다.

발명의 개요

그러므로, 본 발명의 목적은 상관값들의 계산량을 감소시키는 CDMA 동기 포착 회로를 제공하는 것이다.

본 발명의 CDMA 동기 포착 회로는 상관값들을 이용함으로써 피크 위치를 검출하기 위해 수신된 데이터의 일부를 이용하여 상관값을 계산하며, 그 후, 큰 상관값들이 있는 상위의 임시 피크 위치(upper temporal peak positionl)를 결정한다.

그 다음, 본 발명의 CDMA 동기 포착 회로는, 나머지 수신된 데이터를 이용하여, 임시 피크 위치에 대해 우선 순위를 부여하면서 나머지 상관값들을 계산하며, 상술된 2종류의 상관값들을 가산함으로써 상관 레벨로부터 피크값을 최종적으로 결정한다 이로써, 처리량이 감소된다.

본 발명의 CDMA 동기 회로는 검색 범위내의 확산 부호 시퀀스들을 누적하기 위해 상관값의 " n" (n은 정수)회 계산들 중 최초의 k(k<n)회 계산들을 이용하여임시 상관값들을 계산하며, 상위 m 개의 위상 위치들을 검출하고, 최초의 k회 계산들에 의해 계산된 각각의 상관값이 규정된 문턱값보다 더 큰 부호 발생 타이밍들에 대해서만 수신된 위상들 및 상관값들을 유지한다. 먼저, 상위 m개의 위상 위치들은 나머지 (n-k) 개의 상관값들에 가산되어 최종 상관값을 얻는다.

다음에, 나머지 " (n-k)" 개의 상관값들은 나머지 수신 위상들에 대응하는 상관값들에 가산된다. 그 후, 가산 결과가 m 개의 위상 위치들에 대해 이전에 구해진 상관값들보다 크다면, 이전에 얻어진 값들은 더 큰 값들로 대체된다.

위에서 설명된 바와 같이, 규정된 검색 범위에서 피크 위치를 검출하는 CDMA 동기 포착 회로는, 먼저 수신된 데이터의 일부를 이용하여 상관 계산에 의해 임시 피크 위치를 결정하고, 그 다음, 나머지 수신된 데이터를 이용하여 나머지 상관값들을 계산하고, 2개의 상관값들을 가산하여 최종 피크 값을 계산한다. 한편, 본 발명의 CDMA 동기 포착 회로는, 이전에 수신된 데이터에 의한 누적된 상관값들이 규정된 문턱값보다 작은, 확산 부호 발생 타이밍에서는 어떤 상관값도 계산하지 않는다.

따라서, 최대의 피크를 검출하기 위한 처리 시간은 검색 범위가 매우 넓을 때 효과적으로 단축될 수 있다.

또한, 본 발명에 따라, 1회 검색 당 상관값들의 계산량은 효과적으로 감소될 수 있다. 따라서, 상관기들의 개수를 효과적으로 감소할 수 있고, 전체 회로의 규모를 효과적으로 축소할 수 있다.

도 1은 본 발명의 CDMA 동기 포착 회로의 블록도.

도 2는 본 발명의 또 다른 CDMA 동기 포착 회로의 블록도.

도 3은 종래의 CDMA 동기 포착 회로의 블록도.

* 도면의 주요 부분에 대한 부호의 설명 *

12 : 준(quasi) 동기 검출기 15 : 위상 시프터

28 : 가산기 29 : 상관기

상세한 설명

본 발명의 실시예는 도면을 참조하여 설명된다.

도 1의 도면 부호는 도 3에 도시된 동일 소자에 적용된다.

도 1에 도시된 바의 CDMA 동기 포착 회로에 있어서, 수신 안테나(11)에 의해 수신된 RF 신호는 준 동기 검출기(12)에 의해 기저 대역 신호로 변환되며, 그 후, A/D 변환기(13)에 의해 디지털 신호로 변환된다. 이 디지털 신호는 선택기(201)에 공급된다.

선택기(201)는 검색 범위 내에서 동기 검출에 필요한 수신된 데이터를 규정된 시간 단위로 분할하고, 이들을 제 1 데이터 및 제 2 데이터로서 제 1 메모리(202) 및 제 2 메모리(203)에 각각 저장한다.

승산기(141), 적분기(142), 및 확산 부호 발생기(143)가 제공된 제 1 상관기(24)는 확산 부호 발생기(143)로부터 출력된 확산 부호 시퀀스와 제 1 메모리(202)의 출력 신호의 승산 결과를, 확산 부호 시퀀스의 정수배의 길이에 걸쳐 적분한다. 제 1 상관기(24)의 출력, 즉 제 1 상관값들은 제 1 레벨 검출기(26)에 입력되고, 만일, 제 1 상관값들이 규정된 문턱값보다 크다면, 확산 부호 발생 타이밍과 함께 제 3 메모리(27)에 저장된다. 한편, 이 상관값들이 문턱값보다 작다면 제 3 메모리(27)에 저장되지 않는다.

제 3 메모리(27)의 출력은 레벨 랭킹 회로(204)에 입력되고, L개(L은 1보다 큰 정수)의 위상 위치들 및 L개의 상관값들은 레벨 랭킹 회로(204)에 상관값의 크기순으로 정렬 및 보존된다. 레벨 랭킹 회로(204)에 보존된 위상 정보는 위상 시프터(15)에 입력되며, 이 수신된 위상 정보 및 메모리(203)로부터의 출력된 데이터에 근거하여, 상관값들은 제 2 상관기(29)에 의해 계산된다. 이러한 방식에 있어서, 제 2 상관기(29)는 제 1 상관기(24)와 동일한 구성 및 동작을 취한다.

가산기(28)는 제 2 상관기(29)로부터의 출력을 랭킹 회로(204)의 출력에 가산한다. 따라서, 가산기(28)로부터의 출력은 A/D 변환기(13)로부터의 출력에 의해 주어진 수신된 데이터에 의한 상관값들이 된다. 그후, 가산기(28)로부터의 출력은 제 2 레벨 검출기(210)에 입력된다.

따라서, 제 3 메모리(27)내에 저장된 모든 수신 위상들에 관한 상관값들을 계산함으로써, 제 2 레벨기(210)에는 상위 L개의 위상들 및 대응하는 상관값들이 저장된다. 이러한 방식에 있어서, 상관값이 최대가 되도록 하는 수신된 위상 위치가, 확산 부호 발생 타이밍으로서 역 확산 회로(도시 안됨)에 입력된다.

도 2를 참조하면, 본 발명의 CDMA 동기 포착 회로의 다른 실시예가 설명된다. 도 2의 도면 부호는 도 1 및 도 3에 도시된 동일 소자에 적용된다.

도 2에 도시된 실시예는 2 세트의 상관기 쌍, 즉, 상관기들(24,29), 상관기들(34,39)을 구비하며, 이들 각각은 동일 구조를 갖는다.

도 2에 도시된 CDMA 포착 회로에 있어서, 수신 안테나(11)에 의해 수신된 RF 신호는 준 동기 검출기(12)에 의해 기저 대역 신호로 변환되며, 그후, A/D 변환기(13)에 의해 디지털 신호로 변환된다. 그후, 이 디지털 신호는 선택기(201)에 입력된다.

선택기(201)는 동기 검출에 필요한 검색 범위내의 수신된 데이터를 규정된시간 단위로 분할하고, 제 1 메모리(202) 및 제 2 메모리(203)에 이들을 제 1 수신된 데이터 및 제 2 수신된 데이터로서 각각 입력한다.

제 1 상관기(24)는 확산 부호 발생기(143)로부터 출력된 확산 부호 스퀀스와 제 1 메모리(202)로부터의 출력 신호를 확산 부호 시퀀스의 정수배의 길이에 걸쳐 적분한다.

제 1 상관기(24)의 출력은 제 1 레벨 검출기(26)에 입력된다 그후, 상관값들이 규정된 문턱값보다 크다면, 확산 부호 발생 타이밍들 및 상관값들은 제 3 메모리(27)에 저장된다. 한편, 이 상관값들이 규정된 값보다 작다면, 확산 부호 발생 타이밍들 및 상관값들은 제 3 메모리(27)에 저장되지 않는다.

유사하게, 제 3 상관기(34)는 확산 부호 발생기(143)와는 다른 별도의 확산 부호 발생기로부터 출력된 확산 부호 시퀀스와 제 1 메모리(202)로부터의 출력 신호를 확산 부호 스퀀스의 정수배의 길이에 걸쳐 적분한다. 제 3 상관기(34)의 출력은 제 1 레벨 검출기(26)로 입력된다. 이 경우, 만일, 상관값들이 규정된 문턱값보다 크다면, 확산 부호 발생 타이밍들 및 상관값들은 제 3 메모리(27)에 저장된다. 한편, 이 상관값들이 규정된 값보다 작다면, 확산 부호 발생 타이밍들 및 상관값들은 제 3 메모리(27)에 저장되지 않는다.

제 3 메모리(27)로부터의 출력은 레벨 랭킹 회로(204)에 입력된다. 그후, 상관값들의 크기순으로, 상위 L개의 위치들(수신된 위상 정보) 및 상관값들은 보존된다.

레벨 랭킹 회로(204)에서의 수신된 위상 정보는 위상 시프터(15)에 입력되고, 상관값들은 이 수신 위상 정보 및 제 2 메모리(203)로부터의 출력 데이터에 근거하여, 제 2 상관기(29) 및 제 4 상관기(39)에 의해 계산된다. 이때, 제 4 상관기(39)는 제 2 상관기(29)에 의해 계산된 것과는 다른 위상 타이밍들의 상관값들을 계산한다.

가산기(28)는 제 2 상관기(29)로부터의 출력, 제 4 상관기(39)로부터의 출력, 및 랭킹 회로(204)로부터의 출력을 가산한다. 가산기(28)로부터의 출력은 A/D 변환기(13)로부터의 출력에 의해 주어진 수신된 데이터에 의해 상관값 출력이 된다. 그후, 가산기(28)로부터의 출력은 제 2 레벨 검출기(210)에 입력된다.

따라서, 제 3 메모리(27)에 저장된 모든 수신된 위상들에 관한 상관값들을 계산하여, 상위 L개의 위상들 및 대응하는 상관값들이 제 2 레벨 검출기(210)에 저장된다.

상관값이 최대가 되도록 수신된 위상 위치는 확산 부호 발생 타이밍으로서 역 확산 회로(도시안됨)에 입력된다.

위에서 설명된 대로, 상관값들의 계산 속도는 다른 위상 타이밍들을 갖는 2개의 상관기들을 이용함으로써 2배가 된다. 결국, 다수의 상관기들은 상관 처리를 더욱 가속시킨다.

본 발명이 양호한 실시예에 관련하여 도시 및 설명될 지라도, 당업자에게는 다른 변경, 생략, 및 부가는 본원의 정신 및 범위를 벗어나지 않고 실현될 수 있음이 인식될 것이다.

규정된 검색 범위에서 피크 위치를 검출하는 CDMA 동기 포착 회로에 관한 본원 발명은 먼저 수신된 데이터의 일부를 이용하여 상관 계산에 의해 임시 피크 위치를 결정하고, 그 다음, 나머지 수신된 데이터를 이용하여 나머지 상관값들을 계산하고, 2개의 상관값들을 가산하여 최종 피크 값을 계산하며, 이전에 수신된 데이터에 의한 누적된 상관값들이 규정된 문턱값보다 작은, 확산 부호 발생 타이밍에서는 어떤 상관값도 계산하지 않음으로써, 예를 들면 서치 범위가 대단히 긴 경우에 유리하며, 최대 피크를 검출까지의 처리 시간이 단축되며, 또한, 1 서치 동작에서의 상관 계산 수를 삭감할 수 있어 상관기의 수를 삭감하는 것이 가능해져 회로 규모가 적어질 수 있는 효과가 있다.

Claims (4)

1. CDMA 통신을 위한 동기 포착 회로(synchronous capture circuit)로서, 스펙트럼 확산에 의해 변조된 수신된 신호가 기저 대역 신호로 변환되고, 확산 부호 시퀀스(diffusion signature sequence)의 1 주기보다 더 작은 시간 간격으로 정의된 매 타이밍 단위에서 상기 기저 대역 신호의 상관값들이 계산되며, 상기 상관값들이 상기 확산 부호 시퀀스의 길이에 걸쳐 적분되며, 상기 상관값들 중 최대값이 지정하는 수신된 위상 위치(a received phase position)가 검출되며, 상기 기저 대역 신호의 확산 부호 발생 타이밍은 상기 확산 부호 시퀀스의 1 주기의 정확도 안에서 추정되는, 상기 CDMA 통신을 위한 동기 포착 회로에 있어서,

   상기 기저 대역 신호를 규정된 시간 단위에 의해 제 1 수신된 신호(first received signal) 및 제 2 수신된 신호(second received signal)로 분할하고, 그들을 각각 제 1 메모리 영역 및 제 2 메모리 영역에 저장하기 위한 2개의 메모리 영역들이 제공된 메모리 수단,

   상기 확산 부호 시퀀스의 1 주기 내에서 상기 제 1 수신된 데이터의 상관값들을 계산하고, 상기 확산 부호 시퀀스의 길이에 걸쳐 상기 상관값들을 적분하여, 제 1 상관값들을 얻기 위한 제 1 상관기(first correlator),

   규정된 문턱 레벨보다 더 큰 상기 제 1 상관값들을 검출하고, 검출된 제 1 상관값들 및 상기 검출된 제 1 상관값들에 대응하는 확산 부호 발생 타이밍들을 저장하기 위한 제 1 레벨 검출기(first level detector),

   상기 제 1 레벨 검출기로부터의 출력을 크기순으로 정렬하고, 규정된 수의 정렬된 출력 및 상기 정렬된 출력에 대응하는 확산 부호 발생 타이밍들을 저장하기 위한 레벨 랭킹 회로(level ranking circuit),

   상기 레벨 랭킹 회로에 저장된 상기 확산 부호 발생 타이밍들을 이용하여 상기 제 2 수신된 데이터의 상관값들을 계산하기 위한 제 2 상관기(second correlator),

   상기 제 2 상관기로부터의 출력과, 상기 제 2 상관기로부터의 출력의 위상과 동일한 수신된 위상(received phase)을 갖는, 상기 레벨 랭킹 회로에 저장된 상관값들을 가산하기 위한 가산기(adder) 및,

   상기 가산기로부터의 출력을 이용하여 상기 기저 대역 신호의 최대 상관값을 갖는 수신된 위상 위치를 검출하기 위한 제 2 레벨 검출기를 포함하는, CDMA 통신을 위한 동기 포착 회로.
2. 제 1항에 있어서,

   상기 상관값들은 적어도 1회 계산되며, 상기 제 1 상관기와 상기 제 2 상관기로부터의 상관값들로서 누적 및 출력되는, CDMA 통신을 위한 동기 포착 회로.
3. 제 1항에 있어서,

   상기 제 1 상관기와 상기 제 2 상관기에는 복수의 상관기들이 각각 제공되며, 각각의 상관기는 서로 다른 확산 부호 발생 타이밍을 이용함으로써 상관값들을계산하는, CDMA 통신을 위한 동기 포착 회로.
4. 제 1항에 있어서,

   상기 제 2 레벨 검출기는 상관값들의 크기순으로 복수의 확산 부호 발생 타이밍들을 출력하는, CDMA 통신을 위한 동기 포착 회로.