KR100357876B1 - 반도체패키지 및 그 제조 방법 - Google Patents

반도체패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR100357876B1
KR100357876B1 KR1019990044648A KR19990044648A KR100357876B1 KR 100357876 B1 KR100357876 B1 KR 100357876B1 KR 1019990044648 A KR1019990044648 A KR 1019990044648A KR 19990044648 A KR19990044648 A KR 19990044648A KR 100357876 B1 KR100357876 B1 KR 100357876B1
Authority
KR
South Korea
Prior art keywords
inner lead
lead
mounting plate
chip mounting
semiconductor
Prior art date
Application number
KR1019990044648A
Other languages
English (en)
Other versions
KR20010037244A (ko
Inventor
이재학
정영석
이재진
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1019990044648A priority Critical patent/KR100357876B1/ko
Priority to JP2000015004A priority patent/JP2001077278A/ja
Priority to US09/687,049 priority patent/US6525406B1/en
Publication of KR20010037244A publication Critical patent/KR20010037244A/ko
Application granted granted Critical
Publication of KR100357876B1 publication Critical patent/KR100357876B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

이 발명은 반도체패키지 및 그 제조 방법에 관한 것으로, 반도체패키지를 마더보드(mother board)에 실장시 솔더 조인트력(solder joint force)이 향상되도록 다수의 입출력패드가 형성된 반도체칩과; 상기 반도체칩의 저면에 접착제로 접착된 칩탑재판과; 상기 칩탑재판의 외주연에 일정거리 이격되어 형성된 다수의 내부리드와; 상기 반도체칩의 입출력패드와 내부리드를 전기적으로 접속하는 도전성와이어와; 상기 반도체칩, 도전성와이어, 칩탑재판 및 내부리드 등이 봉지재로 봉지되어 있되, 상기 칩탑재판 및 내부리드의 저면과 측면은 외부로 노출되도록 봉지되어 형성된 패키지몸체로 이루어진 반도체패키지에 있어서, 상기 내부리드의 외측면에는 패키지몸체의 상부 방향을 향하여 버가 형성된 것을 특징으로 하는 반도체패키지 및 그 제조 방법.

Description

반도체패키지 및 그 제조 방법{semiconductor package and its manufacturing method}
본 발명은 반도체패키지 및 그 제조 방법에 관한 것으로, 더욱 상세하게 설명하면 반도체패키지를 마더보드(mother board)에 실장시 솔더 조인트력(solder joint force)을 향상시킬 수 있는 반도체패키지 및 그 제조 방법에 관한 것이다.
최근의 전자기기 예를 들면, 휴대폰, 셀룰러 폰, 노트북 등의 마더보드에는 많은 수의 반도체칩들이 패키징되어 최소시간내에 그것들이 다기능을 수행할 수 있도록 설계되는 동시에, 전자기기 자체가 초소형화 되어가는 추세에 있다. 이에 따라 반도체칩이 고집적화됨은 물론, 이를 패키징한 반도체패키지의 크기도 축소되고 있으며, 또한 실장밀도도 고밀도화되어 가고 있다.
이러한 추세에 따라 최근에는 반도체칩의 전기적 신호를 마더보드로 전달해줌은 물론 마더보드(mother board) 상에서 일정한 형태로 지지되도록 하는 반도체패키지의 크기가 대략 1×1mm ~ 10×10mm 내외로 개발되고 있으며, 이러한 반도체패키지의 예로서 MLF(Micro LeadFrame)형 패키지 등이 알려져 있다.
여기서 상기 MLF형 반도체패키지(100')를 도1a 및 도1b에 도시하였다.
도시된 바와 같이 상면에 다수의 입출력패드(2a)가 형성된 반도체칩(2)이 구비되어 있고, 상기 반도체칩(2)의 저면에는 접착제로 칩탑재판(4)이 접착되어 있다. 상기 칩탑재판(4)은 측면 둘레에 할프에칭부(4a)가 형성되어 있고 모서리에는 외측으로 연장되고 역시 할프에칭부(도시되지 않음)가 구비된 타이바(28)가 형성되어 있다. 상기 칩탑재판(4)의 외주연에는 방사상으로 배열되어 있으며 칩탑재판(4)을 향하는 단부에 할프에칭부(6a)가 형성된 다수의 내부리드가 구비되어 있다. 상기 반도체칩(2)의 입출력패드(2a)와 내부리드는 도전성와이어(8)에 의해 서로 전기적으로 접속되어 있다. 계속해서 상기 반도체칩(2), 도전성와이어(8), 칩탑재판(4) 및 내부리드는 봉지재로 봉지되어 소정의 패키지몸체(10)를 형성하고 있으며, 상기 칩탑재판(4), 내부리드(6) 및 타이바(28)의 저면은 패키지몸체(10) 저면으로 노출되어 있다.
여기서 상기 칩탑재판(4), 내부리드(6) 및 타이바(28)에 형성된 할프에칭부(4a,6a)는 봉지재로 형성된 패키지몸체(10)와 인터락킹(interlocking)됨으로써 수직 또는 수평으로 이탈됨을 방지하도록 되어 있다. 또한 상기 타이바(28)에 형성된 할프에칭부(도시되지 않음)는 패키지몸체(10) 저면으로 노출되는 타이바(28) 및 내부리드(6)의 상대적 거리를 멀게 함으로써, 상기 반도체패키지(100')를 마더보드(도시되지 않음)에 실장시 솔더에 의한 쇼트 현상을 최소화할 수 있도록 되어 있다.
또한, 상기 패키지몸체(10) 저면으로 노출되는 내부리드(6), 타이바(28) 또는 칩탑재판(4)의 저면에는 솔더로 일정두께의 도금층(30)이 형성되어, 차후 반도체패키지(100')의 실장시 마더보드와의 솔더 조인트력이 향상되도록 되어 있다.
도면중 미설명부호 6b는 리드프레임에서 반도체패키지(100')를 싱귤레이션할 때 발생되는 버(6b)(bur)이며 이는 하기에서 상세히 설명하기로 한다.
한편, 상기와 같은 반도체패키지(100')의 제조 방법을 간단히 설명하면 다음과 같으며, 여기서는 도2 및 도3을 참조하여 싱귤레이션 방법을 중심으로 설명한다.
먼저, 대략 판상의 프레임몸체(22)와, 상기 프레임몸체(22)의 모서리에서 내측으로 연장된 다수의 타이바(28)와, 상기 타이바(28)에 연결되어 차후 반도체칩(2)이 탑재되는 칩탑재판(4)과, 상기 칩탑재판(4)의 외주연에 일정거리 이격되어 방사상으로 형성된 다수의 내부리드(6)와, 상기 내부리드(6)에 연장되어 다시 프레임몸체(22)에 연결되는 외부리드(26) 및 상기 내부리드(6)와 외부리드(26) 사이에 형성되어 프레임몸체(22)에 연결되는 댐바(24)로 이루어진 리드프레임(20)을 구비한다. 여기서 상기 칩탑재판(4)의 측면 둘레, 상기 칩탑재판(4)을 향하는 내부리드(6)의 단부 및 상기 칩탑재판(4)에 인접하는 타이바(28) 영역에는 할프에칭부를 형성한다.
이어서, 상기 리드프레임(20)의 칩탑재판(4)에 양품의 반도체칩(2)을 접착제로 접착한다.
이어서, 상기 반도체칩(2)의 입출력패드(2a)와 리드프레임(20)의내부리드(6)를 도전성와이어(8)를 이용하여 전기적으로 접속한다.
이어서, 상기 반도체칩(2), 도전성와이어(8), 칩탑재판(4), 내부리드(6) 등을 봉지재로 봉지하여 패키지몸체(10)를 형성하되, 상기 칩탑재판(4)과 내부리드(6)의 저면 및 측면은 패키지몸체(10) 외측으로 노출되도록 한다. 이때, 상기 칩탑재판(4), 내부리드(6) 및 패키지몸체(10)의 저면은 동일평면이 되도록 하며, 상기 내부리드(6)의 상면 일부가 패키지몸체(10) 외측으로 노출될 수 있다.
이어서, 상기 반도체패키지(100)의 내부리드(6) 등이 마더보드에 용이하게 실장되도록 패키지몸체(10) 외부로 노출된 내부리드(6) 및 타이바(28)와 칩탑재판(4) 저면에 솔더와 융착력이 양호한 일정두께의 도금층(30)을 형성한다.
상기와 같은 공정을 완료하면 도2에 도시된 형상으로 되며, 이후에는 리드프레임(20)에서 낱개의 반도체패키지(100')로 싱귤레이션하는 공정을 따른다.
상기 싱귤레이션 공정은 도3에 도시된 바와 같이 패키지몸체(10)가 상부를 향하여 위치하도록 바텀클램프(44) 상에 위치되고, 이 상태에서 상기 리드프레임(20)을 탑클램프(42)로 클램핑한 후, 펀치(P)가 수직으로 하강함으로서 내부리드 (6) 및 타이바(28) 등이 싱귤레이션된다. 이때, 상기 펀치(P)에 의해 상기 내부리드(6)의 측면 단부에는 하부를 향하여(차후 마더보드와 접촉되는 영역을 향하여) 일정길이의 버(6b)가 발생한다. 상기와 같이 버(6b)가 형성된 반도체패키지(100')는 도1a를 참조하여 위에서 이미 설명했다.
그러나, 상기와 같은 구조 및 제조 방법(또는 싱귤레이션 방법)에 의해 제조된 반도체패키지는 싱귤레이션 공정시 내부리드의 절단면 또는 외측면 하부를 향하여 버가 발생됨으로서 차후 마더보드에 실장시 마더보드와 접촉하는 내부리드의 접촉 면적을 최소화시켜 결국 솔더 조인트력을 저하시키는 원인이 되고 있다. 더불어 마더보드에의 실장시 상기 내부리드의 측면 단부에는 도금층이 형성되어 있지 않기 때문에 실장을 위한 솔더가 내부리드의 측면을 타고 상부로 움직이지 않음으로써 그 내부리드의 솔더 조인트력이 더욱 저하되는 문제점이 있다.
따라서 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로, 반도체패키지를 마더보드에 실장시 솔더 조인트력을 향상시킬 수 있는 반도체패키지 및 그 제조 방법을 제공하는데 있다.
도1a 및 도1b는 종래의 반도체패키지를 도시한 단면도 및 저면도이다.
도2는 리드프레임상에 패키지몸체가 형성된 상태를 도시한 저면도이다.
도3은 도2의 리드프레임에서 반도체패키지를 싱귤레이션하는 상태를 도시한 단면도이다.
도4는 본 발명에 의한 반도체패키지를 도시한 단면도이다.
도5는 본 발명에 의한 반도체패키지가 마더보드에 실장되는 상태를 도시한 단면도이다.
도6은 본 발명에 의해 리드프레임에서 반도체패키지가 싱귤레이션되는 상태를 도시한 단면도이다.
- 도면중 주요 부호에 대한 설명 -
100; 반도체패키지 2; 반도체칩
2a; 입출력패드 4; 칩탑재판
4a; 칩탑재판의 할프에칭부 6; 내부리드
6a; 내부리드의 할프에칭부 6b; 버(bur)
8; 도전성와이어 10; 패키지몸체
20; 리드프레임 22; 프레임몸체
24; 댐바 26; 외부리드
28; 타이바 30; 도금층
42; 탑클램프 44; 바텀클램프
46; 솔더 S; 싱귤레이션 라인
M; 마더보드
상기한 목적을 달성하기 위해 본 발명에 의한 반도체패키지는 다수의 입출력패드가 형성된 반도체칩과; 상기 반도체칩의 저면에 접착제로 접착된 칩탑재판과; 상기 칩탑재판의 외주연에 일정거리 이격되어 형성된 다수의 내부리드와; 상기 반도체칩의 입출력패드와 내부리드를 전기적으로 접속하는 도전성와이어와; 상기 반도체칩, 도전성와이어, 칩탑재판 및 내부리드 등이 봉지재로 봉지되어 있되, 상기 칩탑재판 및 내부리드의 저면과 측면은 외부로 노출되도록 봉지되어 형성된 패키지몸체로 이루어진 반도체패키지에 있어서, 상기 내부리드의 외측면에는 패키지몸체의 상부 방향을 향하여 버가 형성된 것을 특징으로 한다.
여기서, 상기 내부리드는 저면 및 외측면 일부 영역에까지 솔더 등으로 도금층이 형성되어 있다.
또한 상기한 목적을 달성하기 위해 본 발명에 의한 반도체패키지의 제조 방법은 대략 판상의 프레임몸체와, 상기 프레임몸체의 모서리에서 내측으로 연장된 다수의 타이바와, 상기 타이바에 연결되어 차후 반도체칩이 탑재되는 칩탑재판과, 상기 칩탑재판의 외주연에 일정거리 이격되어 방사상으로 형성된 다수의 내부리드와, 상기 내부리드에 연장되어 다시 프레임몸체에 연결되는 외부리드 및 상기 내부리드와 외부리드 사이에 형성되어 프레임몸체에 연결되는 댐바로 이루어진 리드프레임을 구비하는 단계와; 상기 칩탑재판에 반도체칩을 접착제로 접착하는 단계와; 상기 반도체칩의 입출력패드와 리드프레임의 내부리드를 전기적으로 접속하는 단계와; 상기 반도체칩, 도전성와이어, 칩탑재판, 내부리드 등을 봉지재로 봉지하되, 상기 칩탑재판과 내부리드의 저면 및 측면은 외부로 노출되도록 봉지하여 패키지몸체를 형성하는 단계와; 상기 몸체 저면으로 노출되는 내부리드의 저면에 차후 마더보드에의 융착이 용이하게 실시되도록 솔더 등으로 도금층을 형성하는 단계와; 상기 리드프레임으로부터 반도체패키지가 독립되도록 싱귤레이션하는 단계로 이루어진 반도체패키지의 제조 방법에 있어서, 상기 싱귤레이션 단계는 패키지몸체가 하부를 향하도록 리드프레임을 뒤집은 상태로 바텀클램프 및 탑클램프 사이에 위치시켜 리드프레임을 클램핑하는 단계와, 상기 리드프레임의 댐바, 내부리드와 외부리드의 경계 부분, 타이바 등을 펀치로 절단하되, 내부리드에 형성되는 버가 패키지몸체쪽을 향하도록 탑클램프쪽에서 바텀클램프쪽으로 하강하여 싱귤레이션함을 특징으로 한다.
상기와 같이 하여 본 발명에 의한 반도체패키지 및 그 제조 방법에 의하면,싱귤레이션 공정시 리드프레임이 뒤집힌 상태로 싱귤레이션됨으로써 내부리드의 외측면에 형성되는 버가 반도체패캐지의 패키지몸체 상면 방향을 향하여 형성되고, 따라서 내부리드의 저면에 형성된 도금층이 내부리드의 외측면까지 밀려 올라가, 반도체패키지의 실장시 솔더가 상기 도금층을 따라 내부리드의 외측면까지 융착되도록 함으로써 결국 솔더 조인트력이 향상된다.
이하 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
도4는 본 발명에 의한 반도체패키지(100)를 도시한 단면도이다.
도시된 바와 같이 다수의 입출력패드(2a)가 형성된 반도체칩(2)이 구비되어 있고, 상기 반도체칩(2)의 저면에는 접착제로 칩탑재판(4)이 접착되어 있다. 또한, 상기 칩탑재판(4)의 네모서리에는 외측을 향해 연장된 타이바(도시되지 않음)가 형성되어 있다. 상기 칩탑재판(4)의 외주연에는 일정거리 이격되어 다수의 내부리드(6)가 방사상으로 형성되어 있다. 상기 반도체칩(2)의 입출력패드(2a)와 내부리드(6)는 골드와이어 또는 알루미늄와이어 등과 같은 도전성와이어(8)에 의해 전기적으로 접속되어 있다. 상기 반도체칩(2), 도전성와이어(8), 칩탑재판(4) 및 내부리드 등은 에폭시몰딩컴파운드 또는 액상봉지재와 같은 봉지재로 봉지되어 있되, 상기 칩탑재판(4) 및 내부리드(6)의 저면과 측면은 외부로 노출되도록 봉지되어 패키지몸체(10)를 이루고 있다. 상기 내부리드(6)의 상면 일정영역은 패키지몸체(10) 외측으로 노출될 수도 있으며, 이와 같은 구조는 종래와 동일하다.
도면중 미설명 부호 4a 및 6a는 칩탑재판 및 내부리드에 형성된 할프에칭부이다.
다만 본 발명은 상기 패키지몸체(10) 외측으로 노출된 내부리드(6)의 단면 즉, 외측면에 형성된 버(6b)가 패키지몸체(10) 상면을 향하고 있는 것이 특징이다. 또한 상기 내부리드(6) 저면에는 도금층(30)이 형성되어 있는데 이 도금층(30)이 내부리드(6)의 측면까지 연장 형성되어 있다. 따라서, 상기 내부리드(6)의 저면이 종래와 다르게 평탄하게 형성됨으로써 마더보드(M)와 접촉이 양호해질 뿐만 아니라 상기 반도체패키지(100)를 마더보드(M)에 실장하게 될 때에는 도5에 도시된 바와 같이 솔더(46)가 상기 내부리드(6)의 측면까지 따라 올라간 채 융착됨으로써 결국 반도체패키지(100)의 솔더 조인트력이 향상된다.
한편 상기와 같은 반도체패키지(100)의 제조 방법은 다음과 같다.
먼저 대략 판상의 프레임몸체(22)와, 상기 프레임몸체(22)의 모서리에서 내측으로 연장된 다수의 타이바(28)와, 상기 타이바(28)에 연결되어 차후 반도체칩(2)이 탑재되는 칩탑재판(4)과, 상기 칩탑재판(4)의 외주연에 일정거리 이격되어 방사상으로 형성된 다수의 내부리드(6)와, 상기 내부리드(6)에 연장되어 다시 프레임몸체(22)에 연결되는 외부리드(26) 및 상기 내부리드(6)와 외부리드(26) 사이에 형성되어 프레임몸체(22)에 연결되는 댐바(24)로 이루어진 리드프레임(20)을 구비한다.
이어서 상기 칩탑재판(4)에 반도체칩(2)을 접착제로 접착하여 고정시킨다.
이어서 상기 반도체칩(2)의 입출력패드(2a)와 리드프레임(20)의 내부리드(6)를 골드와이어나 알루미늄와이어등과 같은 도전성와이어를 이용하여 전기적으로 접속한다.
이어서 상기 반도체칩(2), 도전성와이어(8), 칩탑재판(4), 내부리드(6) 등을 봉지재로 봉지하되, 상기 칩탑재판(4)과 내부리드(6)의 저면 및 측면은 외부로 노출되도록 하여 소위 패키지몸체(10)를 형성한다.
이어서, 상기 패키지몸체(10) 저면으로 노출되는 내부리드(6)의 저면에 차후 마더보드(M)에의 융착이 용이하게 실시되도록 구리(Cu), 금(Au), 솔더(Pb/Sn), 주석(Sn), 니켈(Ni) 또는 팔라디엄(Pd) 등을 이용하여 일정 두께의 도금층(30)을 형성한다.
마지막으로 상기 리드프레임(20)으로부터 반도체패키지(100)가 독립되도록 싱귤레이션한다.
여기서 본 발명의 특징은 도6에 도시된 바와 같이 상기 싱귤레이션 공정에 있다. 즉, 패키지몸체(10)가 하부를 향하도록(반도체칩(2)이 하부를 향하도록) 리드프레임(20)을 뒤집은 다음 그 리드프레임(20)을 바텀클램프(44) 및 탑클램프(42) 사이에 위치시켜 리드프레임(20)의 댐바(24) 및 타이바(28) 등을 강하게 클램핑한다.
이어서, 상기 리드프레임(20)의 댐바(24), 내부리드(6)와 외부리드(26)의 경계 부분, 타이바(28) 및 봉지재로 형성된 패키지몸체(10)를 펀치(P)로 동시에 펀칭한다. 이때, 상기 펀치(P)는 탑클램프(42)쪽에서 바텀클램쪽으로 하강하도록 하여 싱귤레이션을 실시한다.
따라서 상기 펀치(P)와의 마찰에 의해 싱귤레이션되는 내부리드(6)의 측면에는 버(6b)가 패키지몸체(10)쪽 즉, 반도체칩(2)쪽을 향하여 형성되며 결과물은 도4와 같은 반도체패키지(100)를 얻을 수 있게 된다.
상기와 같이 버(6b)가 형성되는 도중, 내부리드(6) 저면에 형성된 도금층(30)은 펀치(P)에 의해 패키지몸체(10) 또는 반도체칩(2)의 상방을 향해 일정거리 밀려나게 된다. 즉, 버(6b)가 형성된 방향을 향하여 상기 도금층(30)이 내부리드(6) 측면을 따라 일정거리 밀려나게 된다. 다시말하면, 펀치(P)에 의해 내부리드(6) 저면에 형성되어 있던 도금층(30)이 벗겨져 제거되는 것이 아니고, 상기 내부리드(6)의 측면을 따라 약간 늘어나면서 상기 내부리드(6) 측면까지 위치된다는 것이다.
결과적으로 상기 도금층은 내부리드의 저면뿐만 아니라 내부리드의 측면 일정영역에도 자연스럽게 형성됨으로써 차후 반도체패키지를 마더보드에 실장시 솔더가 상기 내부리드 측면까지 자연스럽게 타고 올라와 융착되어 솔더 조인트력이 향상되는 것이다.
이상에서와 같이 본 발명은 비록 상기의 실시예에 한하여 설명하였지만 여기에만 한정되지 않으며, 본 발명의 범주 및 사상을 벗어나지 않는 범위내에서 여러가지로 변형된 실시예도 가능할 것이다.
따라서 본 발명에 의한 반도체패키지 및 그 제조 방법에 의하면, 싱귤레이션 공정시 리드프레임이 뒤집힌 상태로 펀치가 하강하여 싱귤레이션됨으로써 내부리드의 외측면에 형성되는 버가 패키지몸체 상면 방향을 향하여 형성됨으로써 내부리드의 저면에 형성된 도금층이 내부리드의 외측면을 따라 밀려 올라가, 반도체패키지의 실장시 솔더가 상기 버의 형성 방향까지 따라 올라 감으로써 솔더 조인트력이 향상되는 효과가 있다.

Claims (3)

  1. 다수의 입출력패드가 형성된 반도체칩과; 상기 반도체칩의 저면에 접착제로 접착된 칩탑재판과; 상기 칩탑재판의 외주연에 일정거리 이격되어 형성된 다수의 내부리드와; 상기 반도체칩의 입출력패드와 내부리드를 전기적으로 접속하는 도전성와이어와; 상기 반도체칩, 도전성와이어, 칩탑재판 및 내부리드 등이 봉지재로 봉지되어 있되, 상기 칩탑재판 및 내부리드의 저면과 측면은 외부로 노출되도록 봉지되어 형성된 패키지몸체로 이루어진 반도체패키지에 있어서,
    상기 내부리드의 외측면에는 패키지몸체의 상부 방향을 향하여 버가 형성된 것을 특징으로 하는 반도체패키지.
  2. 제1항에 있어서, 상기 내부리드는 저면 및 외측면 일부 영역에까지 솔더 등으로 도금층이 형성된 것을 특징으로 하는 반도체패키지.
  3. 대략 판상의 프레임몸체와, 상기 프레임몸체의 모서리에서 내측으로 연장된 다수의 타이바와, 상기 타이바에 연결되어 차후 반도체칩이 탑재되는 칩탑재판과, 상기 칩탑재판의 외주연에 일정거리 이격되어 방사상으로 형성된 다수의 내부리드와, 상기 내부리드에 연장되어 다시 프레임몸체에 연결되는 외부리드 및 상기 내부리드와 외부리드 사이에 형성되어 프레임몸체에 연결되는 댐바로 이루어진 리드프레임을 구비하는 단계와; 상기 칩탑재판에 반도체칩을 접착제로 접착하는 단계와;상기 반도체칩의 입출력패드와 리드프레임의 내부리드를 전기적으로 접속하는 단계와; 상기 반도체칩, 도전성와이어, 칩탑재판, 내부리드 등을 봉지재로 봉지하되, 상기 칩탑재판과 내부리드의 저면 및 측면은 외부로 노출되도록 봉지하여 패키지몸체를 형성하는 단계와; 상기 몸체 저면으로 노출되는 내부리드의 저면에 차후 마더보드에의 융착이 용이하게 실시되도록 솔더 등으로 도금층을 형성하는 단계와; 상기 리드프레임으로부터 반도체패키지가 독립되도록 싱귤레이션하는 단계로 이루어진 반도체패키지의 제조 방법에 있어서,
    상기 싱귤레이션 단계는 패키지몸체가 하부를 향하도록 리드프레임을 뒤집은 상태로 바텀클램프 및 탑클램프 사이에 위치시켜 리드프레임을 클램핑하는 단계와,
    상기 리드프레임의 댐바, 내부리드와 외부리드의 경계 부분, 타이바 등을 펀치로 절단하되, 내부리드에 형성되는 버가 패키지몸체쪽을 향하도록 탑클램프쪽에서 바텀클램프쪽으로 하강하여 싱귤레이션함을 특징으로 하는 반도체패키지의 제조 방법.
KR1019990044648A 1999-10-15 1999-10-15 반도체패키지 및 그 제조 방법 KR100357876B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019990044648A KR100357876B1 (ko) 1999-10-15 1999-10-15 반도체패키지 및 그 제조 방법
JP2000015004A JP2001077278A (ja) 1999-10-15 2000-01-24 半導体パッケージと、このためのリードフレーム及び、半導体パッケージの製造方法とそのモールド
US09/687,049 US6525406B1 (en) 1999-10-15 2000-10-13 Semiconductor device having increased moisture path and increased solder joint strength

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990044648A KR100357876B1 (ko) 1999-10-15 1999-10-15 반도체패키지 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20010037244A KR20010037244A (ko) 2001-05-07
KR100357876B1 true KR100357876B1 (ko) 2002-10-25

Family

ID=19615431

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990044648A KR100357876B1 (ko) 1999-10-15 1999-10-15 반도체패키지 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100357876B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07176673A (ja) * 1993-12-21 1995-07-14 Hitachi Ltd リードフレーム及びそれを用いた半導体装置の製造方法
JPH08124950A (ja) * 1994-10-26 1996-05-17 Toshiba Corp 半導体装置の製造方法
KR19980066329A (ko) * 1997-01-22 1998-10-15 문정환 반도체 패키지의 리드구조
KR19980086249A (ko) * 1997-05-31 1998-12-05 문정환 버틈 리드 패키지 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07176673A (ja) * 1993-12-21 1995-07-14 Hitachi Ltd リードフレーム及びそれを用いた半導体装置の製造方法
JPH08124950A (ja) * 1994-10-26 1996-05-17 Toshiba Corp 半導体装置の製造方法
KR19980066329A (ko) * 1997-01-22 1998-10-15 문정환 반도체 패키지의 리드구조
KR19980086249A (ko) * 1997-05-31 1998-12-05 문정환 버틈 리드 패키지 및 그 제조 방법

Also Published As

Publication number Publication date
KR20010037244A (ko) 2001-05-07

Similar Documents

Publication Publication Date Title
US6764880B2 (en) Semiconductor package and fabricating method thereof
US7410834B2 (en) Method of manufacturing a semiconductor device
KR100369393B1 (ko) 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
KR100526844B1 (ko) 반도체패키지 및 그 제조방법
US7410835B2 (en) Method for fabricating semiconductor package with short-prevented lead frame
JP2008160148A (ja) 電子パッケージの形成方法
EP3440697B1 (en) Flat no-leads package with improved contact leads
JP2009152620A (ja) 半導体装置
JP2006318996A (ja) リードフレームおよび樹脂封止型半導体装置
JP2006516812A (ja) 部分的にパターン形成されたリードフレームならびに半導体パッケージングにおけるその製造および使用方法
JPH11312706A (ja) 樹脂封止型半導体装置及びその製造方法、リードフレーム
WO2004004005A1 (ja) 半導体装置およびその製造方法
JP2005531137A (ja) 部分的にパターン形成したリードフレームならびに半導体パッケージングにおけるその製造および使用の方法
KR100355794B1 (ko) 리드프레임 및 이를 이용한 반도체패키지
JP3540793B2 (ja) 樹脂封止型半導体装置及びその製造方法
TWI775747B (zh) 半導體裝置之製造方法及半導體裝置
US10290593B2 (en) Method of assembling QFP type semiconductor device
KR100357876B1 (ko) 반도체패키지 및 그 제조 방법
JP2006269719A (ja) 電子装置
JP2005191158A (ja) 半導体装置及びその製造方法
KR100658903B1 (ko) 리드프레임 및 이를 이용한 반도체패키지
KR20020093250A (ko) 리드 노출형 리드 프레임 및 그를 이용한 리드 노출형반도체 패키지
JP2005311099A (ja) 半導体装置及びその製造方法
KR100819794B1 (ko) 리드프레임 및, 그것을 이용한 반도체 패키지 제조 방법
KR100355797B1 (ko) 반도체패키지 및 그 제조 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121009

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20131007

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20141008

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20151012

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20161006

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20171010

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20181008

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 18