KR100340427B1 - 기판의 비아 형성방법 - Google Patents

Abstract

본 발명은 인쇄회로기판의 기판 시이트(CCL)상에 형성되는 비아홀을 도체핀이 내삽되는 플러그드 비아로 형성하고, 그 상하측에 도체 회로층을 각각 인쇄하여 상,하측 도체 회로층을 플러그드 비아로 연결 접속토록 하는 기판의 비아 형성방법에 관한 것으로 그 기술적인 구성은, 절연체 기판 시이트에 비아홀을 형성하고, 그 내부에 핀형상의 도체핀을 압입에 의해 내삽하여 플러그드 비아홀을 형성하며, 상기 기판 시이트의 표면에 돌출되는 도체핀을 그라인딩에 의해 제거하고, 상기 기판 시이트의 상부 및 하부 표면으로 일정한 두께의 도체 회로층 형성을 위한 메탈라이징 작업을 수행한 후, 상기 표면 도체층에 도체핀과 상하측으로 연결 접속되는 일정한 패턴의 도체 회로층을 형성하는 도체 회로층 형성단계를 거쳐 기판 시이트에 플러그드 비아를 상,하측 회로패턴과 연결 접속시키는 것을 요지로 한다.

Description

기판의 비아 형성방법{METHOD OF FORMATION VIA IN PCB}

본 발명은 다층 인쇄회로기판 (Build-up PCB)의 기판 시이트(CCL)상에 형성되는 비아홀(Via hole)의 내부에 핀(Pin)상의 도체를 내삽하여 플러그드 비아(Plugged via)로 형성하고, 그 상측 및 하측에 도체 회로층을 각각 인쇄하여 상,하측 도체 회로층을 플러그드 비아로 연결 접속토록 하는 기판의 비아 형성방법에 관한 것으로 이는 특히, 절연체 기판 시이트에 비아홀을 형성하고, 상기 비아홀의 내부에 핀형상의 도체핀을 압입에 의해 내삽하여 플러그드 비아홀을 형성하는 단계와, 상기 기판 시이트의 표면에 돌출되는 도체핀을 제거토록 그라인딩에 의해 기판 시이트의 평탄화 작업을 수행하는 기판 시이트 평탄화 단계와, 상기 기판 시이트의 상하측 표면으로 일정한 두께의 도체 회로층 형성을 위한 메탈라이징(Metallizing) 작업을 수행하는 표면 도체층 형성단계와, 상기 표면 도체층에 도체핀과 상하측으로 연결 접속되는 일정한 패턴의 도체 회로층을 형성하는 도체 회로층 형성단계를 거쳐 기판 시이트에 플러그드 비아를 상,하측 회로패턴과 연결 접속시킴으로 인하여, PCB의 내부에 수직 상태의 비아를 도체핀으로 형성하여 마이크로 비아의 형성시 발생되는 언더컷 현상 및 비아홀 내의 미도금 현상 발생을 미연에 방지시킬 수 있도록한 기판의 비아 형성방법에 관한 것이다.

일반적으로 알려져있는 종래의 기판의 비아홀(Via Hole) 형성방법에 있어서는 도1의 A에 도시한 바와같은 기판 시이트(10)(CCL)의 표면으로 레이져 가공에 의한 비아홀(20)을 다수개 형성한 후,(도1의 B) 상기 비아홀(20)이 형성된 기판 시이트(20)의 상,하측 표면 및 비아홀(10)의 내부의 전도성을 부여하기 위하여 무전해 도금을 실시하여 일정두께의 무전해 도금층(30)을 도1의 C와 같이 형성하게 된다.

계속해서, 도1의 D에 도시한 바와같이 상기 기판 시이트(10)상의 비아홀(20) 내부에 일정한 두께의 도금두께를 확보하기 위하여, 저속 도금으로 도전성이 우수한 재료를 이용한 도금 작업을 수행하여 비아홀(10) 내부의 도금층(40)을 형성하고, 상기와같이 마이크로 비아홀(10) 내부의 도금층(40) 형성 완료후, 도1의 E에서와 같이, 상측 도체 회로층(50)을 노광 및 엣칭처리를 통하여 회로패턴을 형성하는 것이다.

그러나, 상기와같은 종래의 마이크로 비아홀(Via Hole) 형성방법에 있어서는, 마이크로 비아홀(20)의 형성을 위하여 레이져등의 가공에 의해 미세한 홀을 형성시, 도 2에 도시한 바와같이 비아홀(20) 내부가 불규칙하게 패이게 되는 경우가 빈번하게 발생되며, 내부벽면의 평탄성 확보가 불가능하게 되는 단점이 있는 것이다.

특히, 상기와 같은 비아홀(20)의 내부에 층간 접속을 위하여, 도금층(40)을 형성할 경우, 불규칙한 내벽면에 의해 상부 및 하부층의 도체 회로층과 단락이 생기게 되어, 제품의 불량이 발생하게 되는등 많은 문제점이 있는 것이다.

본 발명은 상기한 바와같은 종래의 여러 문제점들을 개선하기 위한 것으로서 그 목적은, PCB의 내부에 수직 상태의 비아를 도체핀으로 형성하여 마이크로 비아의 형성시 발생되는 언더컷 현상 및 비아홀 내의 미도금 현상 발생을 미연에 방지시킬 수 있도록 하여 제품의 불량을 미연에 예방할 수 있는 기판의 비아 형성방법을 제공하는데 있다.

본 발명의 다른 목적은, PCB에 형성되는 비아홀 내부에 도체핀이 압입에 의해 충진되는 플러그드 비아를 형성하여, 상하측 도체 회로층간의 단락을 방지하고, 상기 플러그드 비아를 수직으로 형성시켜, 층간 접속이 완벽하게 이루어질 수 있는 기판의 비아 형성방법 제공하는데 있다.

도1 A - E는 일반적인 인쇄회로기판의 비아 형성방법을 순차로 나타낸 공정도.

도 2는 종래 레이져 가공을 통해 기판상에 형성되는 마이크로 비아홀의 구조를 도시한 요부 확대 구조도.

도3 A - E는 본 발명에 따른 인쇄회로기판의 플러그드 비아의 형성방법을 순차로 나타낸 공정도.

도 4는 본 발명에 의한 인쇄회로기판상에 플러그드 비아의 형성 구조를 도시한 요부 확대 구조도.

* 도면의 주요 부분에 대한 부호의 설명 *

100...기판 시이트 110...비아홀

120...도체핀

130...플러그드 비아(Plugged Via)

140...도체 회로층

상기 목적을 달성하기 위한 기술적인 구성으로서 본 발명은, 절연체 기판 시이트에 비아홀을 형성하고, 상기 비아홀의 내부에 핀형상의 도체핀을 압입에 의해 내삽하여 플러그드 비아홀을 형성하는 단계와,

상기 기판 시이트의 표면에 돌출되는 도체핀을 제거토록 그라인딩에 의해 기판 시이트의 평탄화 작업을 수행하는 기판 시이트 평탄화 단계와,

상기 기판 시이트의 상부 및 하부 표면으로 일정한 두께의 도체 회로층 형성을 위한 메탈라이징 작업을 수행하는 표면 도체층 형성단계와,

상기 표면 도체층에 도체핀과 상하측으로 연결 접속되는 일정한 패턴의 도체 회로층을 형성하는 도체 회로층 형성단계를 거쳐 기판 시이트에 플러그드 비아를 상,하측 회로패턴과 연결 접속시키는 것을 특징으로 하는 기판의 비아 형성방법을마련함에 의한다.

이하, 첨부된 도면에 의거하여 본 발명의 실시예를 상세하게 설명하면 다음과 같다.

도3 A - E는 본 발명에 따른 인쇄회로기판의 플러그드 비아의 형성방법을 순차로 나타낸 공정도이고, 도 4는 본 발명에 의한 인쇄회로기판상에 플러그드 비아의 형성 구조를 도시한 요부 확대 구조도로서, 본 발명의 인쇄회로기판의 플러그드 비아홀 형성방법은, 도3의 A에서와 같은 절연체 기판 시이트(100)(CCL) 상에 일정한 패턴의 비아홀(110)을 형성하고,(도3의 B) 상기 비아홀(110)의 내부에는 핀(Pin)형상의 도체핀(120)을 압입에 의해 내삽하여 도3의 C에서와 같은 플러그드 비아(130)를 형성시킨다.

이때, 상기 도체핀(120)이 압입에 의해 내삽되어 관통되는 비아홀(110)은, 상기 도체핀(120)의 직경보다 약간 작게 형성시키거나, 상기 비아홀의 지름이 큰 경우에는 도체핀의 직경 역시 크게되어 비아홀의 형성없이 고압에 의해 도체핀(120)을 압출하여 플러그드 비아(130)를 형성시킬 수 있는 것이다.

또한, 상기 비아홀(110)의 내부에 압입에 의해 내삽되어 관통되는 비아홀(110)은 층간 접속을 위하여 동으로 구성된다.

상기와 같이, 기판 시이트의 비아홀(110)에 플러그드 비아(130)의 형성이 완료된후, 상기 기판 시이트(100)의 상하측 표면에 돌출되는 도체핀(120)은 도3의 D에서와 같이, 그라인딩에 의해 제거하여 기판 시이트(100)의 평탄화 작업을 수행하게 된다.

상기와같이 기판 시이트(100)의 표면에 그라인딩에 의한 평탄화 작업이 완료된 후, 상기 기판 시이트(100)의 상부 및 하부 표면으로 일정한 두께의 두께의 도체 회로층(140)의 형성을 위한 메탈라이징 작업을 수행하게 되며, 상기와같은 기판 시이트(100)는 그 내부에 삽입된 도체핀(120)에 의해 그 상부 및 하부의 도체 회로층(140)이 상호 연결 접속될 수 있도록 한다.(도3의 E)

계속해서, 상기와같이 기판 시이트(100)의 상,하부 표면에 도체 회로층(140)의 형성후, 상기 표면 도체층에 도체핀(120)과 상하측으로 연결 접속되는 일정한 패턴의 도체 회로층(140)을 식각등에 의해 형성시킴으로써,(도3의 E) 도 4에서와 같이 상부 도체 회로층(140)이 하부 도체 회로층(140)과 내부가 동으로 충진된 플러그드 비아(130)를 통해 상호 연결 접속될 수 있게 되는 것이다.

이상과 같이 본 발명에 따른 인쇄회로기판의 비아 및 그 형성방법에 의하면, 다층 PCB의 내부에 수직 상태의 플러그드 비아를 동 도체핀으로 형성하여 마이크로 비아의 형성시 발생되는 언더컷 현상 및 비아홀 내의 미도금 현상 발생을 미연에 방지시킬 수 있게 되며, 이에따라 제품의 불량 발생을 미연에 예방할 수 있게 되고, PCB에 형성되는 비아홀 내부에 도체핀이 내삽되는 플러그드 비아를 형성하여, 상하측 도체 회로층간의 단락을 방지하고, 상기 플러그드 비아를 수직으로 형성시켜, 층간 접속이 완벽하게 이루어질 수 있는 우수한 효과가 있다.

본 발명은 특정한 실시예에 관련하여 도시하고 설명하였지만, 이하의 특허 청구범위에 의해 마련되는 본 발명의 정신이나 분야를 벗어나지 않는 한도내에서 본 발명이 다양하게 개조 및 변화될 수 있다는 것을 당업계에서 통상의 지식을 가진자는 용이하게 알수 있음을 밝혀 두고자 한다.

Claims (3)

1. 기판의 비아 형성방법에 있어서,

   절연체 기판 시이트에 비아홀을 형성하고, 상기 비아홀의 내부에 핀형상의 도체핀을 압입에 의해 내삽하여 플러그드 비아홀을 형성하는 단계와,

   상기 기판 시이트의 표면에 돌출되는 도체핀을 제거토록 그라인딩에 의해 기판 시이트의 평탄화 작업을 수행하는 기판 시이트 평탄화 단계와,

   상기 기판 시이트의 상부 및 하부 표면으로 일정한 두께의 도체 회로층 형성을 위한 메탈라이징 작업을 수행하는 표면 도체층 형성단계와,

   상기 표면 도체층에 도체핀과 상하측으로 연결 접속되는 일정한 패턴의 도체 회로층을 형성하는 도체 회로층 형성단계를 거쳐 기판 시이트에 플러그드 비아를 상,하측 회로패턴과 연결 접속시키는 것을 특징으로 하는 기판의 비아 형성방법.
2. 제 1항에 있어서, 상기 도체핀이 압입에 의해 내삽되어 관통되는 비아홀은, 상기 도체핀의 직경보다 약간 작게 형성시켜 상기 도체핀을 압입에 의해 내삽하여 관통시키는 것을 특징으로 하는 기판의 비아 형성방법.
3. 제 1항에 있어서, 상기 비아홀의 내부에 압입에 의해 내삽되어 관통되는 비아홀은 층간 접속을 위하여 동으로 구성됨을 특징으로 하는 기판의 비아 형성방법.