KR100339424B1 - 디램 셀 - Google Patents

디램 셀 Download PDF

Info

Publication number
KR100339424B1
KR100339424B1 KR1020000041388A KR20000041388A KR100339424B1 KR 100339424 B1 KR100339424 B1 KR 100339424B1 KR 1020000041388 A KR1020000041388 A KR 1020000041388A KR 20000041388 A KR20000041388 A KR 20000041388A KR 100339424 B1 KR100339424 B1 KR 100339424B1
Authority
KR
South Korea
Prior art keywords
voltage
cell
word line
storage node
capacitor
Prior art date
Application number
KR1020000041388A
Other languages
English (en)
Other versions
KR20020007867A (ko
Inventor
남기준
안진홍
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1020000041388A priority Critical patent/KR100339424B1/ko
Publication of KR20020007867A publication Critical patent/KR20020007867A/ko
Application granted granted Critical
Publication of KR100339424B1 publication Critical patent/KR100339424B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits

Abstract

본 발명은 리프세시 타임을 개선하는데 적당한 DRAM 셀에 관한 것으로서, 일방향으로 형성되는 워드라인과, 상기 워드라인과 직교하는 방향으로 교차하면서 형성되는 비트라인과, 상기 워드라인에 게이트 연결되고 상기 비트라인에 소오스가 연결되는 셀 트랜지스터와, 상기 셀 트랜지스터 드레인과 전압단의 사이에 연결되어 형성되는 셀 캐패시터와, 상기 셀 캐패시터와 워드라인 사이에 형성되는 표유 캐패시터를 포함하여 구성됨을 특징으로 한다.

Description

디램 셀{DRAM Cell}
본 발명은 디램 셀(DRAM cell)에 관한 것으로서, 리프레쉬 타임(refreshtime)을 개선하는데 적당한 DRAM 셀에 관한 것이다.
일반적으로 메모리(memory)는 기억소자이므로 데이터를 기억(저장)할 수 있는 장치와 이곳으로 외부의 데이터를 실어오거나 기억된 데이터를 외부로 실어내는 장치로 크게 나누어 볼 수 있다.
데이터를 전달하는 장치를 주변 회로라 하며 저장 장치를 셀 어레이(cell array)라 부르는데 셀 어레이는 단위 기억 소자(인간의 단위 기억 세포와 유사)들이 매트릭스(matrix) 형태로 모여있는 집합체이다.
한편, 상기 단위 기억 소자는 소자 수, 배선 수 및 소요 면적이라는 측면에서 우수한 1개의 캐패시터(capacitor)(이하, 셀 캐패시터 라고 함)와 1개의 MOS 트랜지스터(transistor)(이하, 셀 트랜지스터라고 함)로 구성된다.
이하, 첨부된 도면을 참고하여 종래의 DRAM 셀을 설명하면 다음과 같다.
도 1은 종래의 DRAM 셀을 나타낸 등가회로도이다.
도 1에 도시한 바와 같이, 일방향으로 구성되는 워드라인(WL)과, 상기 워드라인(WL)과 수직한 방향으로 구성되는 비트라인(BL)과, 상기 워드라인(WL)에 게이트가 연결되고 드레인(또는 소오스)은 비트라인(BL) 라인에 연결되며 소오스(또는 드레인)는 플레이트 전압(Plate voltage)단에 연결되는 셀 트랜지스터(11)와, 상기 플레이트 전압단과 셀 트랜지스터(11)의 소오스(또는 드레인) 사이에 구성되는 셀 캐패시터(12)를 포함하여 구성된다.
여기서 상기 셀 캐패시터(12)는 셀 트랜지스터(11)의 소오스(또는 드레인)에 스트로지 노드(storage node)가 연결되고 플레이트 전극에 플레이트 전압단이 연결된다.
즉, 종래의 DRAM 셀은 워드라인(WL)과 비트라인(BL)에 1개의 셀 트랜지스터(11)와 셀 캐패시터(12)가 연결되어 구성된다.
한편, 상기 워드라인(WL)은 셀 트랜지스터(11)를 인에이블(enable)시키는 신호라인으로 어드레스 코딩(address coding)에 의해 워드 라인 드라이버(도시되지 않음)로부터 출력된다.
그리고 상기 비트라인(BL)은 워드라인(WL)이 인에이블된 이후 셀 캐패시터(12)에서 나온 신호를 감지하여 센스 앰프(sense amp)(도시되지 않음)에서 증폭할 수 있도록 연결된 신호라인이다.
상기 셀 트랜지스터(11)의 벌크 바이어스(bulk bias)는 전원단(VBB)(도시되지 않음)에 연결되어 있다. 상기 VBB는 0V의 값을 갖는 그라운드 전압(VSS)보다 낮은 값을 갖게 된다.
상기 셀 캐패시터(12)는 플레이트 전압단에 양쪽 노드가 각각 연결되어 있다. 상기 플레이트 전압은 비트라인 전압(VDD)의 절반 값을 갖게 되도록 설정되어 있다.
이로 인하여 스토리지 노드(SN)가 "High"(=VDD)나 "Low"(=VSS)의 값을 가지는 경우에 동일하게 셀 캐패시터(12)에 스트레스(stress)를 줄뿐만 아니라, 센싱 스피드(sensing speed)로 비슷하게 가져 갈 수 있게 된다.
상기 워드라인(WL)은 디져블(disable) 시에는 VSS, 엑티브(active)시에는 VPP의 전압을 갖는다.
상기 비트라인(BL)은 1/2 VDD인 VBLP로 프리차지(precharge)되어 있다가 센스 앰프 동작시에 VDD와 VSS로 벌어지게 된다.
상기와 같이 하나의 셀 트랜지스터(11)와 하나의 셀 캐패시터(12)로 구성되는 종래의 DRAM 셀에서 워드라인(WL)이 디져블되면 고립된 셀 캐패시터(12)에 전하의 형태로 데이터가 저장되는데, 누설 전류(leakage current)에 의해 저장된 데이터가 외부로 소멸되어 리프레시가 필요하게 된다.
상기 리프레시 전류는 크게 4가지 형태로 나누어지는데 스토리지 노드(SN) 접합 전류, 셀 캐패시터(12)의 불완전성에 기인한 누설전류, GIDL(Gate Induced Drain Leakage), 셀 트랜지스터(11)의 기판 문턱전압 전류(subthreshold current)가 있다.
이 중 가장 큰 팩터(factor)로 작용하는 누설 전류는 스토리지 노드 접합 전류로서, 스토리지 노드가 연결된 N-도프트 물질(material)과 P-기판 사이의 접합에서 리버스 바이어스(reverse bias)에 의한 발생 전류(generation current)와 디펙트(defect)로 인한 누설 전류로 나뉘어 진다.
상기 발생 전류는 벌크와 스토리지 노드 사이의 전압차(VB)의 지수(exponential) 함수로서 의존하게 된다.
도 2는 셀 트랜지스터의 누설 전류 특성을 나타낸 그래프이다.
도 2에 도시한 바와 같이, 스토리지 노드 접합(SN-JN) 누설 전류가 캐패시터(12)의 불완전성에 기인한 누설 전류(NO)에 비해 여러 오더(order) 큼을알 수 있다.
도 3은 드레인-기판 다이오드를 통한 스토리지 노드에서의 누설 전류를 나타낸 등가회로도이다.
도 3에 도시한 바와 같이, 수학식 1과 수학식 2로 보면, 발생 전류와 스토리지 노드에서의 디스차지 비(discharge rate)는 기판(substrate)에 대한 스토리지 노드에서의 전압인 VB에 의존하게 된다. 따라서 디스차아지 비로부터 리프레시 타임(tREF)은 누설 전류에 반비례하므로 VB가 증가함에 따라 감소하게 된다(VB＜ 0).
도 4는 종래의 DRAM 셀의 리프레시 동작을 나타낸 파형이다.
도 4에 도시한 바와 같이, 워드라인(WL)이 턴-온(turn-on)되기 전에는 셀 스토리지 노드(cell storage node)의 전압은 VDD로 잡혀 있고, 비트라인쌍(BL, BL*)의 전압(Vbl, Vbl*)은 VBLP로 프리차아지 되어 있다. 타임(=tWL)에서 워드라인(WL) 전압이 VBLP + Vt(Vt=트랜지스터의 문턱전압)를 넘게 되면 셀 트랜지스터(11)가 "ON"되어 비트라인과 스토리지 노드간의 전하 분배(charge sharing)가 발생하고 일정한 시간이 경과한 후 두 전압은 동일 전위를 갖게 된다.
이때 이 전압과 리프레시 비트라인 전압과의 차를 보통 △V로 표시하게 된다. 이 전압은 셀 캐패시터(12) 및 비트라인 캐패시터(CB), 스토리지 노드(SN) 전압 그리고 VBLP에 의존하게 된다.
일정 시간이 지난 후 센스 앰프(Sense Amp)에 의해 △V는 증폭되어 셀 캐패시터(12)에는 VDD 레벨의 전압으로 충전이 되어 한 번의 리프레시가 이루어진다.
워드라인 전압이 Vt보다 낮은 전압으로 떨어지게 되면 셀 트랜지스터(11)가 "OFF"가 되고, 셀 캐패시터(12)는 다시 고립되어 데이터 보존을 시작하게 된다.
데이터 보존의 초기에 VDD로 충전되었던 스토리지 노드(SN)는 벌크(bulk)와 스토리지 노드(SN) 사이의 전압차인 VB가 크기 때문에 디플레이션 영역에서의 누설 전류로 인해 시간이 지남에 따라 VDD 보다 낮은 레벨로 떨어지게 된다.
따라서 리프레시 동작시 누설 전류에 의해 스토리지 노드(SN)에서의 전압 강하로 인한 리드 페일(read fail)이 일어나지 않도록 주기적으로 전하(charge)를 복원(restore)시켜 주어야 한다(A).
스토리지 노드(SN)가 VSS로 충전(charging)되어 있는 경우엔 VDD로 충전(charging)되어 있는 경우에 비해 기억(retention)구간에서의 누설 전류가 적게 흐르게 된다.
스토리지 노드(SN)에서 전압은 WL이 VSS인 경우 VSS로 충전(charging)되어 있다가 WL이 Vt를 넘어서게 되면 전하 분담(charge sharing)이 일어나서 일정시간이 경과한 후 비트라인 전압과 같아지게 된다.
그 이후 센스앰프에 증폭이 시작되면 스토리지 노드(SN) 전압은 VSS로 떨어지게 된다(B).
스트로지 노드(SN) 전압이 VDD인 경우, NMOS 트랜지스터(11)의 소오스는 VBLP의 전압을 가진 비트라인쪽 노드가 된다. 이에 반해 SN전압 VSS인 경우, NMOS 트랜지스터(11)의 소오스는 스트로지 노드(SN) 쪽이 되고, 드레인은 VBLP의 전압을 가진 비트라인 쪽 노드가 된다.
따라서 바디 이펙트(Body effect)에 의해 SN 전압이 VDD인 경우 셀 트랜지스터는 커지게 되고 이로 인해 워드라인이 VPP로 올라감에 따라 비트라인에서의 디벨롭 스피드(develop speed)는 스트로지 노드(SN)가 VSS인 경우에 비해 늦어지게 된다.
그러나 상기와 같은 종래의 DRAM 셀에 있어서 다음과 같은 문제점이 있었다.
즉, 데이터 기억의 초기에 VDD로 충전되었던 스토리지 노드(SN)는 벌크와 스토리지 노드 사이의 전압차인 VB가 크므로 디플레이션 영역에서의 누설 전류로 인해 시간이 지남에 따라 VDD보다 낮은 레벨로 떨어지게 되어, 결국 리프레시 타임의 단축을 초래한다. 리프레시 타임의 단축은 로우 파워 제품에 있어서는 상당히 불리하게 작용한다. 따라서 데이터 기억 구단에서의 VB를 줄이게 되면 디플레이션 영역에서의 발생 전류로 인한 누설 전류의 감소를 가져올 수 있다.
만약 스토리지 노드 전압을 낮춘다면 △V가 작아짐으로 인해 센스 앰프에서 증폭시 스피드 지연의 문제를 초래하게 된다.
또한, 노이즈(noise), 알파 입자(alpha particle)에 의한 △V 마진 확보가 어려워지기 때문에 페일(fail) 가능성은 높아지게 된다. 따라서, 저전력, 고속 제품에서는 데이터 기억 구간에서 스토리지 노드 전압을 낮추어 누설 전류 감소 및 이로 인한 리프레시 타임 증가가 필요하며, △V 감소로 인한 페일 가능성 및 스피드 지연에 대한 대책이 필요하다.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로 워드라인과 스토리지 노드 사이의 표유(stray) 용량을 이용하여 워드라인 페일시 스토리지 노드의 전압 상하를 통해 데이터 기억 구간에서는 기판과 스토리지 노드 사이의 누설 전류를 줄이고 엑티브 구간에서는 워드라인의 전압 상승을 이용하여 스토리지 노드 전압을 상승시켜 △V를 종래와 동일 레벨로 유지하게 함으로서 스피드의 저하를 방지하도록 한 DRAM 셀을 제공하는데 그 목적이 있다.
도 1은 종래의 디램 셀을 나타낸 등가 회로도
도 2는 셀 트랜지스터의 누설 전류 특성을 나타낸 그래프
도 3은 종래의 드레인-기판 다이오드를 통한 스토리지 노드에서의 누설 전류를 설명하기 위한 등가회로도
도 4는 종래의 DRAM 셀의 리프레시 동작을 나타낸 파형
도 5는 본 발명에 의한 DRAM 셀을 나타낸 등가회로도
도 6은 본 발명에 의한 드레인-기판 다이오드를 통한 스토리지 노드에서의 누설 전류를 설명하기 위한 등가회로도
도 7은 본 발명에 의한 DRAM 셀의 동작 특성을 나타낸 파형도
도면의 주요 부분에 대한 부호의 설명
21 : 셀 트랜지스터 22 : 셀 캐패시터
23 : 표유 캐패시터
상기와 같은 목적을 달성하기 위한 본 발명에 의한 DRAM 셀은 일방향으로 형성되는 워드라인과, 상기 워드라인과 직교하는 방향으로 교차하면서 형성되는 비트라인과, 상기 워드라인에 게이트 연결되고 상기 비트라인에 소오스가 연결되는 셀 트랜지스터와, 상기 셀 트랜지스터 드레인과 전압단의 사이에 연결되어 형성되는 셀 캐패시터와, 상기 셀 캐패시터와 워드라인 사이에 형성되는 표유 캐패시터를 포함하여 구성됨을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 DRAM 셀을 상세히 설명하면 다음과 같다.
도 5는 본 발명에 의한 DRAM 셀을 나타낸 등가회로도이다.
도 5에 도시한 바와 같이, 일 방향의 워드라인(WL)과, 상기 워드라인(WL)과 직교하는 방향으로 교차하는 비트라인(BL)과, 상기 워드라인(WL)에 게이트 연결되고 상기 비트라인(BL)에 소오스(또는 드레인)가 연결되는 셀 트랜지스터(21)와, 상기 셀 트랜지스터(21)의 드레인(또는 소오스)과 플레이트 전압(Plate Voltage)단에 연결되는 셀 캐패시터(22)와, 상기 셀 캐패시터(22)와 워드라인(WL)에 연결되는 표유 캐패시터(23)를 포함하여 구성된다.
여기서 상기 표유 캐패시터(23)는 셀 캐패시터(22)의 스토리지 노드(SN)에 스토리지 노드(SN)가 연결되고 상기 워드라인(WL)에 플레이트 노드가 연결되고, 상기 셀 캐패시터(22)의 플레이트 노드는 플레이트 전압단에 연결된다.
한편, 워드라인(WL)은 셀 트랜지스터(21)를 인에이블 시키는 신호라인으로 어드레스 코딩에 의해 워드라인 드라이버(도시되지 않음)로부터 출력된다.
상기 비트라인(BL)은 워드라인(WL)이 인에이블된 이후 셀 캐패시터(22)에서 나온 신호를 감지하여 센스 앰프(도시되지 않음)에 증폭할 수 있도록 연결된 신호라인이다.
그리고 상기 셀 캐패시터(22)의 벌크 바이어스는 VBB에 연결되어 있다. VBB는 0V의 값을 갖는 그라운드전압인 VSS보다 낮은 값을 갖게 된다.
상기 셀 캐패시터(22)는 스토리지 노드와 플레이트 전압단에 양쪽 노드가 각각 연결되어 있고, 상기 워드라인(WL)과 셀 캐패시터(22)의 스토리지 노드(SN) 사이의 표유 용량을 이용하여 구성한 표유 캐패시터(23)는 워드라인(WL)과 스토리지 노드에 각각 양쪽 노드가 각각 연결되어 있다.
한편, 상기 플레이트 전압은 비트라인 전압(VDD)의 절반 값을 갖게 되도록 설정되어 있다. 이로 인해 스토리지 노드가 High(=VDD)나 Low(=VSS)의 값을 가지는 경우에 동일하게 셀 캐패시터에 스트레스를 줄 뿐만 아니라, 센싱 스피드로 비슷하게 가져올 수 있게 된다.
상기 워드라인(WL)은 디져블시에는 그라운드 전압(VSS), 엑티브시에는 VPP 전압(VDD 전압보다 높은 고전압)을 갖는다. 상기 비트라인(BL)은 1/2 VDD인 비트라인 프리 차지 전압(VBLP)으로 프리차지 되어 있다가 센스 앰프 동작시에서 VDD와 VSS로 벌어지게 된다.
도 6은 본 발명에 의한 드레인-기판 다이오드를 통한 스토리지 노드에서의 누설 전류를 설명하기 위한 등가회로도이다.
도 6에 도시한 바와 같이, 종래 기술과는 다르게 스토리지 노드(SN)는 셀 캐패시터(22)의 한쪽 노드 및 표유 캐패시터(23)의 한쪽 노드에 동시에 연결되어 있다. 표유 캐패시터(23)는 워드라인(WL)과 스토리지 노드(SN) 사이의 표유 용량을 이용하여 만들어진다.
본 발명은 의도적으로 기생 캐패시터인 표유 캐패시터(23)를 이용하여 기억 구간에서는 스토리지 노드(SN)의 전압 강하를 통해 기판과 스토리지 노드(SN) 사이의 누설 전류를 줄여 주고, 엑티브 구간에서는 워드라인(WL)의 전압 상승을 이용하여 스토리지 노드(SN) 전압을 상승시켜 스피드 로스(speed loss)를 줄여준다.
도 7은 본 발명에 의한 DRAM 셀의 동작 특성을 나타낸 파형도이다.
도 7에 도시한 바와 같이, 셀 캐패시터(22)에 처음 데이터를 라이트하는 경우 VSS로 디져블 되어 있던 워드라인(WL)이 VPP로 올라가고 일정시간 경과 후, 센스 앰프에 의해 비트라인(BL)은 증폭되어 지고, YSEL 구간 동안 데이터는 비트라인을 통해 셀 캐패시터(22)에 차아지 형태로 쓰여지게 된다.
스토리지 노드(SN) 전압은 VDD나 VSS로 쓰여지게 되는 셈이다, 이후 워드라인(WL)이 디져블되면 VPP에서 VSS로 떨어지게 된다.
워드라인(WL)의 전압 강하는 표유 캐패시터(23)를 통해 스토리지 노드(SN)에서의 전압 강하를 만들어낸다. 워드라인(WL)이 VPP에서 VSS로 떨어진 전, 후의 전하를 전하 보존의 법칙에 의해 풀면 아래의 수학식 3과 같이 나타나게 된다.
C0 ×(VDD - VCP) + C1 ×(VDD - VPP) = C0 ×(V- VCP) + C1 ×V
V = VDD - (C1 ×VPP / C0 + C1) where C1 ×VPP / C0 + C1 ＜ ｜VBB｜
여기서 C0은 셀 캐패시턴스 값, C1은 표유 캐패시턴스 값, VCP는 플레이트 전압으로 1/2 VDD을 값을 가지며, V는 워드라인이 VSS로 떨어진 후의 SN에서의 전압이 된다.
표유 캐패시턴스 값 C1과 워드라인 전압 VPP가 커질수록 워드라인 디져블시 워드라인에 의한 스토리지 노드에서의 전압 드롭(drop)은 커지게 된다.
C1이 커짐에 따라 전압 드롭은 VPP에 가까워진다. 이때 이 전압은 벌크 전압은 VBB의 절대값 보다 작아야 한다.
상기 스토리지 노드(SN) 전압이 워드라인(WL)의 에이블시 VSS로 세팅(setting)되어 있다가 워드라인(WL)이 디져블되면서 전압 드롭이 일어나는데 VBB의 절대값보다 낮아지게 되면 벌크에서부터 스토리지 노드(SN)로의 포워드 바이어싱(forward biasing)이 일어날 수 있기 때문이다.
도 6에서와 같이, 데이터 기억 구간에서 고립된 스토리지 노드와 기판과의 기생 다이오드(24)에 의해 누설 전류가 발생하게 된다. 기판에 대한 스토리지 노드에서의 전압인 VB가 커지면 디플레이션(depletion) 확장에 따른 스페이스 차지(space charge) 증가로 인해 전계(electric field)의 증가로 이어지고 누설 전류가 증가하게 된다.
결국, 데이터 기억 구간에서 표유 캐패시터(23)에 의한 스토리지 노드(SN)에서의 전압 강하는 스토리지 노드(SN)와 기판 사이의 스페이스 차지(space charge) 감소에 따른 전계(electric field)의 감소를 초래하여 누설 전류를 감소시킨다.
이로 인한 누설 전류의 감소는 아래 수학식 4와 같이 나타낼 수 있다.
여기서 VT는 정상 전압(=kT/q)이고, n은 방출 계수(emission coefficient)를 나타낸다.
누설 전류의 감소는 디스차지 비(discharge rate)를 낮추어 리프레시 타임의증가를 가져오게 된다.
데이터 기억 동안 VSS의 레벨을 유지하던 WL이 에틱브 구간에서 VPP로 라이징(rising)하게 되면, 표유 캐패시터(23)(C1)를 통해 스트로지 노드(SN)를 부팅(boosting)하게 된다.
따라서 VPP가 C1 ×VPP(C0 + C1)를 지나는 점부터 스트로지 노드(SN)의 전압이 VPP를 따라 올라 가다가 셀 트랜지스터(21)가 "ON"되어서 전하 분배(charge sharing)가 시작되면 레벨이 비트라인 전압과 같아지게 된다.
전하 분배시 셀 캐패시터(22)와 표유 캐패시터(23)로부터 전하가 나오게 되므로, △V는 종래 기술과 같은 레벨을 유지하게 된다.
따라서 종래 기술에 비해 스피드 지연은 없다. 엑티브시 스토리지 노드(SN)가 VSS로 충전(charging)되어 있다면, 기억 구간에서는 표유 캐패시터(23)에 의한 WL에서의 전압 강하로 C1 ×VPP/(C0 + C1)의 전압을 유지하게 된다.
이상에서 설명한 바와 같이 본 발명에 의한 DRAM 셀은 다음과 같은 효과가 있다.
첫째, 워드라인과 스토리지 노드 사이의 표유 캐패시터를 이용하여 워드라인 페일링시 스토리지 노드의 전압 강하를 통해 기억 구간에서 기판과 스토리지 노드 사이의 누설 전류를 줄여서 리프레시 타임을 증가시킬 수 있다.
둘재, 워드라인과 스토리지 노드 사이의 표유 캐패시터를 이용하여 워드라인 라징시 스토리지 노드 전압을 상승시켜 액티브 구간에서 △V를 종래 기술과 같은레벨을 유지하게 함으로 스피드의 저하를 방지할 수 있다.
셋째, 단면상에서 보았을 때 워드라인과 스토리지 노드 사이의 캐패시터를 의도적으로 크게 하여 워드라인과 스토리지 노드 사이의 커플링(coupling)을 이용하므로, 평면적인 레이아웃 오버헤드(layout overhead)는 크지 않다.
넷째, 표유 캐패시터의 용량이 작더라도 VPP에 의한 부팅 기여도 크기 때문에 추가 공정 부담을 줄일 수 있다.

Claims (4)

  1. 일방향으로 형성되는 워드라인과,
    상기 워드라인과 직교하는 방향으로 교차하면서 형성되는 비트라인과,
    상기 워드라인에 게이트 연결되고 상기 비트라인에 소오스가 연결되는 셀 트랜지스터와,
    상기 셀 트랜지스터 드레인과 전압단의 사이에 연결되어 형성되는 셀 캐패시터와,
    상기 셀 캐패시터와 워드라인 사이에 형성되는 표유 캐패시터를 포함하여 구성됨을 특징으로 하는 DRAM 셀.
  2. 제 1 항에 있어서, 상기 셀 캐패시터의 벌크 바이어스는 0V의 값을 갖는 그라운드전압인 VSS보다 낮은 값을 갖는 것을 특징으로 하는 DRAM 셀.
  3. 제 1 항에 있어서, 상기 전압단은 플레이트 전압단인 것을 특징으로 하는 DRAM 셀.
  4. 제 3 항에 있어서, 상기 플레이트 전압단은 비트 라인 전압의 절반전압인 것을 특징으로 하는 DRAM 셀.
KR1020000041388A 2000-07-19 2000-07-19 디램 셀 KR100339424B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000041388A KR100339424B1 (ko) 2000-07-19 2000-07-19 디램 셀

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000041388A KR100339424B1 (ko) 2000-07-19 2000-07-19 디램 셀

Publications (2)

Publication Number Publication Date
KR20020007867A KR20020007867A (ko) 2002-01-29
KR100339424B1 true KR100339424B1 (ko) 2002-06-03

Family

ID=19678771

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000041388A KR100339424B1 (ko) 2000-07-19 2000-07-19 디램 셀

Country Status (1)

Country Link
KR (1) KR100339424B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100941610B1 (ko) * 2007-09-05 2010-02-11 (주)선재하이테크 출력전압 조절이 가능한 막대형 이오나이저

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61110397A (ja) * 1984-11-05 1986-05-28 Nec Corp ダイナミツク型半導体メモリ
JPH06119773A (ja) * 1992-10-06 1994-04-28 Hitachi Ltd 半導体メモリ
KR940018974A (ko) * 1993-01-25 1994-08-19 가나이 쯔또무 반도체기억장치(semiconductor memory device)
JPH0945088A (ja) * 1995-07-25 1997-02-14 Matsushita Electron Corp データ記憶装置
US5898609A (en) * 1998-05-29 1999-04-27 Samsung Electronics Co., Ltd. Ferroelectric memory having circuit for discharging pyroelectric charges

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61110397A (ja) * 1984-11-05 1986-05-28 Nec Corp ダイナミツク型半導体メモリ
JPH06119773A (ja) * 1992-10-06 1994-04-28 Hitachi Ltd 半導体メモリ
KR940018974A (ko) * 1993-01-25 1994-08-19 가나이 쯔또무 반도체기억장치(semiconductor memory device)
JPH0945088A (ja) * 1995-07-25 1997-02-14 Matsushita Electron Corp データ記憶装置
US5898609A (en) * 1998-05-29 1999-04-27 Samsung Electronics Co., Ltd. Ferroelectric memory having circuit for discharging pyroelectric charges

Also Published As

Publication number Publication date
KR20020007867A (ko) 2002-01-29

Similar Documents

Publication Publication Date Title
US7345938B2 (en) Semiconductor device
US6477100B2 (en) Semiconductor memory device with over-driving sense amplifier
KR100224960B1 (ko) 반도체 집적 회로 장치(semiconductor integrated circuit device)
US5970007A (en) Semiconductor integrated circuit device
JP3373534B2 (ja) 半導体記憶装置
US5654913A (en) Apparatus and method for extending data retention time of semiconductor storage circuit
US20110079858A1 (en) Semiconductor memory device having a sense amplifier circuit with decreased offset
US20050141309A1 (en) Method and circuit for reducing DRAM refresh power by reducing access transistor sub threshold leakage
US6385117B2 (en) Negative voltage generating circuit with high control responsiveness which can be formed using transistor with low breakdown voltage and semiconductor memory device including the same
JP2000113683A (ja) 半導体装置
JPH10312685A (ja) 半導体記憶装置
US6859386B2 (en) Semiconductor memory device with memory cell having low cell ratio
KR100224959B1 (ko) 다이나믹 랜덤 액세스 메모리
US5666306A (en) Multiplication of storage capacitance in memory cells by using the Miller effect
KR100244837B1 (ko) 기판 전압의 크기를 모드에 따라서 설정할 수 있는 반도체 기억 장치
KR100339424B1 (ko) 디램 셀
KR0154755B1 (ko) 가변플레이트전압 발생회로를 구비하는 반도체 메모리장치
US5768200A (en) Charging a sense amplifier
US6177694B1 (en) Dynamic random access memory device
KR0170694B1 (ko) 반도체 메모리 장치의 센스 증폭기 풀다운 구동회로
JP2851786B2 (ja) 半導体メモリ
EP1026694A1 (en) Improved sense amplifier
KR20040048028A (ko) 리프레시 동작시 전원 안정화 장치 및 방법
KR19990015345A (ko) 긴 리프레쉬간격을 갖는 메모리셀 제어방법
JP3056498B2 (ja) センスアンプ回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080425

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee