KR100338804B1 - Ferroelectric random access memory - Google Patents
Ferroelectric random access memory Download PDFInfo
- Publication number
- KR100338804B1 KR100338804B1 KR1019950044254A KR19950044254A KR100338804B1 KR 100338804 B1 KR100338804 B1 KR 100338804B1 KR 1019950044254 A KR1019950044254 A KR 1019950044254A KR 19950044254 A KR19950044254 A KR 19950044254A KR 100338804 B1 KR100338804 B1 KR 100338804B1
- Authority
- KR
- South Korea
- Prior art keywords
- ferroelectric
- transistor
- random access
- access memory
- electrode
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
- G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/40—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the peripheral circuit region
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Dram (AREA)
Abstract
Description
본 발명은 비파괴 기록/재생 강유전체 랜덤 액세서 메모리(NDWRFRAM, NonDestructive Write and Read Ferroelectric RAM)에 관한 것으로서, 특히 강유전체 캐패시터(Ferroelectric Capacitor)에 의해 유도된 게이트 절연막의 전하를 별도의 경로로 배출하도록 된 비파괴 기록/재생 강유전체 랜덤 액세서 메모리에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to nondestructive write and read ferroelectric random access memory (NDWRFRAM). In particular, the present invention relates to a non-destructive recording in which charge of a gate insulating film induced by a ferroelectric capacitor is discharged through a separate path. / Plays a ferroelectric random accessor memory.
일반적으로 강유전체 캐패시터에 전장(전압)을 인가하면, 제1도에 도시된 바와 같이, 강유전체가 분극되면서 유전 분역(ferroelectric domain)이 형성되고, 일단 유전 분역이 형성되면 전장을 제거하더라도, 제2도에 도시된 바와 같이, 전기적 균형을 유지하기 위하여 분극량 만큼의 전하를 끌어당겨 전극에 머무르게 한다. 이렇게 붙들린 전하를 속박 전하(bound charge)라 한다. 강유전체 캐패시터는 이러한 분극(polarization) 현상을 이용하여 정보를 저장할 수 있는 매체이다.In general, when an electric field (voltage) is applied to the ferroelectric capacitor, as shown in FIG. 1, the ferroelectric is polarized to form a ferroelectric domain, and once the dielectric is formed, the electric field is removed. As shown in FIG. 2, the electric charge is attracted by the polarization amount so as to remain at the electrode in order to maintain the electrical balance. The charge thus held is called bound charge. Ferroelectric capacitors are a medium that can store information using such polarization phenomenon.
이러한 분극 현상을 이용한 강유전체 캐패시터의 기억 상태를 읽는 방법에는, 일정한 신호를 강유전체 캐패시터에 인가하여 분극 상태를 반전(스위칭)시키면서 발생되는 신호를 감지하여 기억 상태를 읽는 파괴적 방법 즉 DRO(Destructrive Read Out) 방법과, 기록시에만 분극 반전(스위칭)이 일어나고 재생(읽기)시에는 분극 반전이 일어나지 않도록 된 비파괴적 방법 즉 NDRO(NonDestructrive Read Out) 방법이 있다. 강유전체 캐패시터에 정보를 기록/재생하기 위하여 반복해서 스위칭하면 분극 상태의 반전으로 인한 피로 현상이 누적되어 강유전체의 분극 상태가 점차 약화되므로, 비파괴적 방법이 메모리의 수명 연장에 유리하다.In the method of reading the memory state of the ferroelectric capacitor using the polarization phenomenon, a destructive read out (DRO) method of reading a memory state by detecting a signal generated while inverting (switching) the polarization state by applying a constant signal to the ferroelectric capacitor There is a non-destructive method, that is, a non-destructive read out (NDRO) method in which polarization inversion (switching) occurs only during recording and no polarization inversion occurs in reproduction (reading). When switching repeatedly to record / reproduce information on the ferroelectric capacitor, fatigue phenomenon due to reversal of the polarization state accumulates and the polarization state of the ferroelectric is gradually weakened, so the non-destructive method is advantageous for extending the life of the memory.
이보다 진보한 비파괴적 읽기와 쓰기(NDWR: nondestructive write and read)의 개념은 본 출원인에 의해 한국 특허 제95014929호(미공개)에 소개한 바 있다. 이 비파괴적 읽기와 쓰기의 개념을 이용한 비파괴 강유전체 메모리(NDFRAM; nondestructive ferroelectric random access memory) 구조가 후속 출원되었으며, 그 개략적인 구조가 제3도 및 제4도에 도시되어 있다. 이 도면에 도시된 바와 같이, 비파괴 강유전체 메모리(NDFRAM)는 MOS 트랜지스터 혹은 박막 트랜지스터(TFT) 상에 강유전체 캐패시터를 적충한 구조로 되어 있어, 트랜지스터의 게이트와 강유전체 캐패시터의 하부 전극이 하나의 전극으로 구성되어 있다(따라서, 실제로는 강유전체 캐패시터의 상부 전극이 MOS 트랜지스터의 게이트의 역할을 한다.). 그 대표적인 예로서, 롬(Rohm)사의 MFMIS(Metal-Ferroelectric- Metal-Insulator-Silicon) 강유전체 메모리 구조에서는 하부 전극(2)이 강유전체(3)와 절연체(4) 사이에 삽입된 관계로 접지된 Si(p-well, 7)층과 상부 전극(1) 사이에 전압을 인가하면 전장은 상부 전극(1)과 Si층(7) 사이에 걸리게 되어 속박 전하가 하부 전극(2)에 형성되지 않고 Si충(7)에 생기게 된다. 이를 유도 전하(induced charge)라 칭하기도 하며, 이러한 유도 전하에 의한 속박 전하를 이용한 읽기가 앞서 설명한 비파괴적 읽기(NDRO)이다.A more advanced concept of nondestructive write and read (NDWR) was introduced by the applicant in Korean Patent No. 95014929 (Unpublished). A nondestructive ferroelectric random access memory (NDFRAM) structure was subsequently filed using this nondestructive read and write concept, the schematic of which is shown in FIGS. 3 and 4. As shown in this figure, a non-destructive ferroelectric memory (NDFRAM) has a structure in which ferroelectric capacitors are stacked on a MOS transistor or a thin film transistor (TFT) so that the gate of the transistor and the lower electrode of the ferroelectric capacitor are composed of one electrode. (So, in practice, the upper electrode of the ferroelectric capacitor serves as the gate of the MOS transistor). As a representative example, in the Rohm Metal-Ferroelectric-Metal-Insulator-Silicon (MFMIS) ferroelectric memory structure, the bottom electrode 2 is grounded in a relationship in which the lower electrode 2 is inserted between the ferroelectric 3 and the insulator 4. When a voltage is applied between the (p-well, 7) layer and the upper electrode 1, the electric field is caught between the upper electrode 1 and the Si layer 7 so that a bond charge is not formed on the lower electrode 2 and the Si is not formed. In the cavities (7). This is sometimes referred to as induced charge, and the read using the bound charge by the induced charge is the non-destructive read (NDRO) described above.
NDFRAM의 구동 방법들은 NDWR의 개념을 이용하는 것으로 충전은 강유전체 캐패시터의 상부 전극(1)에서 트랜지스터의 접지된 Si층(7)쪽으로 행하고, 방전은 강유전체의 하부 전극(2)에 전하를 공급하여 Si층(7)에 유도된 전하들을 사라지게 하는 것이다. 따라서 하부 전극(2)에 방전용의 전하를 공급할 선택 트랜지스터가 필요하게 된다. 통상적으로, Si 기판에 MOS 트랜지스터를 형성한 경우에는 Si 기판이 접지되도록하여 사용한다. 만약, 이러한 기판에 선택 트랜지스터를 만든다면 저장 트랜지스터에 충전할 때 선택 트랜지스터에도 확산층을 통하여 Si 기판 까지 전압이 동시에 걸리게 되므로 확산층의 전하들이 저장 트랜지스터의 아래 Si층으로 이동하여 속박 전하를 형성할 우려가 있다. 이와 같이 선택 트랜지스터에 인가되는 전압에 의해 Si층에 전하가 유도되면 메모리로서의 기능이 상실된다. 그래서 선택 트랜지스터를 플로팅(floating) 시켜야 한다. MOS 트랜지스터를 플로팅시키는 방식도 있으나 이러한 방식은 구현하기가 어렵다.The driving methods of NDFRAM use the concept of NDWR. The charging is performed from the upper electrode 1 of the ferroelectric capacitor toward the grounded Si layer 7 of the transistor, and the discharge is supplied to the lower electrode 2 of the ferroelectric by supplying charge to the Si layer. The charges induced in (7) disappear. Therefore, a selection transistor for supplying charge for discharging to the lower electrode 2 is required. In general, when a MOS transistor is formed on a Si substrate, the Si substrate is grounded and used. If a selection transistor is made in such a substrate, when the storage transistor is charged, voltage is simultaneously applied to the selection transistor through the diffusion layer to the Si substrate, so that the charges of the diffusion layer may move to the Si layer below the storage transistor to form a bond charge. have. Thus, when charge is induced in the Si layer by the voltage applied to the selection transistor, the function as the memory is lost. So we need to float the select transistor. There are also ways to float MOS transistors, but this is difficult to implement.
본 발명은 상기와 같은 문제점을 개선하고자 창안된 것으로, 선택 트랜지스터에 의한 Si 기판에서의 속박 전하 형성을 방지하기 위한 플로팅을 용이하게 실현할 수 있는 구조의 강유전체 랜덤 액세서 메모리를 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object thereof is to provide a ferroelectric random access memory having a structure that can easily realize floating for preventing the formation of a bond charge on a Si substrate by a selection transistor.
상기와 같은 목적을 달성하기 위하여 본 발명에 따른 랜덤 액세서 메모리는,In order to achieve the above object, the random access memory according to the present invention,
강유전체 캐패시터, 이 강유전체 캐패시터의 상부 전극을 게이트 전극으로 하는 저장 트랜지스터 및 선택 트랜지스터를 구비한 메모리 단위 소자들과 이 메모리 단위 소자들을 전기적으로 연결하는 워드 라인 및 비트 라인을 구비한 강유전체 랜덤 액세서 메모리에 있어서,A ferroelectric random access memory having a ferroelectric capacitor, memory unit elements including a storage transistor and a selection transistor having the upper electrode of the ferroelectric capacitor as a gate electrode, and a word line and a bit line electrically connecting the memory unit elements. ,
상기 강유전체 캐패시터의 상부 전극이 상기 저장 트랜지스터의 게이트 역할을 하도록 상기 강유전체 캐패시터의 하부 전극을 상지 저장 트랜지스터의 게이트 전극부와 일체형으로 형성하고, 상기 저장 트랜지스터의 방전을 목적으로 상기 선택 트랜지스터의 소스 전극을 상기 캐패시터의 하부 전극에 접속하되, 방전시에는 상기 강유전체 캐패시터의 하부 전극에 선택적으로 전하를 공급하여 방전시키고, 충전시에는 속박 전하가 상기 강유전체 캐패시터의 하부 전극에 형성되지 않도록 접속한 것을 특징으로 한다.The lower electrode of the ferroelectric capacitor is integrally formed with the gate electrode of the upper storage transistor so that the upper electrode of the ferroelectric capacitor serves as a gate of the storage transistor, and the source electrode of the selection transistor is formed for the purpose of discharging the storage transistor. It is connected to the lower electrode of the capacitor, and during discharge, by selectively supplying charge to the lower electrode of the ferroelectric capacitor to discharge, characterized in that connected charge so that the bond charge is not formed on the lower electrode of the ferroelectric capacitor. .
본 발명에 있어서, 상기 선택 트랜지스터는 상기 저장 트랜지스터의 기판 상에 절연층을 형성하고, 이 절연층 상에 Si을 증착하여 소스, 드레인 및 게이트를 형성한 박막 트랜지스터를 구비함으로써, 상기 저장 트랜지스터의 기판으로부터 플로팅된 것이 바람직하며,In the present invention, the selection transistor includes a thin film transistor in which an insulating layer is formed on a substrate of the storage transistor and a source, a drain, and a gate are formed by depositing Si on the insulating layer. Preferably floated from
상기 저장 트랜지스트와 선택 트랜지스터를 구비하여 된 상기 강유전체 랜덤액세서 메모리의 단위 소자들을 배열함에 있어서,Arranging unit elements of the ferroelectric random access memory having the storage transistor and the selection transistor,
상기 인접 단위 소자들의 선택 트랜지스터들은 칩의 소형화를 위하여 확산층을 공유하는 박막 트랜지스터의 쌍으로 형성된 것이 바람직하며,The selection transistors of the adjacent unit elements are preferably formed as a pair of thin film transistors sharing a diffusion layer for miniaturization of the chip,
상기 선택 트랜지스터용의 박막 트랜지스터의 쌍은 공유되는 드레인이 공통 비트 라인으로 접속된 것이 바람직하다.In the pair of thin film transistors for the selection transistor, the shared drain is preferably connected by a common bit line.
이하 첨부된 도면을 참조하면서 본 발명에 따른 강유전체 랜덤 액세서 메모리의 실시예를 상세히 설명한다.Hereinafter, an embodiment of a ferroelectric random access memory according to the present invention will be described in detail with reference to the accompanying drawings.
제5도는 본 발명에 따른 비파괴 강유전체 랜덤 액세서 메모리(NDFRAM)의 절개 평면도이다. 이 도면에 도시된 바와 같이, 비파괴 강유전체 랜덤 액세서 메모리의 단위 소자는 각각 하나씩의 저장 트랜지스터(MOS FET) 및 선택 트랜지스터(MOS FET 혹은 TFT)를 구비하며, 상부 전극(11) 및 하부 전극(12) 사이에 유전 물질로 강유전체(13)가 채워진 하나의 강유전체 캐패시터(11, 12, 13)를 구비한다. 이 때에 상기 강유전체 캐패시터(11, 12, 13)의 하부 전극(12)은, 제6도에 도시된 바와 같이, 저장 트랜지스터의 게이트 전극부에 일체형으로 형성되므로, 실질적으로 강유전체 캐패시터의 상부 전극(11)이 저장 트랜지스터의 게이트 역할을 담당하게 되는 플로팅 게이트(floating gate)가 된다. 따라서, 각 단위 메모리 소자들의 저장 트랜지스터와 강유전체 캐패시터가 전극을 각각에 필요한 전극으로서 공유하게 되며, 동시에 이 단위 메모리 소자들의 공유 전극(강유전체 캐패시터의 하부 전극(13)들은, 제5도 및 제7도에 도시된 바와 같이, 선택 트랜지스터의 소스(21a)와 금속 박막(20a, 2Ob)으로 접속된다. 이는, 저장 트랜지스터에 충전된 전하를 선택적으로 방전시키기 위한 것으로, 강유전체 캐패시터의 하부 전극에 선택적으로 전하를 공급하여 방전시킨다. 또한, 충전시에는 속박 전하가 상기 강유전체 캐패시터의 하부 전극에 형성되지 않도록, 제6도에 도시된 바와 같이, 선택 트랜지스트를 저장 트랜지스터의 기판으로부터 플로팅시킨다. 즉, 선택 트랜지스터는 저장 트랜지스터의 기판(24)으로부터 플로팅시키기 위하여 저장 트랜지스터의 기판(24) 상에 절연층(23)을 형성하고, 이 절연층(23)상에 Si을 증착한 Si층(25)을 형성하여 소스(21a,2lb), 공통 드레인(22) 및 게이트(18a, 18b)를 형성한다. 여기서, 저장 트랜지스터와 선택 트랜지스터를 구비하여 된 본 발명의 강유전체 랜덤 액세서 메모리의 단위 소자들을 배열함에 있어서, 인접 단위 소자들의 선택 트랜지스터들은 칩의 소형화를 위하여 확산층(소스 및 드레인 형성을 위하여 불순물을 확산시키는 층)을 공유하는 박막 트랜지스터의 쌍으로 형성한다.5 is a cutaway plan view of a non-destructive ferroelectric random access memory (NDFRAM) according to the present invention. As shown in the figure, the unit elements of the non-destructive ferroelectric random access memory each have one storage transistor (MOS FET) and a selection transistor (MOS FET or TFT), and the upper electrode 11 and the lower electrode 12 One ferroelectric capacitor 11, 12, 13 filled with a ferroelectric 13 with a dielectric material therebetween. At this time, since the lower electrode 12 of the ferroelectric capacitors 11, 12, 13 is formed integrally with the gate electrode portion of the storage transistor, as shown in FIG. 6, the upper electrode 11 of the ferroelectric capacitor is substantially ) Becomes a floating gate that serves as a gate of the storage transistor. Therefore, the storage transistors and ferroelectric capacitors of the unit memory elements share the electrodes as necessary electrodes, respectively, and at the same time, the shared electrodes of the unit memory elements (the lower electrodes 13 of the ferroelectric capacitors are shown in FIGS. 5 and 7). A source 21a of the select transistor is connected to the metal thin films 20a and 20b, as shown in Fig. 2. This selectively discharges the charge charged in the storage transistor, and selectively charges the lower electrode of the ferroelectric capacitor. In addition, during charging, the select transistor is floated from the substrate of the storage transistor, as shown in Fig. 6, so that the bond charge is not formed on the lower electrode of the ferroelectric capacitor. Of the storage transistor to float from the substrate 24 of the storage transistor. An insulating layer 23 is formed on the plate 24, and a Si layer 25 in which Si is deposited is formed on the insulating layer 23 to form a source 21a, 2lb, a common drain 22 and a gate ( 18a and 18b, wherein, in arranging the unit elements of the ferroelectric random access memory of the present invention having a storage transistor and a selection transistor, the selection transistors of adjacent unit elements may be formed using a diffusion layer (source and source) for miniaturization of a chip. A layer in which impurities are diffused to form a drain).
그리고, 선택 트랜지스터용의 박막 트랜지스터의 쌍은 공유되는 드레인이 공통 비트 라인으로 접속되게 한다.The pair of thin film transistors for the selection transistors allows the shared drain to be connected to a common bit line.
이상과 같이 구성된 강유전체 랜덤 액세서 메모리자의 동작을 제8도를 참조하여 살펴보면 다음과 같다.The operation of the ferroelectric random access memory device configured as described above will be described with reference to FIG.
제8도는 NMOS에 집적된 제5도의 강유전체 랜덤 액세서 메모리의 등가 회로도로서, 이 도면에 도시된 바와 같이, 저장 트랜지스터의 상부에 위치한 강유전체 캐패시터의 상부 전극(11)들은 선택 트랜지스터(TFT)의 소스(21b)와 접속되어 워드 라인으로 사용되는데, 이 워드 라인의 신호에 의해 저장 트랜지스터가 "온"으로의 "쓰기"가 이루어진다. 또한 강유전체 캐패시터의 하부 전극(12)은 선택 트랜지스터의 소스(21a)와 접속되어, 이 선랙 트랜지스터가 저장 트랜지스터를 선택하여 방전을 야기시킴으로써 (방전용의 전하를 주입함으로써), 저장 트랜지스터에 "오프"로의 "쓰기"가 이루어진다. 즉, 선택 트랜지스터의 공통 비트 라인(17)에서 강유전체 캐패시터의 하부 전극으로 양의 전하가 공급되면서 P-well에 형성된 유도 전하가 사라지게되어 "오프"상태를 나타내게 된다.FIG. 8 is an equivalent circuit diagram of the ferroelectric random access memory of FIG. 5 integrated in the NMOS, and as shown in the figure, the upper electrodes 11 of the ferroelectric capacitor located on the top of the storage transistor are connected to the source of the selection transistor TFT. 21b), which is used as a word line, and the storage transistor is " write " In addition, the lower electrode 12 of the ferroelectric capacitor is connected to the source 21a of the selection transistor so that the sun-rack transistor selects the storage transistor to cause discharge (by injecting charge for discharge), thereby "off" the storage transistor. The "write" to the is done. In other words, while the positive charge is supplied from the common bit line 17 of the select transistor to the lower electrode of the ferroelectric capacitor, the induced charge formed in the P-well disappears to show an "off" state.
그리고, PMOS에 상기 NDFRAM을 집적하여 작동할 때에는 작동 전압으로 양전압 대신 음전압을 가한다. 이상과 같이, "온"과 "오프"로 구분되는 논리적 정보의 기록을 위한 강유전체 랜덤 액세서 메모리의 동작을 설명하였다. 논리적 정보의 재생(읽기)은 기존의 NDRO 방식과 사실상 동일하므로 논리적 정보의 재생에 대한 더 이상의 설명은 하지 않는다.When the NDFRAM is integrated into a PMOS, a negative voltage is applied instead of a positive voltage as an operating voltage. As described above, the operation of the ferroelectric random accessor memory for recording logical information divided into "on" and "off" has been described. The reproduction (reading) of the logical information is substantially the same as the existing NDRO method, so no further description of the reproduction of the logical information is given.
이상 설명한 바와 같이, 본 발명에 따른 비파괴 강유전체 랜덤 액세서 메모리는 저장 트랜지스터 및 저장 트랜지스터의 Si 층에 유도된 전하를 방전시켜주기 위한 선택 트랜지스터를 구비하고, 인접한 단위 소자들의 선택 트랜지스터들을 하나의 필드 악사이드 상에 형성하여 그 드레인을 공유로하여 공통 비트 라인들로 연결하고, 저장 트랜지스터의 상부 전극을 제1선택 트랜지스터의 소스에 연결하여, 강유전체 캐패시터의 상부 전극 즉 저장 트랜지스터의 게이트에 신호 전압을 인가함으로써 강유전체의 분극 현상에 의한 속박 전하를 저장 트랜지스터의 Si층에 유도하여 기록하고, 강유전체 캐패시터의 하부 전극에 제2선택 트랜지스터의 소스를 연결하여 전하를 주입하여 줌으로써, 저장 트랜지스터의 Si층에 유도된 속박 전하를 방전시키는 방식으로 비파괴적 "오프" 쓰기를 행하므로 리프레쉬 없이 정보를저장할 수 있을 뿐 만 아니라 칩의 사이즈를 작게할 수 있는 장점이 있다.As described above, the non-destructive ferroelectric random access memory according to the present invention includes a storage transistor and a selection transistor for discharging the charge induced in the Si layer of the storage transistor, and the selection transistors of adjacent unit elements are connected to one field aside. Formed on and connected to common bit lines with their drains shared, and by connecting the upper electrode of the storage transistor to the source of the first selection transistor, applying a signal voltage to the upper electrode of the ferroelectric capacitor, i.e., the gate of the storage transistor. Bonding charges due to the polarization of the ferroelectric is induced and recorded in the Si layer of the storage transistor, and the charge is injected by connecting the source of the second selection transistor to the lower electrode of the ferroelectric capacitor, thereby inducing the bond in the Si layer of the storage transistor. To discharge the charge Since performing non-destructive "off" letter it has the advantage that you can reduce the size of the chip, as well as be able to store information without refreshing.
제1도는 강유전체 캐패시터에 전장을 걸어줄 때 자유 전하에 의해 강유전체에 생성된 유전 분역(誘電 分域; ferroelectric domain)에 대한 설명도.1 is an explanatory diagram of a ferroelectric domain generated in a ferroelectric by a free charge when an electric field is applied to a ferroelectric capacitor.
제2도는 제1도의 강유전체 캐패시터에 전장을 제거했을 때 자유 전하에 의해 강유전체에 생성된 유전 분역(誘電 分域; ferroelectric domain)의 극성과 전기적 균형 유지를 위한 속박 전하에 대한 설명도,FIG. 2 is an explanatory diagram of the binding charge for maintaining the polarity and electrical balance of the ferroelectric domain generated in the ferroelectric by free charge when the electric field is removed from the ferroelectric capacitor of FIG.
제3도 및 제4도는 NMOS에 강유전체 캐패시터가 집적된 랜덤 액세서 메모리(NDFRAM) 단위 소자의 비파괴적 쓰기/읽기(NDWR; nondestructive write and read) 작동 원리도로서,3 and 4 are non-destructive write and read (NDWR) operating principle diagrams of a random access memory (NDFRAM) unit device in which ferroelectric capacitors are integrated in an NMOS.
제3도는 강유전체 랜덤 액세서 메모리 단위 소자가 "온"인 경우의 작동 원리도,3 is an operating principle diagram when the ferroelectric random access memory unit device is "on".
제4도는 강유전체 랜덤 액세서 메모리 단위 소자가 "오프"인 경우의 작동 원리도,4 is a working principle diagram when the ferroelectric random access memory unit device is " off "
제5도는 본 발명에 따른 비파괴 강유전체 랜덤 액세서 메모리의 절개 평면도,5 is a cutaway plan view of a non-destructive ferroelectric random access memory according to the present invention;
제6도는 제5도의 A-A' 라인을 따라 절개한 수직 단면도,6 is a vertical cross-sectional view taken along the line AA ′ of FIG. 5,
제7도는 제5도의 B-B' 라인을 따라 절개한 수직 단면도,7 is a vertical cross-sectional view taken along the line B-B 'of FIG.
그리고 제8도는 제5도의 강유전체 랜덤 액세서 메모리의 등가 회로도이다.8 is an equivalent circuit diagram of the ferroelectric random access memory of FIG.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1. 상부 전극 2. 하부 전극1. Upper electrode 2. Lower electrode
3. 강유전체 4. 게이트 절연막3. Ferroelectric 4. Gate insulating film
11. 상부 전극 12. 하부 전극11. Upper electrode 12. Lower electrode
13. 강유전체 14. 게이트 절연막13. Ferroelectric 14. Gate insulating film
15. 소스 16. 드레인15. Source 16. Drain
17. 공통 비트 라인 18a, 18b. 제1 및 제2게이트(워드 라인 )17. Common bit lines 18a, 18b. First and second gates (word lines)
19. 선택 트랜지스터 게이트 20a. 제1금속 배선19. Select transistor gate 20a. First metal wiring
20b. 제2금속 배선20b. Second metal wiring
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950044254A KR100338804B1 (en) | 1995-11-28 | 1995-11-28 | Ferroelectric random access memory |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950044254A KR100338804B1 (en) | 1995-11-28 | 1995-11-28 | Ferroelectric random access memory |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970029775A KR970029775A (en) | 1997-06-26 |
| KR100338804B1 true KR100338804B1 (en) | 2002-11-30 |
Family
ID=37480137
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950044254A KR100338804B1 (en) | 1995-11-28 | 1995-11-28 | Ferroelectric random access memory |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100338804B1 (en) |
-
1995
- 1995-11-28 KR KR1019950044254A patent/KR100338804B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970029775A (en) | 1997-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5978253A (en) | Methods of operating integrated circuit memory devices having nonvolatile single transistor unit cells therein | |
| JP4047531B2 (en) | Ferroelectric memory device | |
| US4336603A (en) | Three terminal electrically erasable programmable read only memory | |
| US5615144A (en) | Non-volatile ferroelectric memory device with leakage preventing function | |
| US20030235067A1 (en) | Ferroelectric non-volatile memory device, and driving method thereof | |
| JP3307928B2 (en) | Memory cell device and operation method thereof | |
| EP1782427A1 (en) | Integrated dram-nvram multi-level memory | |
| KR20000077182A (en) | Ferroelectric non-volatile memory device | |
| EP1096502B1 (en) | Nonvolatile memory and its driving method | |
| JPH11177036A (en) | Semiconductor storage | |
| US3838405A (en) | Non-volatile diode cross point memory array | |
| TW548652B (en) | Ferro-electric memory-arrangement | |
| KR100413805B1 (en) | Matrix-type multi-numeration ferroelectric random access memory using leakage current | |
| EP0055803B1 (en) | Semiconductor memory | |
| KR100338804B1 (en) | Ferroelectric random access memory | |
| KR100328743B1 (en) | Ferroelectric dynamic random access memory | |
| KR900015336A (en) | Nonvolatile Memory Cells and Their Methods | |
| US5291436A (en) | Ferroelectric memory with multiple-value storage states | |
| KR20040028738A (en) | Ferroelectric memory and operating method therefor | |
| KR100355379B1 (en) | Ferroelectric memory device and driving method thereof | |
| KR100327478B1 (en) | Ferroelectric random access memory device and driving method thereof | |
| JPS5960794A (en) | Dynamic semiconductor storage device | |
| KR100269209B1 (en) | A nondestructive read out tft ferroelectric random access memory and an operating method thereof | |
| KR20010038789A (en) | Nondestructive read-out Ferroelectric random access memory using CMOS and Driving method thereof | |
| KR100322742B1 (en) | A nondestructive read-out CMOS transistor ferroelectric memory and an operating method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100429 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |