KR100327478B1 - Ferroelectric random access memory device and driving method thereof - Google Patents

Ferroelectric random access memory device and driving method thereof Download PDF

Info

Publication number
KR100327478B1
KR100327478B1 KR1019950032499A KR19950032499A KR100327478B1 KR 100327478 B1 KR100327478 B1 KR 100327478B1 KR 1019950032499 A KR1019950032499 A KR 1019950032499A KR 19950032499 A KR19950032499 A KR 19950032499A KR 100327478 B1 KR100327478 B1 KR 100327478B1
Authority
KR
South Korea
Prior art keywords
transistor
ferroelectric
storage transistor
selection transistor
gate
Prior art date
Application number
KR1019950032499A
Other languages
Korean (ko)
Other versions
KR970018541A (en
Inventor
유인경
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019950032499A priority Critical patent/KR100327478B1/en
Publication of KR970018541A publication Critical patent/KR970018541A/en
Application granted granted Critical
Publication of KR100327478B1 publication Critical patent/KR100327478B1/en

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region

Landscapes

  • Dram (AREA)
  • Semiconductor Memories (AREA)

Abstract

PURPOSE: A ferroelectric random access memory device is provided to eliminate fatigue of a ferroelectric layer by exhausting the charges of a gate insulation layer induced by a ferroelectric capacitor through a separate path. CONSTITUTION: Memory unit devices include a storage transistor and a select transistor that uses an electrode of the ferroelectric capacitor as a gate. A word line electrically connects the memory unit devices. The ferroelectric random access memory has the ferroelectric capacitor, the memory unit devices and the word line. The gate of the storage transistor is connected to the source of the select transistor to discharge the storage transistor.

Description

강유전체 랜덤 엑세스 메모리 및 그 구동 방법Ferroelectric Random Access Memory and Its Driving Method

본 발명은 비파괴 기록/재생 강유전체 랜덤 액세스 메모리(NDWRFRAM, NonDestructive Write and Read Ferroelectric RAM)에 관한 것으로서, 특히 강유전체 캐패시터(Ferroelectric Capacitor)에 의해 유도된 게이트 절연막의 전하를 별도의 경로로 배출하도록 된 비파괴 기록/재생 강유전체 랜덤 액세서 메모리에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to nondestructive write and read ferroelectric random access memory (NDWRFRAM). In particular, the present invention relates to a non-destructive recording in which charge of a gate insulating film induced by a ferroelectric capacitor is discharged through a separate path. / Plays a ferroelectric random accessor memory.

일반적인 강유전체 캐패시터는 분극(polarization) 현상을 이용하여 정보를 저장하는 매체이다. 이러한 강유전체의 분극을 이용한 메모리에서 기억 상태를 읽는 방법에는, 일정한 신호를 강유전체 캐패시터에 인가하여 분극 상태를 반전(스위칭)시키면서 발생되는 신호를 감지하여 기억 상태를 읽는 파괴적 방법 즉 DRO(Destructrive Read Out) 방법과, 기록시에만 분극 반전(스위칭)이 일어나고 재생(읽기)시에는 분극 반전이 일어나지 않도록 된 비파괴적 방법 즉 NDRO(NonDestructrive Read Out)방법이 있다. 강유전체 캐패시터에 정보를 기록/재생하기 위하여 반복해서 스위칭하면 분극 상태의 반전으로 인한 피로 현상이 누적되어 강유전체의 분극 상태가 점차 약화되므로, 비파괴적 방법이 메모리의 수명 연장에 유리하다. 램트론(Ramtron)의 1T-1C FRAM의 설계 방식은 파괴적 방법의 대표적 사례이고, 래디언트 테크놀러지(Radiant Technologies)사의 SFRAM이나 롬(Rohm)사의 MFMIS(1T)의 설계 방식은 비파괴적 방법의 대표적 사례이다. 그러나 상기와 같은 방법들도 메모리 소자에 기록할 경우에는 쓰기 스위칭을 반드시 시행해야 하므로 강유전체의 피로 현상 문제를 완벽하게 해결할 수 있는 것은 아니다.A common ferroelectric capacitor is a medium for storing information by using polarization. In the method of reading the memory state in the memory using the polarization of the ferroelectric, a destructive read out (DRO) method of reading a memory state by detecting a signal generated while inverting (switching) the polarization state by applying a constant signal to the ferroelectric capacitor. There is a non-destructive method, that is, a non-destructive read out (NDRO) method in which polarization inversion (switching) occurs only during recording and no polarization inversion occurs in reproduction (reading). When switching repeatedly to record / reproduce information on the ferroelectric capacitor, fatigue phenomenon due to reversal of the polarization state accumulates and the polarization state of the ferroelectric is gradually weakened, so the non-destructive method is advantageous for extending the life of the memory. Ramtron's design method of 1T-1C FRAM is a representative example of destructive methods, and the design method of SFRAM from Radiant Technologies or MFMIS (1T) from Rohm is a representative example of non-destructive methods. to be. However, the above methods do not completely solve the fatigue problem of ferroelectrics because write switching must be performed when writing to a memory device.

본 발명은 상기와 같은 문제점을 개선하고자 창안된 것으로, 강유전체의 피로 현상을 방지하여 수명을 최대한 연장할 수 있는 강유전체 랜덤 액세서 메모리를 제공하는데 그 목적이 있다.The present invention was devised to improve the above problems, and an object thereof is to provide a ferroelectric random accessor memory which can prolong life by preventing fatigue of the ferroelectric.

상기와 같은 목적을 달성하기 위하여 본 발명에 따른 랜덤 액세서 메모리는,In order to achieve the above object, the random access memory according to the present invention,

강유전체 캐패시터, 이 강유전체 캐패시터의 일 전극을 게이트로 하는 저장 트랜지스터 및 선택 트랜지스터를 구비한 메모리 단위 소자들과 이 메모리 단위 소자들을 전기적으로 연결하는 워드 라인을 구비한 강유전체 랜덤 액세서 메모리에 있어서,A ferroelectric random access memory having a ferroelectric capacitor, memory unit elements having a storage transistor and a selection transistor gated on one electrode of the ferroelectric capacitor, and a word line electrically connecting the memory unit elements, the ferroelectric random access memory comprising:

상기 저장 트랜지스터의 방전을 목적으로 상기 저장 트랜지스터의 게이트를 상기 선택 트랜지스터의 소스와 접속한 것을 특징으로 한다.A gate of the storage transistor is connected to a source of the selection transistor for the purpose of discharging the storage transistor.

본 발명에 있어서, 상기 메모리 단위 소자들의 저장 트랜지스터 및 선택 트랜지스터를 상기 워드 라인들과 교차하는 제1방향으로 배치하여 상기 두 트랜지스터의 소스 및 드레인들이 상기 제1방향으로 일직선을 이루도록 하거나, 상기 메모리 단위 소자들의 저장 트랜지스터 및 선택 트랜지스터를 상기 워드 라인들과 평행한 제2방향으로 배치하여 상기 두 트랜지스터의 소스 및 드레인들이 각각 제2방향으로 일직선을 이루도록 하되, 상기 단위 메모리 소자의 저장 트랜지스트와 선택 트랜지스터를 상기 제1방향으로 배치하는 경우 상기 강유전체 캐패시터의 하부 전극 물질과 상기 선택 트랜지스터의 게이트 물질을 동일한 물질로 형성하고, 상기 단위 메모리 소자의 저장 트랜지스트와 선택 트랜지스터를 상기 제2방향으로 배치하는 경우 상기 강유전체 캐패시터의 상부 전극 물질과 상기 선택 트랜지스터의 워드 라인 물질을 동일한 물질로 형성한 것이 바람직하다.In an embodiment, the storage transistor and the selection transistor of the memory unit elements may be disposed in a first direction crossing the word lines so that the source and drain of the two transistors are aligned in the first direction, or the memory unit The storage transistor and the select transistor of the devices are disposed in a second direction parallel to the word lines so that the source and drain of the two transistors are aligned in a second direction, respectively, but the storage transistor and the selection transistor of the unit memory device are aligned. Is formed in the first direction, the lower electrode material of the ferroelectric capacitor and the gate material of the selection transistor are formed of the same material, and the storage transistor and the selection transistor of the unit memory device are arranged in the second direction. The ferroelectric It is preferable that the material forming the upper electrode and a word line material of the selection transistor of the capacitor of the same material.

또한, 상기 저장 트랜지스터의 방전을 목적으로 상기 저장 트랜지스터의 게이트를 상기 선택 트랜지스터의 드레인과 접속한 것도 바람직하며,It is also preferable to connect the gate of the storage transistor with the drain of the selection transistor for the purpose of discharging the storage transistor.

상기 메모리 단위 소자들의 저장 트랜지스터 및 선택 트랜지스터를 상기 워드 라인들과 교차하는 제1방향으로 배치하여 상기 두 트랜지스터의 소스 및 드레인들이 상기 제1방향으로 일직선을 이루도록 하거나, 상기 메모리 단위 소자들의 저장 트랜지스터 및 선택 트랜지스터를 상기 워드 라인들과 평행한 제2방향으로 배치하여 상기 두 트랜지스터의 소스 및 드레인들이 각각 제2방향으로 일직선을 이루도록 하되, 상기 단위 메모리 소자의 저장 트랜지스터와 선택 트랜지스터를 상기 제1방향으로 배치하는 경우 상기 강유전체 캐패시터의 하부 전극 물질과 상기 선택 트랜지스터의 게이트 물질을 동일한 물질로 형성하며, 상기 단위 메모리 소자의 저장트랜지스트와 선택 트랜지스터를 상기 제2방향으로 배치하는 경우 상기 강유전체 캐패시터의 상부 전극 물질과 상기 선택 트랜지스터의 워드 라인 물질을 동일한 물질로 형성한 것이 바람직하다.The storage transistor and the selection transistor of the memory unit elements are disposed in a first direction crossing the word lines so that the source and drain of the two transistors are aligned in the first direction, or the storage transistor of the memory unit elements and Select transistors are arranged in a second direction parallel to the word lines such that the source and drain of the two transistors are aligned in a second direction, respectively, wherein the storage transistor and the select transistor of the unit memory device are aligned in the first direction. When the lower electrode material of the ferroelectric capacitor and the gate material of the selection transistor are formed of the same material, and when the storage transistor and the selection transistor of the unit memory device are disposed in the second direction, the upper portion of the ferroelectric capacitor A polar material and a word line material of the selection transistor is preferably formed of the same material.

이하 첨부된 도면을 참조하면서 본 발명에 따른 강유전체 메모리 소자와 그 구동 방법의 실시예를 상세히 설명한다.Hereinafter, an embodiment of a ferroelectric memory device and a driving method thereof according to the present invention will be described in detail with reference to the accompanying drawings.

제1도는 본 발명에 따른 비파괴적 강유전체 랜덤 액세스 메모리(NDFRAM) 단위 소자의 등가 회로도이다. 이 도면에 도시된 바와 같이, 비파괴 강유전체 랜덤 액세서 메모리의 단위 소자는 각각 하나씩의 저장 트랜지스터(FET) 및 선택 트랜지스터(FET)를 구비하며, 상부 전극(1) 및 하부 전극(2) 사이에 유전 물질로 강유전체(3)가 채워진 하나의 강유전체 캐패시터(1,2,3)를 구비한다. 이 때에 상기 강유전체 캐패시터(1,2,3)의 하부 전극의 기능은 상기 저장 트랜지스터의 게이트(2)이 담당하게 됨으로써, 종래 강유전체 메모리 소자의 구조에서와 같이, 트랜지스터와 캐패시터가 상기 게이트를 각각에 필요한 전극으로서 공유하게 되며, 동시에 상기 선택 트랜지스터(FET)의 소스(7'; 혹은 드레인)과 접속된다.1 is an equivalent circuit diagram of a non-destructive ferroelectric random access memory (NDFRAM) unit device according to the present invention. As shown in this figure, the unit elements of the non-destructive ferroelectric random access memory each have one storage transistor (FET) and a selection transistor (FET), and a dielectric material between the upper electrode 1 and the lower electrode 2. One ferroelectric capacitor (1, 2, 3) filled with the ferroelectric (3). At this time, the function of the lower electrode of the ferroelectric capacitors (1, 2, 3) is assumed to be the gate (2) of the storage transistor, so that as in the structure of the conventional ferroelectric memory element, the transistor and the capacitor to each of the gate It is shared as a required electrode and is simultaneously connected to the source 7 '(or drain) of the selection transistor (FET).

이상과 같이 구성된 강유전체 랜덤 액세서 메모리 단위 소자의 수직 단면도 및 그 동작을 제2도 및 제3도를 참조하여 살펴보면 다음과 같다.The vertical cross-sectional view of the ferroelectric random access memory unit device and the operation thereof constructed as described above will be described with reference to FIGS. 2 and 3.

제2도 및 제3도는 NMOS에 집적된 제1도의 강유전체 랜덤 억세스 메모리 단위 소자의 수직 단면도로서, 이 도면에 도시된 바와 같이, 저장 트랜지스터의 상부에 위치한 강유전체 캐패시터의 상부 전극(1)들은 서로 접속되어 워드 라인으로 사용되는데, 이 워드 라인의 신호에 의해 저장 트랜지스터가 "온"으로의 "쓰기"가 이루어진다. 또한 강유전체 캐패시터의 하부 전극(2; 저장 트랜지스터의 게이트)은 선택 트랜지스터(4', 5a, 7', 8')의 소스(7'; 혹은 드레인)와 접속되어, 이 선택 트랜지스터가 저장 트랜지스터를 선택하여 방전을 야기시킴으로써, 저장 트랜지스터에 "오프"로의 "쓰기"가 이루어진다.2 and 3 are vertical cross-sectional views of the ferroelectric random access memory unit device of FIG. 1 integrated in an NMOS, and as shown in this figure, the upper electrodes 1 of the ferroelectric capacitor located on top of the storage transistor are connected to each other. It is used as a word line, and the storage transistor is " written " by the signal of the word line. The lower electrode 2 (gate of the storage transistor) of the ferroelectric capacitor is also connected to the source 7 '(or drain) of the selection transistors 4', 5a, 7 ', and 8' so that the selection transistor selects the storage transistor. By causing a discharge, "write" to "off" is made to the storage transistor.

좀 더 상세히 설명하면, 저장 트랜지스터에 "온"상태로 쓰기를 할 때에는, 제2도에 도시된 바와 같이, 강유전체 캐패시터의 상부 전극(1)에 양의 전압을 가하여 저장 트랜지스터의 산화 절연막(4, gate oxide)에 전하가 유도되도록 한다. 이 유도된 전하는 n-채널 공핍(depletion)모드를 나타내면서 저장 트랜지스터는 "온"상태가 된다. 저장 트랜지에 "오프"로의 "쓰기"를 할 때에는, 제3도에 도시된 바와 같이, 선택 트랜지스터의 게이트(5a)에 양의 전압 VW을 인가하면서 선택 트랜지스터의 비트 라인(8')에 양의 전압 VD를 인가하면 저장 트랜지스터의 게이트(2, 강유전체 캐패시터의 하부 전극)에서 선택 트랜지스터의 비트 라인(8')으로 전하(9)가 방출되면서(혹은 선택 트랜지스터의 비트 라인에서 저장 트랜지스터의 게이트로 양의 전하가 공급되면서) 유도 전하가 사라지게 되어 "오프"상태를 나타내게 된다. "온", "오프"는 각각 "1", "0" 혹은 "0", "1"로 각각 명명할 수도 있다. 여기서, 강유전체는 0 볼트 상태에서도 분극이 잔류하기 때문에 낮은 전압으로도 다시 게이트 절연층에 전하를 유도 즉, 논리적으로 "온"상태를 만들수 있게 된다. 즉, 강유전체의 분극 반전이 일어나지 않은 상태에서 "온"과 "오프"의 논리적 정보의 기입할 수 있게 된다. 이와같이 분극 반전이 없는 상태에서 정보의 기입이 되면, 종래강유전체 캐패시터에서 문제가 되었던 강유전체막의 피로현상을 방지할 수 있다. 또한 전술한 바와 같이 정보의 기입이 반복되는 동안에도 잔류분극이 계속 존재하기 때문에 낮은 전압으로도 정보의 기록이 가능하게 된다. 또한 한쪽방향으로만 강유전체막을 분극시키기 때문에 기존의 메모리 소자 처럼 장시간 리프레쉬할 필요도 없고, 또한 전류누설, 파괴(breakdown) 등의 문제를 현저히 등을 줄일수 있게 된다.In more detail, when writing to the storage transistor in the "on" state, as shown in FIG. 2, a positive voltage is applied to the upper electrode 1 of the ferroelectric capacitor so that the oxide insulating film 4, charge is induced in the gate oxide. This induced charge exhibits an n-channel depletion mode while the storage transistor is turned on. When " write " to " off " the storage transistor, as shown in FIG. 3, a positive voltage V W is applied to the gate 5a of the selection transistor while a positive voltage is applied to the bit line 8 'of the selection transistor. When voltage V D is applied, charge 9 is released from the storage transistor's gate 2 (the lower electrode of the ferroelectric capacitor) to the bit line 8 'of the selection transistor (or the gate of the storage transistor at the bit line of the selection transistor). As the positive charge is supplied, the induced charge disappears, indicating an "off" state. "On" and "Off" may be named "1", "0" or "0" and "1" respectively. Here, since the polarization remains even in the 0 volt state, the ferroelectric can induce charge in the gate insulating layer even at a low voltage, that is, make the logical "on" state. That is, logical information of " on " and " off " can be written without polarization inversion of the ferroelectric. When information is written in the state without polarization reversal as described above, fatigue phenomenon of the ferroelectric film, which is a problem in the conventional ferroelectric capacitor, can be prevented. In addition, as described above, since the remaining polarization continues to exist while the information is repeatedly written, the information can be recorded even at a low voltage. In addition, since the ferroelectric film is polarized only in one direction, it is not necessary to refresh for a long time like a conventional memory device, and it is possible to significantly reduce problems such as current leakage and breakdown.

그리고, PMOS에 상기 NDFRAM을 집적하여 작동할 때에는 작동 전압으로 양전압 대신 음전압을 가한다. 이상과 같이, "온"과 "오프"로 구분되는 논리적 정보의 기록을 위한 강유전체 랜덤 액세서 메모리 단위 소자의 동작을 설명하였다. 논리적 정보의 재생은 기존의 NDRO 방식과 사실상 동일하므로 논리적 정보의 재생에 대한 더 이상의 설명은 하지 않는다.When the NDFRAM is integrated into a PMOS, a negative voltage is applied instead of a positive voltage as an operating voltage. As described above, the operation of the ferroelectric random access memory unit device for recording logical information divided into "on" and "off" has been described. The reproduction of the logical information is virtually the same as the existing NDRO method, and thus no further description of the reproduction of the logical information is given.

이상과 같은 동작하는 메모리의 단위 소자들의 전극 배치 구조의 실시예를 제4도 내지 제6도를 참조하면서 설명한다.Embodiments of the electrode arrangement structure of the unit elements of the memory operating as described above will be described with reference to FIGS. 4 to 6.

강유전체 랜덤 액세서 메모리 전극 배치 구조의 제1실시예를 보여주는 제4도 및 제5도는 강유전체 랜덤 억세스 메모리 단위 소자의 저장 트랜지스터와 선택 트랜지스터가 워드 라인과 교차하는 방향(제1방향)으로 배치된 경우의 각 전극 패턴 연결 방법을 나타내는 수직 단면도 및 평면도로서, 제4도는 소스와 드레인들 및 게이트 악사이드의 수직 배치 및 수평 배치를 보여주고, 제5도는 제4도의 배치도에서 바닥 전극이 추가된 수직 배치 및 수평 배치를 보여준다. 이 도면들에 도시된 바와 같이, 저장 트랜지스터의 방전을 목적으로 저장 트랜지스터의 게이트(2; 강유전체캐패시터의 하부 전극과 동일함, 실제 저장 트랜지스터의 게이트 역할을 하는 것은 강유전체와 상부 전극(1)이 된다.)를 선택 트랜지스터의 소스 혹은 드레인(7')과 접속하되, 저장 트랜지스터 및 선택 트랜지스터를 워드 라인(5b)들과 교차하는 제1방향으로 배치하여 두 트랜지스터의 소스 및 드레인들이 제1방향으로 일직선을 이루도록 한다. 이 때, 강유전체 캐패시터의 하부 전극(2) 물질과 선택 트랜지스터의 게이트(5b) 물질을 동일한 물질로 형성한다.4 and 5 show the first embodiment of the ferroelectric random access memory electrode arrangement structure when the storage transistor and the selection transistor of the ferroelectric random access memory unit element are arranged in a direction crossing the word line (first direction). FIG. 4 is a vertical cross-sectional view and a plan view showing each electrode pattern connection method, and FIG. 4 shows a vertical arrangement and a horizontal arrangement of source and drains and a gate axide, and FIG. 5 shows a vertical arrangement with a bottom electrode added in the layout of FIG. Show the horizontal layout. As shown in these figures, the gate 2 of the storage transistor is the same as the lower electrode of the ferroelectric capacitor for the purpose of discharging the storage transistor, and the ferroelectric and the upper electrode 1 serving as the gate of the actual storage transistor become .) Is connected to the source or drain 7 'of the select transistor, but the storage transistor and the select transistor are arranged in a first direction crossing the word lines 5b so that the source and drain of the two transistors are straight in the first direction. To achieve. At this time, the material of the lower electrode 2 of the ferroelectric capacitor and the material of the gate 5b of the selection transistor are formed of the same material.

그리고 강유전체 랜덤 액세서 메모리 전극 배치 구조의 제2실시예를 보여주는 제6도는 강유전체 랜덤 억세스 메모리 단위 소자의 저장 트랜지스터와 선택 트랜지스터가 워드 라인과 평행한 방향(제2방향)으로 배치된 경우의 각 전극 패턴 연결 방법을 나타내는 평면도이다. 이 도면에 도시된 바와 같이, 저장 트랜지스터의 방전을 목적으로 저장 트랜지스터의 게이트(2)을 선택 트랜지스터의 소스 혹은 드레인(7')과 접속하되, 저장 트랜지스터 및 선택 트랜지스터를 워드 라인(5b)들과 평행한 제2방향으로 배치하여 앞의 두 트랜지스터의 소스 및 드레인들이 각각 제2방향으로 일직선을 이루도록 한다. 이 때, 강유전체 캐패시터의 상부 전극(1) 물질과 선택 트랜지스터의 워드 라인(5b, 선택 트랜지스터의 게이트들이 접속된 라인) 물질을 동일한 물질로 형성한다.6 shows a second embodiment of the ferroelectric random access memory electrode arrangement structure in which electrode patterns when the storage transistor and the selection transistor of the ferroelectric random access memory unit element are arranged in a direction parallel to the word line (second direction). It is a top view which shows the connection method. As shown in this figure, the gate 2 of the storage transistor is connected to the source or drain 7 'of the selection transistor for the purpose of discharging the storage transistor, and the storage transistor and the selection transistor are connected to the word lines 5b. Placed in parallel second directions so that the source and the drain of the two previous transistors are each aligned in a second direction. At this time, the material of the upper electrode 1 of the ferroelectric capacitor and the word line 5b of the selection transistor (the line to which the gates of the selection transistor are connected) are formed of the same material.

이상 설명한 바와 같이, 본 발명에 따른 강유전체 랜덤 액세서 메모리는 저장 트랜지스터 및 선택 트랜지스터를 워드 라인(5b)들과 교차하는 제1방향으로 배치하여 두 트랜지스터의 소스 및 드레인들이 제1방향으로 일직선을 이루도록 한 다음 강유전체 캐패시터의 하부 전극(저장 트랜지스터의 게이트)을 선택 트랜지스터의 소스 혹은 드레인(7')과 접속하거나, 저장 트랜지스터 및 선택 트랜지스터를 워드 라인(5b)들과 평행한 제2방향으로 배치하여 앞의 두 트랜지스터의 소스 및 드레인들이 각각 제2방향으로 일직선을 이루도록 한 다음 강유전체 캐패시터의 하부 전극(2)을 선택 트랜지스터의 소스 혹은 드레인(7')과 접속하는 구조로 함으로써, 강유전체 캐패시터의 상부 전극(1)들이 서로 접속된 워드 라인의 신호에 의해 저장 트랜지스터가 "온"으로의 "쓰기"가 이루어지도록 하는 동시에 강유전체 캐패시터의 하부 전극(2)과 접속된 선택 트랜지스터가 저장 트랜지스터를 선택하여 방전을 야기시킴으로써, 저장 트랜지스터에 "오프"로의 "쓰기"가 이루어지므로, 강유전체의 분극 반전이 일어나지 않은 상태에서 "온"과 "오프"의 논리적 정보를 기입할 수 있게 되어 종래 강유전체 캐패시터에서 문제가 되었던 강유전체막의 피로현상을 방지할 수 있으며, 또한 정보의 기입이 반복되는 동안에도 잔류분극이 계속 존재하기 때문에 낮은 전압으로도 정보의 기록이 가능할 뿐 만 아니라, 한 쪽 방향으로만 강유전체막을 분극시키기 때문에 기존의 메모리 소자 처럼 장시간 리프레쉬할 필요도 없고, 또한 누설 전류에 의한 파괴(breakdown) 등의 문제를 현저히 줄일 수 있는 장점이 있다.As described above, the ferroelectric random access memory according to the present invention arranges the storage transistor and the selection transistor in a first direction crossing the word lines 5b so that the source and drain of the two transistors are aligned in the first direction. The lower electrode (the gate of the storage transistor) of the next ferroelectric capacitor is connected to the source or drain 7 'of the selection transistor, or the storage transistor and the selection transistor are arranged in a second direction parallel to the word lines 5b. The source and drains of the two transistors are aligned in a second direction, respectively, and the lower electrode 2 of the ferroelectric capacitor is connected to the source or drain 7 'of the selection transistor, thereby making the upper electrode 1 of the ferroelectric capacitor 1 ), The storage transistor is turned "on" by the signal of the word line connected to each other. The write transistor is connected to the lower electrode 2 of the ferroelectric capacitor, and the select transistor connected to the ferroelectric capacitor selects the storage transistor to cause discharge, so that the write transistor is " write " Logical information of "on" and "off" can be written in the non-occurring state, thereby preventing fatigue of the ferroelectric film, which has been a problem in conventional ferroelectric capacitors, and residual polarization continues while information is repeatedly written. It is not only possible to record information at low voltage, but also to polarize the ferroelectric film in only one direction, so that it does not need to be refreshed for a long time like a conventional memory device, and also has problems such as breakdown due to leakage current. There is an advantage that can be significantly reduced.

제1도는 본 발명에 따른 비파괴적 강유전체 랜덤 억세스 메모리(NDFRAM) 단위 소자의 등가 회로도,1 is an equivalent circuit diagram of a non-destructive ferroelectric random access memory (NDFRAM) unit device according to the present invention,

제2도 및 제3도는 NMOS에 집적된 제1도의 강유전체 랜덤 억세스 메모리 단위 소자의 수직 단면도로서,2 and 3 are vertical cross-sectional views of the ferroelectric random access memory unit device of FIG. 1 integrated in an NMOS.

제2도는 전하가 유도된 상태("온"상태)를 나타내는 도면,2 shows a state in which a charge is induced (“on” state),

제3도는 전하가 방전된 상태("오프"상태)를 나타내는 도면,3 is a view showing a state in which charge is discharged (“off” state),

제4도 및 제5도는 제1도의 강유전체 랜덤 억세스 메모리 단위 소자의 저장 트랜지스터와 선택 트랜지스터가 워드 라인과 교차하는 방향으로 배치된 경우의 각 전극 패턴 연결 방법을 나타내는 수직단면도 및 평면도로서,4 and 5 are vertical cross-sectional views and plan views illustrating a method of connecting electrode patterns when the storage transistor and the selection transistor of the ferroelectric random access memory unit element of FIG. 1 are arranged in a direction crossing the word line.

제4도는 소스와 드레인들 및 게이트 악사이드의 수직 배치 및 수평 배치를 보여주고,4 shows the vertical and horizontal placement of the source and drains and the gate axe,

제5도는 제4도의 배치도에서 바닥 전극이 추가된 수직 배치 및 수평 배치를 보여준다.FIG. 5 shows the vertical arrangement and the horizontal arrangement with the bottom electrode added in the arrangement diagram of FIG.

그리고 제6도는 제1도의 강유전체 랜덤 억세스 메모리 단위 소자의 저장 트랜지스터와 선택 트랜지스터가 워드 라인과 평행한 방향으로 배치된 경우의 각 전극 패턴 연결 방법을 나타내는 평면도이다.6 is a plan view illustrating an electrode pattern connection method when the storage transistor and the selection transistor of the ferroelectric random access memory unit element of FIG. 1 are arranged in a direction parallel to the word line.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1. 상부 전극 2. 하부 전극1. Upper electrode 2. Lower electrode

3. 강유전체 4,4'. 게이트 악사이드3. Ferroelectric 4,4 '. Gate axside

5a. 게이트 5b. 워드 라인5a. Gate 5b. Word line

6. 유도 전하 7,7'. 소오스6. Inductive charge 7,7 '. Source

8,8'. 드레인 9. 방전 전하8,8 '. Drain 9. Discharge Charge

10. 창(window)10. window

Claims (8)

강유전체 캐패시터, 이 강유전체 캐패시터의 일 전극을 게이트로 하는 저장 트랜지스터 및 선택 트랜지스터를 구비한 메모리 단위 소자들과 이 메모리 단위 소자들을 전기적으로 연결하는 워드 라인을 구비한 강유전체 랜덤 액세서 메모리에 있어서,A ferroelectric random access memory having a ferroelectric capacitor, memory unit elements having a storage transistor and a selection transistor gated on one electrode of the ferroelectric capacitor, and a word line electrically connecting the memory unit elements, the ferroelectric random access memory comprising: 상기 저장 트랜지스터의 방전을 목적으로 상기 저장 트랜지스터의 게이트를 상기 선택 트랜지스터의 소스와 접속한 것을 특징으로 하는 강유전체 랜덤 액세서 메모리.And a gate of the storage transistor connected to a source of the selection transistor for the purpose of discharging the storage transistor. 제1항에 있어서,The method of claim 1, 상기 메모리 단위 소자들의 저장 트랜지스터 및 선택 트랜지스터를 상기 워드 라인들과 교차하는 제1방향으로 배치하여 상기 두 트랜지스터의 소스 및 드레인들이 상기 제1방향으로 일직선을 이루도록 하거나, 상기 메모리 단위 소자들의 저장 트랜지스터 및 선택 트랜지스터를 상기 워드 라인들과 평행한 제2방향으로 배치하여 상기 두 트랜지스터의 소스 및 드레인들이 각각 제2방향으로 일직선을 이루도록 한 것을 특징으로 하는 강유전체 랜덤 액세서 메모리.The storage transistor and the selection transistor of the memory unit elements are disposed in a first direction crossing the word lines so that the source and drain of the two transistors are aligned in the first direction, or the storage transistor of the memory unit elements and And a select transistor arranged in a second direction parallel to the word lines so that the source and the drain of the two transistors are aligned in a second direction, respectively. 제2항에 있어서,The method of claim 2, 상기 단위 메모리 소자의 저장 트랜지스트와 선택 트랜지스터를 상기 제1방향으로 배치하는 경우 상기 강유전체 캐패시터의 하부 전극 물질과 상기 선택 트랜지스터의 게이트 물질을 동일한 물질로 형성한 것을 특징으로 하는 강유전체 랜덤 액세서 메모리.And arranging a storage transistor of the unit memory device and a selection transistor in the first direction, wherein the lower electrode material of the ferroelectric capacitor and the gate material of the selection transistor are formed of the same material. 제2항에 있어서,The method of claim 2, 상기 단위 메모리 소자의 저장 트랜지스트와 선택 트랜지스터를 상기 제2방향으로 배치하는 경우 상기 강유전체 캐패시터의 상부 전극 물질과 상기 선택 트랜지스터의 워드 라인 물질을 동일한 물질로 형성한 것을 특징으로 하는 강유전체 랜덤 액세서 메모리.And arranging a storage transistor of the unit memory device and a selection transistor in the second direction, wherein the upper electrode material of the ferroelectric capacitor and the word line material of the selection transistor are formed of the same material. 제1항에 있어서,The method of claim 1, 상기 저장 트랜지스터의 방전을 목적으로 상기 저장 트랜지스터의 게이트를 상기 선택 트랜지스터의 드레인과 접속한 것을 특징으로 하는 강유전체 랜덤 액세서 메모리.And a gate of the storage transistor is connected to a drain of the selection transistor for the purpose of discharging the storage transistor. 제5항에 있어서,The method of claim 5, 상기 메모리 단위 소자들의 저장 트랜지스터 및 선택 트랜지스터를 상기 워드 라인들과 교차하는 제1방향으로 배치하여 상기 두 트랜지스터의 소스 및 드레인들이 상기 제1방향으로 일직선을 이루도록 하거나, 상기 메모리 단위 소자들의 저장 트랜지스터 및 선택 트랜지스터를 상기 워드 라인들과 평행한 제2방향으로 배치하여 상기 두 트랜지스터의 소스 및 드레인들이 각각 제2방향으로 일직선을 이루도록 한 것을 특징으로 하는 강유전체 랜덤 액세서 메모리.The storage transistor and the selection transistor of the memory unit elements are disposed in a first direction crossing the word lines so that the source and drain of the two transistors are aligned in the first direction, or the storage transistor of the memory unit elements and And a select transistor arranged in a second direction parallel to the word lines so that the source and the drain of the two transistors are aligned in a second direction, respectively. 제6항에 있어서,The method of claim 6, 상기 단위 메모리 소자의 저장 트랜지스트와 선택 트랜지스터를 상기 제1방향으로 배치하는 경우 상기 강유전체 캐패시터의 하부 전극 물질과 상기 선택 트랜지스터의 게이트 물질을 동일한 물질로 형성한 것을 특징으로 하는 강유전체 랜덤 액세서 메모리.And arranging a storage transistor of the unit memory device and a selection transistor in the first direction, wherein the lower electrode material of the ferroelectric capacitor and the gate material of the selection transistor are formed of the same material. 제6항에 있어서,The method of claim 6, 상기 단위 메모리 소자의 저장 트랜지스트와 선택 트랜지스터를 상기 제2방향으로 배치하는 경우 상기 강유전체 캐패시터의 상부 전극 물질과 상기 선택 트랜지스터의 워드 라인 물질을 동일한 물질로 형성한 것을 특징으로 하는 강유전체 랜덤 액세서 메모리.And arranging a storage transistor of the unit memory device and a selection transistor in the second direction, wherein the upper electrode material of the ferroelectric capacitor and the word line material of the selection transistor are formed of the same material.
KR1019950032499A 1995-09-28 1995-09-28 Ferroelectric random access memory device and driving method thereof KR100327478B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950032499A KR100327478B1 (en) 1995-09-28 1995-09-28 Ferroelectric random access memory device and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950032499A KR100327478B1 (en) 1995-09-28 1995-09-28 Ferroelectric random access memory device and driving method thereof

Publications (2)

Publication Number Publication Date
KR970018541A KR970018541A (en) 1997-04-30
KR100327478B1 true KR100327478B1 (en) 2002-07-02

Family

ID=37478416

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950032499A KR100327478B1 (en) 1995-09-28 1995-09-28 Ferroelectric random access memory device and driving method thereof

Country Status (1)

Country Link
KR (1) KR100327478B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002016232A (en) * 2000-06-27 2002-01-18 Matsushita Electric Ind Co Ltd Semiconductor memory and method of driving the same

Also Published As

Publication number Publication date
KR970018541A (en) 1997-04-30

Similar Documents

Publication Publication Date Title
JP4047531B2 (en) Ferroelectric memory device
KR930000762B1 (en) Semiconductor memory
US5361224A (en) Nonvolatile memory device having ferroelectric film
US5856688A (en) Integrated circuit memory devices having nonvolatile single transistor unit cells therein
US5615144A (en) Non-volatile ferroelectric memory device with leakage preventing function
US20030235067A1 (en) Ferroelectric non-volatile memory device, and driving method thereof
US5703804A (en) Semiconductor memory device
KR100229961B1 (en) Memory cell arrangement and process for operating it
US5912835A (en) Non-volatile ferroelectric memory device for storing data bits restored upon power-on and intermittently refreshed
KR20000077182A (en) Ferroelectric non-volatile memory device
JP2006085817A (en) Ferroelectric memory device
KR100554211B1 (en) Ferroelectric storage assembly
JP3720983B2 (en) Ferroelectric memory
KR100745938B1 (en) Ferroelectric memory and operating method therefor
KR100327478B1 (en) Ferroelectric random access memory device and driving method thereof
KR100355379B1 (en) Ferroelectric memory device and driving method thereof
JP3360471B2 (en) Ferroelectric memory device
KR100328743B1 (en) Ferroelectric dynamic random access memory
JPH04228191A (en) Semiconductor integrated circuit
KR100744529B1 (en) Non volatile ferroelectric random access memory cell, layout structure of the same and array structure using the same
KR100338804B1 (en) Ferroelectric random access memory
KR100269209B1 (en) A nondestructive read out tft ferroelectric random access memory and an operating method thereof
JPH08273373A (en) Semiconductor memory and its operating method
KR100335612B1 (en) Ferroelectric random access memory
JP2003229545A (en) Ferroelectric memory

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100216

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee