KR100321691B1 - 백금전극을가진반도체소자의캐패시터형성방법 - Google Patents

Abstract

본 발명은 하부 전극용 백금막과 하부층인 층간절연 산화막 간의 계면 특성 및 접착력을 향상시킬 수 있는 백금 전극을 가진 반도체 소자의 캐패시터 형성방법을 제공하는데 그 목적이 있다. 또한, 본 발명은 상부 전극용 백금막과 캐핑 산화막과의 접착력을 향상시킬 수 있는 백금 전극을 가진 반도체 소자의 캐패시터 형성방법을 제공하는데 그 목적이 있다. 본 발명은 층간절연 산화막 상에 하부 전극용 백금막의 접착층으로서 TiAlN막을 증착하고 산소 분위기에서 열처리를 실시하여 TiAlN막 표면에 TiAlNO막을 형성한다. 기존의 Ti 접착층은 산소 분위기의 고온 열처리 조건에서 TiO₂로 산화되면서 접착층으로서의 역할을 상실하고 하부 전극용 백금막에 스트레스를 유발하는 문제가 있었으나, TiAlNO막은 매우 치밀한 막질을 가지기 때문에 산소의 확산을 방지할 수 있게 된다. 이에 따라 산소 확산에 의한 접착층 산화 및 접착층을 통한 산소의 확산을 방지할 수 있으며, 또한 접착층 물질의 백금막으로의 확산 또한 억제하여 고온 공정이 필수적인 강유전체 캐패시터 또는 고유전체 캐패시터 형성 공정에서 백금 전극 및 접착층의 열화 현상을 억제할 수 있다. 또한, 본 발명은 상부 전극용 백금막과 캐핑 산화막 사이에도 TiAlN막을 접착층으로 적용할 수 있다. 이 경우에는 산소 확산 방지 특성이 강조되지 않기 때문에 TiAlNO막을 별도로 형성하지 않는다.

Description

백금 전극을 가진 반도체 소자의 캐패시터 형성방법{A method for forming capacitor having platinum electrode in semiconductor device}

본 발명은 반도체 기술에 관한 것으로, 특히 백금(Pt) 전극을 가진 반도체소자의 캐패시터 형성방법에 관한 것이다.

DRAM(Dynamic Random Access Memory)을 비롯한 반도체 소자의 고집적화에 따라 캐패시터의 충분한 정전용량을 확보하는 것이 큰 문제로 부각되었으며, 이를 해결하는 하나의 방안으로서 캐패시터의 하부 전극인 전하저장 전극의 표면적을 증가시키는 기술에 대한 많은 연구·개발이 진행되어 왔다. 그러나, 역시 고집적화에 수반되는 공정 마진의 저하 때문에 전하저장 전극의 표면적을 증가시키는데는 한계가 있다.

이러한 한계를 극복하기 위하여 초고집적 DRAM에는 고유전체인 BST 등의 고유전 물질을 캐패시터 유전막으로 사용하는 고유전체 캐패시터를 적용하고 있다. 이는 캐패시터의 정전용량이 유전율에 비례하는 원리를 적용한 것이다.

한편, 차세대 비휘발성 메모리 소자로서 각광 받고 있는 강유전체 메모리 소자(FeRAM)에서는 캐패시터를 구성하는 유전물질로서 SrBi₂Ta₂O₉(SBT), Pb(Zr_xTi_1-x)O₃(PZT) 등의 강유전 물질이 사용되고 있다.

이와 같이 고유전체 캐패시터 또는 강유전체 캐패시터를 제조함에 있어서, 우수한 유전체 박막 특성을 확보하기 위해서는 상·하부 전극 및 그 주변 물질의 선택과 적절한 공정의 제어가 필수적이다.

현재, 고유전체 캐패시터 또는 강유전체 캐패시터의 상·하부 전극 재료로서 전극 특성이 우수한 백금(Pt)을 주로 사용하고 있다. 백금막은 산소와의 반응성이 거의 없어 옥사이드계 유전체와 접합에서 옥사이드 화합물을 형성하지 않고, 또한유전체 특성을 향상시키기 위해 행해지는 산소 분위기에서의 고온 열공정 등에 대해서도 우수한 화학적 안정성을 가지고 있다.

이러한 백금막을 하부 전극으로 사용할 때, 하부의 층간절연 산화막(주로, 실리콘산화막)과의 결합력이 좋지 않기 때문에 접착층으로서 산화막과 백금막 모두와 접착력이 우수한 타이타늄(Ti)막을 사용하고 있다.

그러나, 캐패시터 제조 공정시 통상적으로 수행되는 여러 차례의 고온 공정을 거치면서, 접착층으로 사용된 타이타늄막이 타이타늄산화막(TiO₂)으로 변화되면서 접착력이 감소하고, 부피 팽창 등에 의해 백금막 표면을 거칠게 하며 백금막에 스트레스를 유발하여 백금막을 열화시키는 문제점이 있었다. 이러한 현상은 폴리실리콘 플러그를 사용하는 구조(PP 구조)에서는 거의 나타나지 않으며, 폴리실리콘 플러그를 사용하지 않는 구조(NPP 구조)에서 주로 나타나고 있으며, 백금막의 특성 열화는 곧 캐패시터의 전기적 특성 열화로 이어져 궁극적으로 소자 특성을 저하시키고, 반도체 소자 제조 공정의 난이도를 증가시키는 문제점이 있었다.

첨부된 도면 도 1은 종래기술에 따라 형성된 강유전체 캐패시터의 단면을 도시한 것으로, 하부 전극용 백금막(12)의 타이타늄산화막(11)과의 계면이 거칠게 형성되어 있음을 나타내고 있다. 그리고, 강유전체 박막(13) 및 상부 전극용 백금막(14)을 형성하고 사진 및 식각 공정을 실시하여 캐패시터를 패터닝한 후에는 캐핑 산화막(capping oxide)(15)을 형성하고, 이를 관통하여 백금막(14)에 콘택되는 금속배선(16)을 형성하게 되는데, 이때 상부 전극을 이루는 백금막(14)과 캐핑 산화막(15)과의 접착력이 약하여 캐핑 산화막이 들뜨는 현상이 발생할 가능성이 있었다. 미설명 도면 부호 '10'은 층간절연 산화막을 나타낸다.

본 발명은 하부 전극용 백금막과 하부층인 층간절연 산화막 간의 계면 특성 및 접착력을 향상시킬 수 있는 백금 전극을 가진 반도체 소자의 캐패시터 형성방법을 제공하는데 그 목적이 있다.

또한, 본 발명은 상부 전극용 백금막과 캐핑 산화막과의 접착력을 향상시킬 수 있는 백금 전극을 가진 반도체 소자의 캐패시터 형성방법을 제공하는데 그 목적이 있다.

도 1은 종래기술에 따라 형성된 강유전체 캐패시터의 단면도.

도 2a 내지 도 2c는 본 발명의 일 실시예에 따른 강유전체 캐패시터 제조 공정도.

* 도면의 주요 부분에 대한 부호의 설명

20 : 층간절연 산화막21, 25 : TiAlN막

21a : TiAlNO막22 : 하부 전극용 백금막

23 : 강유전체 박막24 : 상부 전극용 백금막

26 : 캐핑 산화막27 : 금속배선

상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 소정의 하부층 상부에 형성된 층간절연 산화막 상에 접착층으로서 TiAlN막을 형성하는 제1 단계; 상기 TiAlN막을 급속열처리하여 상기 TiAlN막 표면에 TiAlNO막을 형성하는 제2 단계; 및 상기 TiAlNO막 상에 하부 전극용 백금막을 형성하는 제3 단계를 포함하여 이루어진 백금 전극을 가진 반도체 소자의 캐패시터 형성방법이 제공된다.

또한, 본 발명의 다른 측면에 따르면, 유전체 박막 상에 상부 전극용 백금막을 형성하는 제1 단계; 상기 백금막 상에 접착층으로서 TiAlN막을 형성하는 제2 단계; 상기 TiAlN막 및 상기 백금막을 선택 식각하여 캐패시터 구조를 형성하는 제3 단계; 및 상기 캐패시터 구조를 덮는 캐핑 산화막을 형성하는 제4 단계를 포함하여이루어진 백금 전극을 가진 반도체 소자의 캐패시터 형성방법이 제공된다.

본 발명은 층간절연 산화막 상에 하부 전극용 백금막의 접착층으로서 TiAlN막을 증착하고 산소 분위기에서 열처리를 실시하여 TiAlN막 표면에 TiAlNO막을 형성한다. 기존의 Ti 접착층은 산소 분위기의 고온 열처리 조건에서 TiO₂로 산화되면서 접착층으로서의 역할을 상실하고 하부 전극용 백금막에 스트레스를 유발하는 문제가 있었으나, TiAlNO막은 매우 치밀한 막질을 가지기 때문에 산소의 확산을 방지할 수 있게 된다. 이에 따라 산소 확산에 의한 접착층 산화 및 접착층을 통한 산소의 확산을 방지할 수 있으며, 또한 접착층 물질의 백금막으로의 확산 또한 억제하여 고온 공정이 필수적인 강유전체 캐패시터 또는 고유전체 캐패시터 형성 공정에서 백금 전극 및 접착층의 열화 현상을 억제할 수 있다. 또한, 본 발명은 상부 전극용 백금막과 캐핑 산화막 사이에도 TiAlN막을 접착층으로 적용할 수 있다. 이 경우에는 산소 확산 방지 특성이 강조되지 않기 때문에 TiAlNO막을 별도로 형성하지 않는다.

이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.

첨부된 도면 도 2a 내지 도 2c는 본 발명의 일 실시예에 따른 강유전체 캐패시터 제조 공정을 도시한 것으로, 이하 이를 참조하여 설명한다.

본 실시예에 따른 공정은, 우선 도 2a에 도시된 바와 같이 소정의 하부층 공정을 마치고, 평탄화된 층간절연 산화막(20)이 형성된 웨이퍼 상에 접착층으로서 50∼300Å 두께의 TiAlN막(21)을 형성한 다음, 그 상부에 스퍼터링(sputtering)법을 사용하여 1000∼3000Å 두께의 하부 전극용 백금막(22)을 증착한다. 이때, TiAlN막(21)은 물리기상증착법으로 TiAl 타겟과 N₂가스를 반응시켜 증착하며, TiAlN막(21) 증착 직후 급속열처리 또는 백금막(22) 증착 후의 퍼니스 열처리를 통해 TiAlN막(21)의 상부 표면에 TiAlNO막(21a)을 형성한다.

다음으로, 도 2b에 도시된 바와 같이 백금막(22) 상에 강유전체 박막(23)을 형성하고, 그 상부에 백금막(24) 및 TiAlN막(25)을 증착한 다음, 사진 및 식각 공정을 통해 캐패시터를 패터닝한다. 이때, 백금막(24)은 300∼600℃의 온도에서 증착하여 유전체 박막(23)과의 스트레스 유발을 방지하며, TiAlN막(25)은 층간절연 산화막(20) 상에 증착된 TiAlN막(21) 증착시와 같은 공정을 진행하여 증착하며, 후속 캐핑 산화막과 백금막(24)의 접착력 향상을 위한 것이다.

이어서, 도 2c에 도시된 바와 같이 전체구조 상부에 캐핑 산화막(26)을 증착하고, 캐핑 산화막(26) 및 TiAlN막(25)을 선택 식각한 다음, 백금막(24)에 콘택되는 금속배선(27)을 형성한다.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

예를 들어, 전술한 실시예에서는 강유전체 캐패시터의 전극으로 백금막을 사용하는 경우를 일례로 들어 설명하였으나, 본 발명은 고유전체 캐패시터 제조시에 백금막을 캐패시터 전극으로 사용하는 경우에도 적용될 수 있다.

전술한 본 발명은 하부 전극용 백금막과 층간절연 산화막 간의 계면 특성 및 접착력을 향상시키고, 상부 전극용 백금막과 캐핑 산화막 간의 접착력을 향상시킬 수 있는 효과가 있으며, 이로 인하여 캐패시터 특성 및 소자의 신뢰도를 향상시키는 효과를 기대할 수 있다.

Claims (6)

1. 소정의 하부층 상부에 형성된 층간절연 산화막 상에 접착층으로서 TiAlN막을 형성하는 제1 단계;

   상기 TiAlN막을 급속열처리하여 상기 TiAlN막 표면에 TiAlNO막을 형성하는 제2 단계; 및

   상기 TiAlNO막 상에 하부 전극용 백금막을 형성하는 제3 단계

   를 포함하여 이루어진 백금 전극을 가진 반도체 소자의 캐패시터 형성방법.
2. 제2항에 있어서,

   상기 TiAlN막은 50∼300Å 두께인 것을 특징으로 하는 백금 전극을 가진 반도체 소자의 캐패시터 형성방법.
3. 제2항 또는 제4항에 있어서,

   상기 TiAlN막은 TiAl 타겟과 N₂가스를 사용한 반응성 스퍼터링법으로 형성하는 것을 특징으로 하는 백금 전극을 가진 반도체 소자의 캐패시터 형성방법.
4. 유전체 박막 상에 상부 전극용 백금막을 형성하는 제1 단계;

   상기 백금막 상에 접착층으로서 TiAlN막을 형성하는 제2 단계;

   상기 TiAlN막 및 상기 백금막을 선택 식각하여 캐패시터 구조를 형성하는 제3 단계; 및

   상기 캐패시터 구조를 덮는 캐핑 산화막을 형성하는 제4 단계

   를 포함하여 이루어진 백금 전극을 가진 반도체 소자의 캐패시터 형성방법.
5. 제7항에 있어서,

   상기 TiAlN막은 50∼300Å 두께인 것을 특징으로 하는 백금 전극을 가진 반도체 소자의 캐패시터 형성방법.
6. 제7항 또는 제8항에 있어서,

   상기 TiAlN막은 TiAl 타겟과 N₂가스를 사용한 반응성 스퍼터링법으로 형성하는 것을 특징으로 하는 백금 전극을 가진 반도체 소자의 캐패시터 형성방법.