KR100318273B1 - Method for forming bit line of semiconductor device - Google Patents

Method for forming bit line of semiconductor device Download PDF

Info

Publication number
KR100318273B1
KR100318273B1 KR1019990060297A KR19990060297A KR100318273B1 KR 100318273 B1 KR100318273 B1 KR 100318273B1 KR 1019990060297 A KR1019990060297 A KR 1019990060297A KR 19990060297 A KR19990060297 A KR 19990060297A KR 100318273 B1 KR100318273 B1 KR 100318273B1
Authority
KR
South Korea
Prior art keywords
film
tungsten
forming
polysilicon
insulating film
Prior art date
Application number
KR1019990060297A
Other languages
Korean (ko)
Other versions
KR20010063267A (en
Inventor
여인석
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990060297A priority Critical patent/KR100318273B1/en
Publication of KR20010063267A publication Critical patent/KR20010063267A/en
Application granted granted Critical
Publication of KR100318273B1 publication Critical patent/KR100318273B1/en

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Abstract

본 발명은 텅스텐을 이용한 비트라인 형성방법에 관한 것으로, 본 발명의 반도체 소자의 비트라인 형성방법은, 반도체 기판 상에 게이트 전극 및 접합 영역을 포함하는 트랜지스터를 형성하는 단계; 상기 트랜지스터를 덮도록, 상기 반도체 기판의 전면 상에 층간절연막을 형성하는 단계; 상기 층간절연막 상에 박막의 폴리실리콘막을 형성하는 단계; 상기 폴리실리콘막 및 층간절연막을 식각해서, 상기 트랜지스터의 접합 영역을 노출시키는 콘택홀을 형성하는 단계; 상기 콘택홀이 매립되도록, 상기 폴리실리콘막 상에 텅스텐 질화막을 증착하는 단계; 상기 접합 영역과 텅스텐 질화막의 경계면에 텅스텐 실리콘 질화막이 형성되고, 상기 텅스텐 질화막이 텅스텐막으로 변환되도록, 상기 결과물을 열처리하는 단계; 및 상기 텅스텐막 및 폴리실리콘막을 패터닝하는 단계를 포함한다.The present invention relates to a method for forming a bit line using tungsten, the method of forming a bit line of a semiconductor device of the present invention comprises: forming a transistor including a gate electrode and a junction region on a semiconductor substrate; Forming an interlayer insulating film on an entire surface of the semiconductor substrate so as to cover the transistor; Forming a thin polysilicon film on the interlayer insulating film; Etching the polysilicon film and the interlayer insulating film to form a contact hole exposing a junction region of the transistor; Depositing a tungsten nitride film on the polysilicon film to fill the contact hole; Heat treating the resultant so that a tungsten silicon nitride film is formed at the interface between the junction region and the tungsten nitride film and the tungsten nitride film is converted into a tungsten film; And patterning the tungsten film and the polysilicon film.

Description

반도체 소자의 비트라인 형성방법{METHOD FOR FORMING BIT LINE OF SEMICONDUCTOR DEVICE}METHODS FOR FORMING BIT LINE OF SEMICONDUCTOR DEVICE

본 발명은 반도체 소자의 비트라인 형성방법에 관한 것으로, 특히, 텅스텐을이용한 비트라인 형성방법에 관한 것이다.The present invention relates to a method for forming a bit line of a semiconductor device, and more particularly, to a method for forming a bit line using tungsten.

주지된 바와 같이, 소자 내에서 데이터의 입·출력 경로를 제공하는 비트라인은 인(phosphorus)이 도핑된 폴리실리콘, 또는, 상기 폴리실리콘과 금속 실리사이드가 적층된 폴리사이드(polycide) 구조로 형성되어져 왔다.As is well known, a bit line providing an input / output path of data in a device is formed of a polysilicon doped with phosphorus or a polycide structure in which the polysilicon and the metal silicide are laminated. come.

그런데, 상기 폴리실리콘 또는 폴리사이드 구조의 비트라인은 그 형성이 안정하다는 장점은 있으나, 폴리실리콘이 갖는 높은 비저항 특성으로 인하여, 상기한 재질의 비트라인으로는 고집적 소자에서 요구되는 동작 속도의 향상에 한계가 있고, 특히, 상기 재질의 비트라인은 p+의 접합 영역과는 집적 접촉시킬 수 없다는 단점이 있다.By the way, the bit line of the polysilicon or polyside structure has the advantage that the formation is stable, but due to the high resistivity characteristics of the polysilicon, the bit line of the material as described above to improve the operation speed required in the highly integrated device There is a limitation, and in particular, the bit line of the material has the disadvantage that it can not be in integrated contact with the junction region of p + .

따라서, 상기한 문제를 해결하기 위한 다양한 연구들이 진행되고 있으며, 한 예로서, 텅스텐(W) 등의 고융점 금속을 비트라인의 재질로 이용하는 기술이 진행되고 있다. 상기 텅스텐과 같은 고융점 금속은 폴리실리콘에 비해 상대적으로 낮은 비저항을 갖기 때문에, 상기 고융점 금속 재질의 비트라인은 고집적 소자에서 요구하는 동작 속도를 만족시킬 수 있으며, 특히, 4G 이상의 고집적 메모리 소자의 제조에 적용될 수 있으리라 예상된다.Accordingly, various studies have been conducted to solve the above problems, and as an example, a technique of using a high melting point metal such as tungsten (W) as a material of a bit line has been advanced. Since the high melting point metal, such as tungsten, has a relatively low resistivity compared to polysilicon, the bit line of the high melting point metal material may satisfy the operation speed required for the high integration device. It is expected to be applicable to manufacturing.

도 1은 종래의 따른 텅스텐을 이용한 비트라인 형성방법을 설명하기 위한 단면도로서, 이를 설명하면 다음과 같다.1 is a cross-sectional view illustrating a conventional method for forming a bit line using tungsten, which will be described below.

먼저, 반도체 기판(1) 상에 트랜지스터(2)를 형성하고, 상기 트랜지스터(2)를 덮도록 상기 반도체 기판(1) 상에 층간절연막(3)을 형성한다. 그런다음, 상기층간절연막(3)의 일부분을 사진 식각하는 것에 의해 상기 트랜지스터(2)의 접합 영역(2c)을 노출시키는 콘택홀을 형성한다.First, a transistor 2 is formed on the semiconductor substrate 1, and an interlayer insulating film 3 is formed on the semiconductor substrate 1 to cover the transistor 2. Then, a part of the interlayer insulating film 3 is photo-etched to form a contact hole exposing the junction region 2c of the transistor 2.

이어서, 후속에서 증착될 텅스텐막과 산화막 재질의 층간절연막 사이의 접착성을 개선하기 위하여, 상기 콘택홀을 포함한 층간절연막(3) 상에 티타늄막(4a)과 티타늄 질화막(4b)의 적층막을 형성하고, 상기 티타늄 질화막(4b) 상에 상기 콘택홀을 완전히 매립시킬 수 있을 정도의 충분한 두께로 텅스텐막(5)을 증착한다.Subsequently, in order to improve the adhesion between the tungsten film to be subsequently deposited and the interlayer insulating film made of an oxide film, a laminated film of the titanium film 4a and the titanium nitride film 4b is formed on the interlayer insulating film 3 including the contact hole. Then, a tungsten film 5 is deposited on the titanium nitride film 4b with a thickness sufficient to completely fill the contact hole.

그리고나서, 상기 텅스텐막(5), 티타늄질화막(4b) 및 티타늄막(4a)을 패터닝하여 텅스텐 재질의 비트라인(10)을 형성한다.Then, the tungsten film 5, the titanium nitride film 4b and the titanium film 4a are patterned to form a tungsten bit line 10.

도 1에서, 미설명된 도면부호 2a는 게이트 산화막을 나타내고, 2b는 게이트 전극을 나타낸다.In Fig. 1, reference numeral 2a, which is not described, denotes a gate oxide film, and 2b denotes a gate electrode.

그러나, 상기와 같은 종래의 텅스텐을 이용한 비트라인 형성방법은 접합 경계면에서 비정질의 티타늄 실리사이드막이 형성될 뿐만 아니라, 후속의 열 공정에 의해 상기 비정질 티타늄 실리사이드막이 응집(agglomeration)되는 현상이 초래됨으로서, 접합 영역의 특성 열화가 초래되는 문제점이 있다.However, in the conventional method of forming a bit line using tungsten as described above, not only an amorphous titanium silicide film is formed at the junction interface but also a phenomenon in which the amorphous titanium silicide film is agglomerated by a subsequent thermal process causes the bonding. There is a problem that deterioration of characteristics of the area is caused.

자세하게, 종래의 텅스텐을 이용한 비트라인 형성방법은, 전술한 바와 같이, 텅스텐막의 증착 이전에 상기 텅스텐막과 층간절연막간의 접착성을 개선하기 위하여 티타늄막과 티타늄 질화막을 형성하게 되는데, 상기 티타늄막의 티타늄이 접합 영역의 기판 실리콘과 반응되어, 도 1에 시된 바와 같이, 상기 티타늄막(4a)과 접합 영역(2c)의 접합 부위에서 비정질의 티타늄 실리사이드막이 형성되고, 상기 비정질의 티타늄 실리사이드막이 후속의 열 공정에 의해서 응집됨에 따라 접합 영역(2c)의 두께를 얇게 만듦으로써, 상기 접합 영역(2c)에서의 누설 전류의 증가를 초래하게 되고, 심한 경우에는 상기 접합 영역(2c)의 파괴를 초래하게 됨으로써, 결과적으로, 접합 영역의 특성 열화를 초래하게 되고, 그 결과로, 소자 특성 및 제조수율이 저하는 문제점이 있다. 도 1에서, 도면부호 6은 티타늄 실리사이드막을 나타내고, 7은 접합 영역에서의 특성 열화 부분을 나타낸다.In detail, in the conventional method of forming a bit line using tungsten, as described above, a titanium film and a titanium nitride film are formed to improve the adhesion between the tungsten film and the interlayer insulating film before the deposition of the tungsten film. Reaction with the substrate silicon in the junction region causes an amorphous titanium silicide film to be formed at the junction between the titanium film 4a and the junction region 2c, as shown in FIG. 1, and the amorphous titanium silicide film is subjected to subsequent heat. By aggregating by the process, making the thickness of the junction region 2c thinner, the leakage current in the junction region 2c is increased, and in severe cases, the junction region 2c is destroyed. As a result, deterioration of the properties of the junction region is caused, and as a result, there is a problem that the device characteristics and manufacturing yield are lowered. . In Fig. 1, reference numeral 6 denotes a titanium silicide film, and 7 denotes a characteristic deterioration portion in the junction region.

따라서, 상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은, 접합 영역의 특성 열화를 방지할 수 있는 반도체 소자의 비트라인 형성방법을 제공하는데, 그 목적이 있다.Accordingly, an object of the present invention is to provide a method for forming a bit line of a semiconductor device capable of preventing deterioration of characteristics of a junction region.

도 1은 종래 기술에 따른 텅스텐을 이용한 비트라인 형성방법을 설명하기 위한 단면도.1 is a cross-sectional view illustrating a bit line forming method using tungsten according to the prior art.

도 2a 내지 도 2e는 본 발명의 실시예에 따른 비트라인 형성방법을 설명하기 위한 각 공정별 단면도.2A through 2E are cross-sectional views of respective processes for describing a bit line forming method according to an exemplary embodiment of the present invention.

(도면의 주요 부분에 대한 부호의 설명)(Explanation of symbols for the main parts of the drawing)

11 : 반도체 기판 12 : 트랜지스터11 semiconductor substrate 12 transistor

12a : 게이트 산화막 12b : 게이트 전극12a: gate oxide film 12b: gate electrode

12c : 접합 영역 13 : 층간절연막12c: junction region 13: interlayer insulating film

14 : 폴리실리콘막 15 : 콘택홀14 polysilicon film 15 contact hole

16 : 텅스텐 질화막 16a : 텅스텐막16: tungsten nitride film 16a: tungsten film

17a,17b : 텅스텐 실리콘 질화막 20 : 비트라인17a, 17b: tungsten silicon nitride film 20: bit line

상기와 같은 목적을 달성하기 위한 본 발명의 반도체 소자의 비트라인 형성방법은, 반도체 기판 상에 게이트 전극 및 접합 영역을 포함하는 트랜지스터를 형성하는 단계; 상기 트랜지스터를 덮도록, 상기 반도체 기판의 전면 상에 층간절연막을 형성하는 단계; 상기 층간절연막 상에 박막의 폴리실리콘막을 형성하는 단계; 상기 폴리실리콘막 및 층간절연막을 식각해서, 상기 트랜지스터의 접합 영역을 노출시키는 콘택홀을 형성하는 단계; 상기 콘택홀이 매립되도록, 상기 폴리실리콘막 상에 텅스텐 질화막을 증착하는 단계; 상기 접합 영역과 텅스텐 질화막의 경계면에 텅스텐 실리콘 질화막이 형성되고, 상기 텅스텐 질화막이 텅스텐막으로 변환되도록, 상기 결과물을 열처리하는 단계; 및 상기 텅스텐막 및 폴리실리콘막을 패터닝하는 단계를 포함한다.A bit line forming method of a semiconductor device of the present invention for achieving the above object comprises the steps of forming a transistor including a gate electrode and a junction region on a semiconductor substrate; Forming an interlayer insulating film on an entire surface of the semiconductor substrate so as to cover the transistor; Forming a thin polysilicon film on the interlayer insulating film; Etching the polysilicon film and the interlayer insulating film to form a contact hole exposing a junction region of the transistor; Depositing a tungsten nitride film on the polysilicon film to fill the contact hole; Heat treating the resultant so that a tungsten silicon nitride film is formed at the interface between the junction region and the tungsten nitride film and the tungsten nitride film is converted into a tungsten film; And patterning the tungsten film and the polysilicon film.

본 발명에 따르면, 텅스텐막과 접합 영역의 경계면에 텅스텐과 실리콘간의 실리사이드화 반응을 억제시킬 수 있는 텅스텐 실리콘 질화막을 형성시키는 것에 의해, 상기 접합 영역의 특성 열화를 방지할 수 있으며, 이에 따라, 소자의 특성 및 제조수율을 향상시킬 수 있다.According to the present invention, by forming a tungsten silicon nitride film capable of suppressing the suicided reaction between tungsten and silicon at the interface between the tungsten film and the junction region, it is possible to prevent deterioration of the characteristics of the junction region. It is possible to improve the properties and production yield.

이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2a 내지 도 2e는 본 발명의 실시예에 따른 반도체 소자의 비트라인 형성방법을 설명하기 위한 각 공정별 단면도로서, 이를 설명하면 다음과 같다.2A through 2E are cross-sectional views of respective processes for describing a method of forming a bit line of a semiconductor device according to an embodiment of the present invention.

먼저, 도 2a에 도시된 바와 같이, 반도체 기판(11) 상에 공지된 공정을 통해 게이트 산화막(12a)을 갖는 게이트 전극(12b)과 접합 영역(12c)을 포함하는 트랜지스터(12)를 형성한다. 그런다음, 상기 트랜지스터(12)를 덮도록, 상기 반도체 기판(11)의 전면 상에 실리콘 산화물, 질화물, 또는, 이들의 혼합물로 이루어진 산화막 재질의 층간절연막(13)을 형성하고, 상기 층간절연막(13) 상에 100 내지 500Å 두께로 폴리실리콘막(14)을 형성한다.First, as shown in FIG. 2A, a transistor 12 including a gate electrode 12b having a gate oxide film 12a and a junction region 12c is formed on a semiconductor substrate 11 through a known process. . Then, an interlayer insulating film 13 made of silicon oxide, nitride, or a mixture thereof is formed on the entire surface of the semiconductor substrate 11 so as to cover the transistor 12, and the interlayer insulating film ( 13) to form a polysilicon film 14 to 100 ~ 500Å thickness.

여기서, 상기 폴리실리콘막(14)은 상기 산화막 재질의 층간절연막(14)과 이후에 형성될 텅스텐 질화막 사이의 접착성을 개선하기 위하여 형성시킨 것이며, 비도핑된 폴리실리콘막, 또는, 인(phosphorus), 붕소(boron), 비소(arsenic) 중에서 선택되는 하나의 불순물로 도핑된 폴리실리콘막으로 형성한다.Here, the polysilicon film 14 is formed to improve the adhesion between the interlayer insulating film 14 of the oxide material and the tungsten nitride film to be formed later, an undoped polysilicon film, or phosphorus (phosphorus) ), A polysilicon film doped with one impurity selected from boron and arsenic.

그 다음, 도 2b에 도시된 바와 같이, 공지된 포토리소그라피 및 식각 공정을 통해 상기 폴리실리콘막(14) 및 층간절연막(13)을 식각해서, 상기 트랜지스터(12)의 접합 영역(12c)을 노출시키는 콘택홀(15)을 형성한다.Next, as shown in FIG. 2B, the polysilicon film 14 and the interlayer insulating film 13 are etched through a known photolithography and etching process to expose the junction region 12c of the transistor 12. Contact holes 15 are formed.

다음으로, 도 2c에 도시된 바와 같이, 상기 콘택홀(15)이 완전히 매립될 정도의 충분한 두께, 예를들어, 500 내지 1,500Å 두께로 상기 폴리실리콘막(14) 상에 화학기상증착 또는 물리기상증착 공정으로 텅스텐 질화막(16)을 증착한다. 이때, 상기 텅스텐 질화막(16)은 폴리실리콘막(14)과 접합 영역(12c) 상에 형성되는 것이므로, 그 접착성은 양호하다.Next, as illustrated in FIG. 2C, chemical vapor deposition or physical deposition on the polysilicon film 14 to a thickness sufficient to completely fill the contact hole 15, for example, 500 to 1,500 μs. The tungsten nitride film 16 is deposited by vapor deposition. At this time, since the tungsten nitride film 16 is formed on the polysilicon film 14 and the bonding region 12c, the adhesion thereof is good.

그 다음, 도 2d에 도시된 바와 같이, 상기 결과물을 N2또는 Ar 분위기에서 900 내지 1,100℃ 및 30 내지 90초 동안 급속열처리하여, 텅스텐 질화막과 접합 영역(12c)의 접합 경계면에 대략 10Å 정도의 텅스텐 실리콘 질화막(WSiN : 17a)을 형성시킨다. 이때, 상기 텅스텐 질화막과 폴리실리콘막(14)의 접합 경계면에도 텅스텐 실리콘 질화막(17b)이 형성된다.Then, as shown in FIG. 2D, the resultant is rapidly heat-treated at 900 to 1,100 ° C. and 30 to 90 seconds in an N 2 or Ar atmosphere, so that approximately 10 GPa is applied to the junction interface between the tungsten nitride film and the junction region 12c. A tungsten silicon nitride film (WSiN: 17a) is formed. At this time, the tungsten silicon nitride film 17b is also formed at the junction interface between the tungsten nitride film and the polysilicon film 14.

여기서, 상기 텅스텐 실리콘 질화막(17a)은 상기 텅스텐 질화막의 질소가 외방 확산(out difussion)되는 것에 의해 형성된 것이며, 상기 텅스텐 실리콘 질화막(17a, 17b)은 후속의 열공정이 수행되는 동안, 텅스텐과 실리콘간의 실리사이드화 반응이 일어나는 것을 억제하는 기능을 수행한다. 따라서, 후속에서 열 공정이 수행되더라도, 텅스텐과 실리콘간의 실리사이드화 반응이 억제되는 것에 의해 상기 접합 영역(12c)의 특성 열화는 방지된다.Here, the tungsten silicon nitride film 17a is formed by out-diffusion of nitrogen of the tungsten nitride film, and the tungsten silicon nitride film 17a, 17b is formed between tungsten and silicon during a subsequent thermal process. Serves to inhibit the silicided reaction from occurring. Therefore, even if the thermal process is subsequently performed, deterioration of the characteristics of the junction region 12c is prevented by suppressing the suicided reaction between tungsten and silicon.

한편, 텅스텐 실리콘 질화막(17a, 17b)을 형성하기 위한 열처리 공정의 결과, 상기 텅스텐 질화막은 그 내부의 질소가 외방 확산되는 것에 의해 대략20μΩ/㎝ 이하의 비저항을 갖는 텅스텐막(16a)으로 변환된다.On the other hand, as a result of the heat treatment process for forming the tungsten silicon nitride films 17a and 17b, the tungsten nitride film is converted into a tungsten film 16a having a specific resistance of approximately 20 mu s / cm or less by outward diffusion of nitrogen therein. .

그리고나서, 도 2e에 도시된 바와 같이, 텅스텐막(16a), 텅스텐 실리콘 질화막(17b) 및 폴리실리콘막(14)을 패터닝하여 비트라인(20)을 형성한다. 여기서, 상기 텅스텐막(16a), 텅스텐 실리콘 질화막(17b) 및 폴리실리콘막(14)의 패터닝은, 상기 텅스텐막(16a) 상에 공지된 포토리소그라피 공정으로 감광막 패턴을 형성한 후, 상기 감광막 패턴을 마스크로해서 상기 적층막을 식각하고, 그런다음, 식각 마스크로 사용된 상기 감광막 패턴을 제거하는 방법으로 수행한다. 또한, 다른 방법으로서, 상기 텅스텐막(16a) 상에 하드 마스크용 절연막, 즉, 포토리소그라피 공정의 용이성, 식각 공정시의 마스크 기능 및 후속의 자기 정렬된 콘택홀 형성을 고려한 절연막을 형성한 후에, 상기 절연막 상에 감광막 패턴을 형성하고, 그런다음, 절연막 패턴이 형성되도록 상기 감광막 패턴을 마스크로해서 상기 절연막을 식각한 후, 상기 감광막 패턴을 제거하고, 이후, 상기 절연막 패턴을 식각 마스크로해서 상기 텅스텐막(16a), 텅스텐 실리콘 질화막(17b) 및 폴리실리콘막(14)을 식각하는 방법으로 수행한다.Then, as shown in FIG. 2E, the tungsten film 16a, the tungsten silicon nitride film 17b, and the polysilicon film 14 are patterned to form the bit line 20. Here, the patterning of the tungsten film 16a, the tungsten silicon nitride film 17b, and the polysilicon film 14 is performed by forming a photoresist pattern on the tungsten film 16a by a known photolithography process. The laminate film is etched using as a mask, and then the photoresist pattern used as an etching mask is removed. As another method, after forming an insulating film for a hard mask on the tungsten film 16a, that is, an insulating film considering the ease of photolithography process, the mask function in the etching process and the subsequent self-aligned contact hole formation, Forming a photoresist pattern on the insulating film, and then etching the insulating film using the photoresist pattern as a mask to form an insulating film pattern, and then removing the photoresist pattern, and then using the insulating film pattern as an etching mask The tungsten film 16a, the tungsten silicon nitride film 17b, and the polysilicon film 14 are etched.

이상에서와 같이, 본 발명은 티타늄막의 사용없이도 텅스텐 재질의 비트라인을 용이하게 형성할 수 있으며, 특히, 텅스텐막과 접합 영역 사이에 실리사이드화 반응을 억제시킬 수 있는 텅스텐 실리콘 질화막을 형성시키는 것에 의해 상기 접합 영역의 특성 열화를 방지할 수 있다.As described above, the present invention can easily form a tungsten bit line without using a titanium film, and in particular, by forming a tungsten silicon nitride film capable of suppressing a silicide reaction between the tungsten film and the junction region. It is possible to prevent deterioration of the properties of the junction region.

따라서, 소자 특성 및 제조수율을 향상시킬 수 있으며, 아울러, 고집적 소자의 제조에 매우 유리하게 적용시킬 수 있다.Therefore, device characteristics and manufacturing yield can be improved, and in addition, it can be very advantageously applied to the production of highly integrated devices.

한편, 여기에서는 본 발명의 특정 실시예에 대하여 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.Meanwhile, although specific embodiments of the present invention have been described and illustrated, modifications and variations can be made by those skilled in the art. Accordingly, the following claims are to be understood as including all modifications and variations as long as they fall within the true spirit and scope of the present invention.

Claims (7)

반도체 기판 상에 게이트 전극 및 접합 영역을 포함하는 트랜지스터를 형성하는 단계;Forming a transistor comprising a gate electrode and a junction region on a semiconductor substrate; 상기 트랜지스터를 덮도록, 상기 반도체 기판의 전면 상에 층간절연막을 형성하는 단계;Forming an interlayer insulating film on an entire surface of the semiconductor substrate so as to cover the transistor; 상기 층간절연막 상에 박막의 폴리실리콘막을 형성하는 단계;Forming a thin polysilicon film on the interlayer insulating film; 상기 폴리실리콘막 및 층간절연막을 식각해서, 상기 트랜지스터의 접합 영역을 노출시키는 콘택홀을 형성하는 단계;Etching the polysilicon film and the interlayer insulating film to form a contact hole exposing a junction region of the transistor; 상기 콘택홀이 매립되도록, 상기 폴리실리콘막 상에 텅스텐 질화막을 증착하는 단계;Depositing a tungsten nitride film on the polysilicon film to fill the contact hole; 상기 접합 영역과 텅스텐 질화막의 경계면에 텅스텐 실리콘 질화막이 형성되고, 상기 텅스텐 질화막이 텅스텐막으로 변환되도록, 상기 결과물을 열처리하는 단계; 및Heat treating the resultant so that a tungsten silicon nitride film is formed at the interface between the junction region and the tungsten nitride film and the tungsten nitride film is converted into a tungsten film; And 상기 텅스텐막 및 폴리실리콘막을 패터닝하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 비트라인 형성방법.And patterning the tungsten film and the polysilicon film. 제 1 항에 있어서, 상기 폴리실리콘막은 100 내지 500Å 두께로 형성하는 것을 특징으로 하는 반도체 소자의 비트라인 형성방법.2. The method of claim 1, wherein the polysilicon film is formed to a thickness of 100 to 500 microns. 제 1 항에 있어서, 상기 텅스텐 질화막은,The method of claim 1, wherein the tungsten nitride film, 질소 가스가 10 내지 50% 함유된 가스를 이용한 화학기상증착 또는 물리기상증착 공정으로 증착하는 것을 특징으로 하는 반도체 소자의 비트 라인 형성방법.A method for forming a bit line of a semiconductor device, characterized in that the deposition by chemical vapor deposition or physical vapor deposition process using a gas containing 10 to 50% nitrogen gas. 제 1 항에 있어서, 상기 열처리는 N2또는 Ar 분위기에 급속열처리로 수행하는 것을 특징으로 하는 반도체 소자의 비트라인 형성방법.The method of claim 1, wherein the heat treatment is performed by rapid heat treatment in an N 2 or Ar atmosphere. 제 4 항에 있어서, 상기 급속열처리는 900 내지 1,100℃에서 30 내지 90초 동안 수행하는 것을 특징으로 하는 반도체 소자의 비트라인 형성방법.The method of claim 4, wherein the rapid heat treatment is performed at 900 to 1,100 ° C. for 30 to 90 seconds. 제 1 항에 있어서, 상기 텅스텐막 및 폴리실리콘막을 패터닝하는 단계는,The method of claim 1, wherein the patterning of the tungsten film and the polysilicon film is performed. 상기 텅스텐막 상에 감광막 패턴을 형성하는 단계; 상기 감광막 패턴을 마스크로해서, 상기 텅스텐막 및 폴리실리콘막을 식각하는 단계; 및 상기 감광막 패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 비트라인 형성방법.Forming a photoresist pattern on the tungsten film; Etching the tungsten film and the polysilicon film using the photosensitive film pattern as a mask; And removing the photoresist pattern. 제 1 항에 있어서, 상기 텅스텐막 및 폴리실리콘막을 패터닝하는 단계는,The method of claim 1, wherein the patterning of the tungsten film and the polysilicon film is performed. 상기 텅스텐막 상에 하드 마스크용 절연막을 형성하는 단계; 상기 절연막 상에 감광막 패턴을 형성하는 단계; 절연막 패턴이 형성되도록, 상기 감광막 패턴을마스크로해서 상기 절연막을 식각하는 단계; 상기 감광막 패턴을 제거하는 단계; 상기 절연막 패턴을 마스크로해서, 상기 텅스텐막 및 폴리실리콘막을 식각하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 비트라인 형성방법.Forming an insulating film for a hard mask on the tungsten film; Forming a photoresist pattern on the insulating film; Etching the insulating film using the photosensitive film pattern as a mask so that an insulating film pattern is formed; Removing the photoresist pattern; And etching the tungsten film and the polysilicon film by using the insulating film pattern as a mask.
KR1019990060297A 1999-12-22 1999-12-22 Method for forming bit line of semiconductor device KR100318273B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990060297A KR100318273B1 (en) 1999-12-22 1999-12-22 Method for forming bit line of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990060297A KR100318273B1 (en) 1999-12-22 1999-12-22 Method for forming bit line of semiconductor device

Publications (2)

Publication Number Publication Date
KR20010063267A KR20010063267A (en) 2001-07-09
KR100318273B1 true KR100318273B1 (en) 2001-12-24

Family

ID=19628032

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990060297A KR100318273B1 (en) 1999-12-22 1999-12-22 Method for forming bit line of semiconductor device

Country Status (1)

Country Link
KR (1) KR100318273B1 (en)

Also Published As

Publication number Publication date
KR20010063267A (en) 2001-07-09

Similar Documents

Publication Publication Date Title
US5744395A (en) Low resistance, self-aligned, titanium silicide structures, using a single rapid thermal anneal procedure
US4954867A (en) Semiconductor device with silicon oxynitride over refractory metal gate electrode in LDD structure
US6306743B1 (en) Method for forming a gate electrode on a semiconductor substrate
US5838051A (en) Tungsten policide contacts for semiconductor devices
JPH07135317A (en) Self-aligned silicide gate
US8440560B2 (en) Method for fabricating tungsten line and method for fabricating gate of semiconductor device using the same
US7432566B2 (en) Method and system for forming dual work function gate electrodes in a semiconductor device
US6699744B2 (en) Method of forming a MOS transistor of a semiconductor device
US7176096B1 (en) Transistor gate and local interconnect
US7101791B2 (en) Method for forming conductive line of semiconductor device
KR100275733B1 (en) Method for forming MOS transistor having bi-layer spacer
JP3190858B2 (en) Semiconductor device and method of manufacturing the same
KR100318273B1 (en) Method for forming bit line of semiconductor device
US6900118B2 (en) Method for preventing contact defects in interlayer dielectric layer
JPH08264769A (en) Manufacture of semiconductor device
KR100518220B1 (en) Method for forming bit line of semiconductor device
KR100505407B1 (en) Method of etching hard mask layer in semiconductor device
KR20010004047A (en) Method of forming gate for semiconductor device
KR20040001861A (en) Metal gate electrode and method for fabricating the same
US7078342B1 (en) Method of forming a gate stack
KR100340868B1 (en) Method for forming gate electrode in semiconductor device
KR100321720B1 (en) A method for forming gate electrode with tungsten polycide structure in MOS transistor
KR100351895B1 (en) Method for forming bitline in semiconductor device
KR100297325B1 (en) A method of forming silicide in semiconductor device
KR100265997B1 (en) Manufacturing method of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091126

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee