KR100313996B1 - 컴퓨터시스템의바이오스데이터저장장치및방법 - Google Patents

컴퓨터시스템의바이오스데이터저장장치및방법 Download PDF

Info

Publication number
KR100313996B1
KR100313996B1 KR1019980000253A KR19980000253A KR100313996B1 KR 100313996 B1 KR100313996 B1 KR 100313996B1 KR 1019980000253 A KR1019980000253 A KR 1019980000253A KR 19980000253 A KR19980000253 A KR 19980000253A KR 100313996 B1 KR100313996 B1 KR 100313996B1
Authority
KR
South Korea
Prior art keywords
memory
bios data
bios
computer system
control unit
Prior art date
Application number
KR1019980000253A
Other languages
English (en)
Other versions
KR19990065125A (ko
Inventor
고진석
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1019980000253A priority Critical patent/KR100313996B1/ko
Priority to US09/227,159 priority patent/US6282644B1/en
Priority to JP11003099A priority patent/JPH11316686A/ja
Publication of KR19990065125A publication Critical patent/KR19990065125A/ko
Priority to JP2001285192A priority patent/JP2002236589A/ja
Application granted granted Critical
Publication of KR100313996B1 publication Critical patent/KR100313996B1/ko
Priority to JP2005363257A priority patent/JP3884464B2/ja

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4403—Processor initialisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/25—Using a specific main memory architecture
    • G06F2212/251—Local memory within processor subsystem
    • G06F2212/2515—Local memory within processor subsystem being configurable for different purposes, e.g. as cache or non-cache memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Stored Programmes (AREA)
  • Power Sources (AREA)
  • Memory System (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 발명은 컴퓨터시스템의 데이터 저장장치 및 방법에 관한 것으로, 종래의 기술에 있어서는 컴퓨터의 부팅시에만 롬의 기능이 필요한데, 이를 위하여 고가의 롬을 사용함으로써, 원가의 상승을 초래하는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 캐시메모리(Cache Memory)로 사용하는 에스램(SRAM)을 롬을 대신하여 바이오스(BlOS) 저장장치로 이용하는 방법을 제공함으로써, 고가의 롬을 사용할 필요가 없어 원가를 절감하는 효과가 있다.

Description

컴퓨터시스템의 바이오스 데이터 저장장치 및 방법
본 발명은 컴퓨터시스템의 데이터 저장장치 및 방법에 관한 것으로, 특히 컴퓨터에 있어서 바이오스(BlOS) 저장장치인 롬(ROM)을 대신하여 캐시메모리(Cache Memory)로 사용하는 에스렘(SRAM)을 바이오스 저장장치로 이용하는 컴퓨터시스템의 바이오스 데이터 저장장치 및 방법에 관한 것이다.
도 1은 종래 컴퓨터시스템의 구성을 간략하게 보인 블록도로서, 이에 도시된 바와같이 컴퓨터시스템의 부팅시(전원이 인가되면) 롬(11)에 저장되어 있는 컴퓨터시스템의 바이오스 데이터를 롬(11)에서 메인메모리(DRAM, 13)로 복사하는 새도우 (Shadow) 바이오스를 하는데, 이는 대개의 경우 롬은 디램보다 액세스 속도가 느리므로, 새도우 바이오스를 쓰면 속도 향상을 꾀할 수 있기 때문이다.
새도우 바이오스 이후에는 메인메모리(13)의 새도우 엉역을 액세스하므로, 롬(11)의 기능은 필요가 없어 동작을 중지한다.
이를 첨부한 도 2를 참조하여 좀더 상세히 설명하면 다음과 같다.
도 2는 종래 컴퓨터시스템의 동작 흐름도로서, 이에 도시된 바와 같이 컴퓨터시스템에 전원이 인가되면 중앙처리장치(1O)는 일정부분(OFFFFOH)의 어드레스부터 프로그램을 수행 시작하도록 설계되어 있는데, 이곳은 롬 바이오스 영역으로 이 부분에 포스트(POST : Power On Self Test)와 부트랜드(Bootland) 루틴을 넣어두면 컴퓨터시스템에 전원을 인가할때마다 이 내용이 수행되도록 되어 있으며, 일반적으로 각 하드웨어의 직접적인 사용은 해당 하드웨어에 부여된 고유 포트번지로 명령어 및 데이터를 주고 받음으로써 이루어진다.
어느정도 각 하드웨어의 검사가 끝나면 롬(11)에 있는 데이터는 모두 메인메모리(13)의 일정영역에 복사가 되고, 이 과정을 상기에서 설명한 새도우라 하며, 이후부터는 중앙처리장치(10)가 상기 메인메모리(13)의 새도우 영역으로부터 명령어 및 데이터를 가져와 수행한다. 이 새도우 영역에서는 판독만 가능하고, 쓰기는 할 수 없도록 만들어져 있다.
상기와 같이 종래의 기술에 있어서는 컴퓨터의 부팅시에만 롬의 기능이 필요한데, 이를 위하여 고가의 롬을 사용함으로써, 원가의 상승을 초래하는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 롬을 대신하여 캐시메모리(Cache Memory)로 사용하는 에스램(SRAM)을 바이오스 저장장치로 이용하는 장치 및 방법을 제공함에 그 목적이 있다.
도 1은 종래 컴퓨터시스템의 구성을 간략하게 보인 블록도.
도 2는 종래 컴퓨터시스템의 동작 흐름도.
도 3은 본 발명 컴퓨터시스템의 데이터 저장장치의 구성을 보인 블록도.
도 4는 본 발명의 데이터 저장방법에 따른 동작 흐름도.
도 5는 도 4의 상태도.
* 도면의 주요 부분에 대한 부호의 설명
10 : 중앙처리장치 11 : 롬
12, 21 : 제어부 13,22 : 메인메모리
14, 20 : 캐시메모리 23 : 보조전원
24 : 메인전원
이와 같은 목적을 달성하기 위한 본 발명의 구성은, 캐시메모리와 메인 메모리의 동작을 제어하는 제어부와; 메인전원 인가시 상기 제어부의 제어신호에 의해 저장된 바이오스 데이터를 상기 제어부로 전송하고, 메인전원 오프시 상기 제어부의 제어신호에 의해 제어부로부터 전송되는 바이오스 데이터를 저장하는 캐시메모리와; 메인전원 인가시 상기 제어부에서 전송되는 바이오스 데이터를 일정영역에 저장하고, 메인전원 오프시 상기 일정영역에 저장된 바이오스 데이터를 상기 제어부로 전송하는 메인메모리와; 메인전원 오프시 상기 캐시메모리와 제어부에 전원을 공급하는 보조전원과; 컴퓨터시스템의 전체 동작을 제어하는 중앙처리장치로 구성함을 특징으로 한다.
그리고, 방법에 있어서는 메인전원 인가시에 캐시메모리로부터 바이오스 데이터를 읽어 메인메모리의 일정영역에 복사하는 제 1 단계와; 상기 제1 단계의 수행 후, 상기 캐시메모리를 클리어(clear)하고, 상기 메인 메모리의 일정 영역을 쓰기 금지시키기 위해 마스킹(Masking)하는 제2 단계와; 컴퓨터시스템의 동작수행 중 메인전원이 오프되었는가를 판단하는 제3 단계와; 상기 제3 단계의 판단결과 메인전원 오프시 메인메모리의 바이오스 데이터를 캐시메모리에 다시 복사하는 제4단계와; 상기 메인 전원 오프상태에서 상기 캐시메모리와 제어부에 지속적으로 보조전원을 공급하여 상기 캐시메모리의 바이오스 데이터를 계속 유지할 수 있도록 하는 제5단계로 이루어진 것을 특징으로 한다.
또한, 상기 메인전원 인가시 캐시메모리의 복사오류로 인한 컴퓨터시스템의 부팅실패(No-Booting)를 막기 위해서 상기 바이오스 데이터를 씨모스 램(CMOS RAM)으로 백-업(Back-up)하는 것을 특징으로 한다.
일반적으로 컴퓨터 시스템에 있어서 이 백-업하는 방법은 128KB 용량의 씨모스 램(CMOS RAM)에 데이터를 70h, 71h 포트를 이용하여 중앙처리장치가 쓰기(writing)해주는 기술은 이미 사용되는 기술로 알려져있다.
또한, 상기 캐시메모리의 보조전원을 차단하고, 메인메모리를 계속 리프레시(refresh)시키기 위해 메인 메모리에 보조전원을 공급하는 것을 특징으로 한다.
이하, 본 발명의 따른 실시예를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도 3은 본 발명 컴퓨터시스템의 데이터 저장장치의 구성을 보인 블록도로서, 이에 도시한 바와 같이 캐시메모리(20)와 메인 메모리(22)의 동작을 제어하는 제어부(21)와; 메인전원(24)의 인가시 상기 제어부(21)의 제어신호에 의해 저장된 바이오스 데이터를 상기 제어부(21)로 전송하고, 상기 메인전원(24)의 오프시 상기 제어부(21)의 제어신호에 의해 그 제어부(21)로부터 전송되는 바이오스 데이터를 저장하는 상기 캐시메모리(20)와; 상기 메인전원(24)의 인가시 상기 제어부(21)에서 전송되는 바이오스 데이터를 일정영역(25)에 저장하고, 상기 메인전원(24)의 오프시 상기 일정영역(25)에 저장된 바이오스 데이터를 상기 제어부(21)로 전송하는 상기 메인메모리(22)와; 상기 메인전원(24)의 오프시 상기 캐시메모리(20)와 제어부(21)에 전원을 공급하는 보조전원(23)과; 컴퓨터시스템의 전체 동작을 제어하는 중앙처리장치(10)로 구성한다.
이하, 본 발명에 따른 일실시예의 동작 과정을 첨부한 도 4를 참조하여 설명하면 다음과 같다.
도 4는 본 발명의 데이터 저장방법에 따른 동작 흐름도이고, 도 5는 상기 도 4의 동작 흐름을 좀더 자세히 설명하기 위한 상태도로서, 이에 도시한 바와 같이 컴퓨터시스템에 전원이 공급되어 모든 장치들이 초기화되면, 중앙처리장치(10)는 캐시메모리(20)의 롬 바이오스영역(FFFFO)에서부터 바이오스 코드를 수행하기 시작하는데, 처음에 캐시메모리(20)에 저장되어 있는 바이오스 데이터를 액세스하여 메인메모리(22)에 새도우 한 다음 상기 캐시메모리(20)의 바이오스 영역(26)을 클리어시키고, 상기 중앙처리장치(10)는 바이오스 코드를 상기 메인메모리(22)의 새도우 영역으로부터 읽어들여 동작을 시작한다. 단, 동작을 시작하기 전에 메인메모리(22)에 있는 바이오스 영역(25)은 마스킹(masking)을 시켜 쓰기가 금지되도록 한다.
상기 마스킹을 시키는 동작은 메인메모리(22)의 일정영역을 쓰기 금지시켜, 다른 디바이스가 이 일정영역에 데이터를 쓰기(writing)시키고자 할 때 중앙처리장치(1O)가 이 영역의 어드레스 및 입출력 쓰기(writing)신호를 무효(invalid)의 상태로 처리함으로써 쓰기를 금지시키며, 이는 알려진 기술이다.
이후 메인전원(24)이 오프되면 이를 제어부(21)에서 검출하여 먼저 메인메모리(22)에 있는 바이오스 데이터를 다시 캐시메모리(20)에 복사하여 준 후 전원이 완전히 꺼지도록 한다. 즉, 메인전원 오프 스위치가 눌러졌을 경우 제어부(21)에서 전원오프신호를 인식하여 메인메모리(22)의 바이오스 데이터를 캐시메모리(20)에 복사해주고, 복사완료 후 메인전원(24)에 복사완료신호를 보내 전원이 완전히 꺼지게 한다.
이때, 혹시 있을지도 모르는 캐시메모리(20)의 복사오류로 인한 컴퓨터시스템의 부팅실패(NO-Booting)를 막기 위해서 제어부(21)의 씨모스 영역(27)에 미리 기본적인바이오스 기능을 저장해놓고, 보조전원(23)을 이용하여 상기 캐시메모리(20)와 제어부(21)에 계속 전원을 공급함으로써, 바이오스 데이터를 계속 유지할 수 있도록 하여준다.
상기에서 서술한 전원 오프상태에서 캐시메모리(SRAM)에 계속 전원을 공급하여 주는 것을 대신하여 메인메모리의 FOOO 세그먼트(Segment)에 보조전원을 공급하여 계속 리프레시(refresh)시키고, 상기 캐시메모리(SRAM)에는 전원공급을 차단하여도 된다.
이상에서 설명한 바와 같이 본 발명 컴퓨터시스템의 저장장치 및 방법은 캐시메모리를 바이오스 저장장치로 사용함으로써, 고가의 롬을 사용할 필요가 없어 원가를 절감하는 효과가 있다.

Claims (10)

  1. (2회정정) 컴퓨터 시스템의 바이오스(Bl0S)데이터 저장장치에 있어서, 파워오프시 바이오스데이터를 저장하는 캐시메모리와; 파워 온시, 상기 캐시메모리내의 바이오스 데이터를 저장하는 메인메모리와; 상기 컴퓨터 시스템에 공급될 메인전원과 캐시메모리에 전원을 공급할 보조전원으로 이루어진 전원부와; 파워 온시, 상기 캐시메모리에 저장된 바이오스 데이터를 상기 메인 메모리로 복사하는 제어부로 구성하여 된 것을 특징으로 하는 컴퓨터시스템의 바이오스 데이터 저장장치.
  2. (2회정정) 바이오스 데이터를 저장하는 캐시메모리, 메인메모리와, 제어부로 이루어진 컴퓨터시스템에 있어서, 메인 전원 인가시, 상기 캐시메모리로부터 바이오스 데이터를 읽어 상기 메인메모리의 일정영역에 복사하는 제1 단계와; 상기 캐시메모리를 클리어하고, 상기 메인 메모리의 일정 영역을 쓰기 금지시키는 제2 단계와; 상기 시스템의 동작수행 중 상기 메인전원 오프를 판단하는 제3 단계와; 상기 판단결과, 메인전원 오프시 상기 메인메모리의 바이오스 데이터를 상기 캐시메모리에 다시 복사하는 제4단계와; 상기 캐시메모리에 지속적으로 보조전원을 공급하는 제5 단계로 이루어진 것을 특징으로 하는 컴퓨터시스템의 바이오스 데이터 저장방법.
  3. (2회정정) 제2항에 있어서, 상기 제1단계는 상기 바이오스 데이터를 씨모스 램(CMOS RAM)으로 백-업(Back-up)함을 포함하는 것을 특징으로 하는 컴퓨터시스템의 바이오스 데이터 저장방법.
  4. (정정) 제1항에 있어서, 상기 제어부는 상기 메인메모리에 있는 일정영역을 마스킹(Masking)시켜 쓰기 금지시키게 구성된 것을 특징으로 하는 컴퓨터 시스템의 바이오스 데이터 저장장치.
  5. (정정) 제1항에 있어서, 상기 제어부는 상기 캐시메모리의 바이오스영역을 클리어시키게 구성된 것을 특징으로 하는 컴퓨터 시스템의 바이오스 데이터 저장장치.
  6. (신설) 제1항에 있어서, 상기 제어부는 파워 오프시 상기 메인 메모리내의 바이오스를 상기 캐시메모리로 복사하게 구성된 것을 특징으로 하는 컴퓨터 시스템의 바이오스 데이터 저장장치.
  7. (신설) 제1항에 있어서, 상기 제어부는 메인 전원 인가시에 상기 캐시메모리의 복사 오류로 인한 컴퓨터 시스템의 부팅실패를 막기 위해서 상기 바이오스 데이터를 씨모스 램으로 백업하게 구성된 것을 특징으로 하는 컴퓨터 시스템의 바이오스 데이터 저장장치.
  8. (신설) 컴퓨터 시스템의 바이오스 데이터 저장장치에 있어서, 바이오스 데이터를 저장하는 롬타입이 아닌 제1메모리와; 상기 제1메모리에 저장된 바이오스 데이터를 억세스하고, 상기 바이오스 데이터에 근거하여 컴퓨터 시스템을 부팅하는 중앙처리장치와; 상기 중앙처리장치의 명령에 의해 상기 제1메모리로부터 바이오스 데이터를 복사하고, 상기 제1메모리를 클리어하는 제어부와; 상기 제어부에서 복사된 바이오스 데이터를 저장하기 위한 제2메모리로 구성된 것을 특징으로 하는 컴퓨터 시스템의 바이오스 데이터 저장장치.
  9. (신설) 제8항에 있어서, 파워 오프시, 상기 제어부가 상기 제2메모리에 저장된 바이오스 데이터를 복사하여 상기 제1메모리에 저장하도록 지시하기 위한 메인전원 제어부와, 컴퓨터 파워 오프시, 상기 제1메모리에 저장된 바이오스 데이터를 유지하도록 제1메모리와 제어부에 전원을 공급하는 보조전원제어부를 포함하여 구성된 것을 특징으로 하는 컴퓨터 시스템의 바이오스 데이터 저장장치.
  10. (신설) 롬타입이 아닌 제1메모리에 저장된 바이오스 데이터를 억세스하는 제1단계와; 상기 억세스된 바이오스 데이터에 의하여 컴퓨터 시스템을 부팅하는 제2단계와; 상기 바이오스 데이터를 제2메모리에 저장하는 제3단계와; 상기 바이오스 데이터를 저장하고 있는 제2메모리를 마스킹하는 제4단계와; 상기 제1메모리의 바이오스 데이터를 클리어하는 제5단계와; 컴퓨터 시스템 동작시 상기 제2메모리내의 바이오스 데이터를 억세스하는 제6단계로 이루어진것을 특징으로 하는 컴퓨터 시스템의 바이오스 데이터 처리방법.
KR1019980000253A 1998-01-08 1998-01-08 컴퓨터시스템의바이오스데이터저장장치및방법 KR100313996B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019980000253A KR100313996B1 (ko) 1998-01-08 1998-01-08 컴퓨터시스템의바이오스데이터저장장치및방법
US09/227,159 US6282644B1 (en) 1998-01-08 1999-01-08 Apparatus and method for storing BIOS data of computer system
JP11003099A JPH11316686A (ja) 1998-01-08 1999-01-08 コンピュ―タシステムのｂｉｏｓデ―タ格納装置及びその駆動方法
JP2001285192A JP2002236589A (ja) 1998-01-08 2001-09-19 コンピュータシステムのｂｉｏｓデータ格納装置及びその駆動方法
JP2005363257A JP3884464B2 (ja) 1998-01-08 2005-12-16 コンピュータシステムのｂｉｏｓデータ格納装置及びその駆動方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980000253A KR100313996B1 (ko) 1998-01-08 1998-01-08 컴퓨터시스템의바이오스데이터저장장치및방법

Publications (2)

Publication Number Publication Date
KR19990065125A KR19990065125A (ko) 1999-08-05
KR100313996B1 true KR100313996B1 (ko) 2001-12-28

Family

ID=36620539

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980000253A KR100313996B1 (ko) 1998-01-08 1998-01-08 컴퓨터시스템의바이오스데이터저장장치및방법

Country Status (3)

Country Link
US (1) US6282644B1 (ko)
JP (3) JPH11316686A (ko)
KR (1) KR100313996B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9990207B2 (en) 2014-02-07 2018-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, device, and electronic device

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6567911B1 (en) * 1999-12-06 2003-05-20 Adaptec, Inc. Method of conserving memory resources during execution of system BIOS
US7080205B2 (en) * 2000-03-29 2006-07-18 Fujitsu Siemens Computer Gmbh Arrangement and method for reducing the processing time of a data processing device
US6704840B2 (en) * 2001-06-19 2004-03-09 Intel Corporation Computer system and method of computer initialization with caching of option BIOS
US20040103272A1 (en) * 2002-11-27 2004-05-27 Zimmer Vincent J. Using a processor cache as RAM during platform initialization
US7424603B2 (en) * 2003-12-18 2008-09-09 Intel Corporation Method and apparatus to store initialization and configuration information
US7496740B2 (en) * 2004-07-26 2009-02-24 Hewlett-Packard Development Company, L.P. Accessing information associated with an advanced configuration and power interface environment
KR100654446B1 (ko) * 2004-12-09 2006-12-06 삼성전자주식회사 보안 부팅 장치 및 방법
CN100428158C (zh) * 2005-12-28 2008-10-22 技嘉科技股份有限公司 快速初始化bios的方法与装置
ES2691027T3 (es) * 2006-09-29 2018-11-23 Nokia Technologies Oy Aparato, método y producto de programa informático que proporciona uso de E-DCH como canal compartido de RACH
PL2090042T3 (pl) * 2006-10-30 2012-08-31 Nokia Technologies Oy Dostarczanie parametrów dostępu bezpośredniego na ulepszony dedykowany kanał (E-DCH)
US8897276B2 (en) * 2007-01-25 2014-11-25 Nokia Corporation Collision detection for random access procedure
DE102007044199A1 (de) * 2007-09-17 2009-04-02 Fujitsu Siemens Computers Gmbh Steuergerät für einen Massenspeicher und Verfahren zum Bereitstellen von Daten für einen Startvorgang eines Computers
US20100228960A1 (en) * 2009-03-06 2010-09-09 Shih-Yuan Huang Virtual memory over baseboard management controller
US8589629B2 (en) * 2009-03-27 2013-11-19 Advanced Micro Devices, Inc. Method for way allocation and way locking in a cache
JP2012015812A (ja) * 2010-06-30 2012-01-19 Kyocera Mita Corp 画像形成装置
JP5609333B2 (ja) * 2010-07-05 2014-10-22 富士通株式会社 起動処理方法、情報処理装置、起動処理プログラム及び同プログラムを記録したコンピュータ読取可能な記録媒体
CN103999042B (zh) 2011-10-26 2018-03-30 惠普发展公司，有限责任合伙企业 加载引导数据
US9753858B2 (en) 2011-11-30 2017-09-05 Advanced Micro Devices, Inc. DRAM cache with tags and data jointly stored in physical rows
US8984368B2 (en) 2012-10-11 2015-03-17 Advanced Micro Devices, Inc. High reliability memory controller
JP6478562B2 (ja) 2013-11-07 2019-03-06 株式会社半導体エネルギー研究所 半導体装置
JP6420165B2 (ja) * 2014-02-07 2018-11-07 株式会社半導体エネルギー研究所 半導体装置
JP2015191606A (ja) * 2014-03-28 2015-11-02 富士通株式会社 情報処理装置、情報処理装置の制御方法及び情報処理装置の制御プログラム

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62242257A (ja) * 1986-04-15 1987-10-22 Canon Inc システムのバツクアツプ方式
US5202994A (en) * 1990-01-31 1993-04-13 Hewlett-Packard Company System and method for shadowing and re-mapping reserved memory in a microcomputer
US5603011A (en) * 1992-12-11 1997-02-11 International Business Machines Corporation Selective shadowing and paging in computer memory systems
EP0685093A4 (en) * 1993-02-19 1997-04-02 Elonex Technologies Inc COMPRESSED BIOS SYSTEM.
JP3302841B2 (ja) * 1994-01-31 2002-07-15 株式会社東芝 コンピュータシステム
GB2290890B (en) * 1994-06-29 1999-03-24 Mitsubishi Electric Corp Information processing system
US5836013A (en) * 1994-08-11 1998-11-10 Phoenix Technologies Ltd. Method and apparatus for compressing system read only memory in a computing system
US5951685A (en) * 1996-12-20 1999-09-14 Compaq Computer Corporation Computer system with system ROM including serial-access PROM coupled to an auto-configuring memory controller and method of shadowing BIOS code from PROM

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9990207B2 (en) 2014-02-07 2018-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, device, and electronic device

Also Published As

Publication number Publication date
JP2006139795A (ja) 2006-06-01
KR19990065125A (ko) 1999-08-05
US6282644B1 (en) 2001-08-28
JP2002236589A (ja) 2002-08-23
JP3884464B2 (ja) 2007-02-21
JPH11316686A (ja) 1999-11-16

Similar Documents

Publication Publication Date Title
KR100313996B1 (ko) 컴퓨터시스템의바이오스데이터저장장치및방법
KR100448905B1 (ko) 낸드플래쉬메모리를 시스템구동 및 저장용으로 사용하는장치
KR101602360B1 (ko) 시스템 고속 부팅 장치 및 방법
JPH07129287A (ja) コンピュータ装置
KR20010026600A (ko) 플래시 메모리의 실시간 처리방법
CN114661368B (zh) 一种芯片及其启动方法
JPH04133102A (ja) プログラマブル・コントローラ及びその制御方法
KR970066888A (ko) 불 휘발성 메모리를 사용한 마이크로컴퓨터
JPH10133714A (ja) 集積回路装置
JPH10269075A (ja) 動作制御情報の更新方法およびそれを用いたデータ処理装置
US7107407B2 (en) Arithmetic unit with reduced startup time and method of loading data
JPH05216507A (ja) プログラマブルコントローラのプログラム変更方法
JP2019008642A (ja) 半導体装置、及びフラッシュメモリ制御方法
JPH0411895B2 (ko)
KR19990012409A (ko) 레지스터 제어 방법
JPH04296954A (ja) メモリシステム
KR101545709B1 (ko) 원비트 싱크 기능을 구비한 하이브리드 메모리를 사용하여 부팅 프로세스를 수행하는 방법 및 시스템
JPH1153224A (ja) ウォッチドッグタイマ及びマイクロコンピュータ
JPH03158927A (ja) プログラム処理装置
JPS61134850A (ja) 従属プロセツサのデバツグ方法
JPH0635694A (ja) マイクロプログラム走行停止制御装置及び方法
JPH06348581A (ja) メモリアクセス制御装置
JP2001265468A (ja) 基板及びプロセッサのリセット方式
JPS63298654A (ja) マイクロコンピユ−タ
JPH02125303A (ja) ブログラマブル・コントローラ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100929

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee