KR100311485B1 - 반도체소자의격리막형성방법 - Google Patents

Abstract

본 발명은 반도체 소자의 격리막 형성방법에 관한 것으로 고집적화되어 가는 반도체 공정기술에 있어서 1차 생성된 필드 산화막을 습식 식각하고 반도체 기판을 건식 식각하여 필드 산화막을 형성하므로 실리콘 기판위로 성장된 필드 산화막이 없어지므로서 단차를 줄일 수 있고 후 공정의 패턴(pattern)이 용이하여 평탄화에 매우 용이하다.

이와 같은 발명은 실리콘 기판위에 제1산화막과 제1질화막을 차례로 형성하고 필드 영역과 액티브 영역을 정의하여 필드 영역의 제1질화막을 선택적으로 제거하는 공정, 상기 제1질화막을 마스크로 하여 필드 영역에 제1필드 산화막을 형성하는 공정, 상기 제1필드 산화막을 습식 식각으로 제거한후, 제1질화막을 마스크로 하여 기판을 소정 깊이로 건식 식각하는 공정, 필드 영역에 필드 이온 주입하고 노출된 기판에 선택적으로 제2산화막을 형성하고 전면에 제2질화막을 형성하는 공정, 상기 결과물 전면에 제3산화막을 증착하고 에치-백하여 제2질화막 측면에 산화막 측벽을 형성하는 공정, 산화막 측벽을 마스크로 하여 제2질화막을 제거하는 공정, 상기 산화막 측벽을 제거하고 제1, 제2질화막을 마스크로하여 소자 격리용 제2필드 산화막을 형성하는 공정, 상기 제1질화막과 제2질화막을 제거하는 공정을 포함하여 이루어지는 반도체 소자의 격리막 형성방법이다.

Description

반도체 소자의 격리막 형성방법

제 1 도는 종래기술에 의한 반도체 소자의 격리막 형성방법을 도시한 공정 순서도

제 2 도는 본 발명에 의한 반도체 소자의 격리막 형성방법을 도시한 공정순서도

* 도면의 주요부분에 대한 부호의 설명

1 : P형 실리콘 기판 2 : 제1산화막

3 : 제1질화막 4 : 감광막

5 : 제1필드 산화막 6 : 보론이온 주입층

7 : 제2산화막 8 : 제2질화막

9 : 제3산화막 10 : 산화막 측벽

11 : 제2필드 산화막

본 발명은 반도체 소자의 격리막 형성방법에 관한 것으로 특히 필드 산화막 형성시 발생되는 단차를 개선하기에 적당하도록 한 반도체 소자의 격리막 형성방법에 의한 것이다.

반도체 장치가 고집적화됨에 따라 소자의 격리막 형성방법도 여러가지 다양하게 제시되고 있다.

이중 종래 사용하던 한가지 방법을 제1도를 참조하여 설명하면 다음과 같다.

먼저, 제1도 (a)와 같이 P형 실리콘 기판(12)상에 얇은 산화막(13)과 질화막(14)을 형성한다.

이어서 제1도 (b)와 같이 상기 결과물 전면에 감광막을 형성하고 노광 및 현상공정을 통해 선택적으로 액티브 영역에만 감광막(15)이 남도록 패터닝(Patterning) 한다.

다음에 제1도 (c)와 같이 상기 감광막(15)을 마스크로 이용하여 상기 질환막(14)을 선택적으로 제지한 후 감광막(15)을 제거한다.

다음에 제1도(d)와 같이 상기 질화막(14)을 마스크로하여 필드 영역에 보론(P형) 이온을 주입하여 P형 실리콘 기판내에 보론(P형)이온 주입층(16)을 형성한다.

다음에 제1도 (e)와 같이 O₂분위기에서 열처리를 행하여 소자분리를 위한 필드 산화막(17)을 형성한다.

다음에 제1도 (f)와 같이 상기 질화막(15)을 제거하면 소자의 격리막 형성공정이 완료된다.

그러나, 이와 같은 종래의 소자의 격리막 형성방법은 실리콘 기판의 평탄화가 용이하지 못하고 단차의 생성요인이 되어 후 공정의 패턴형성이 용이하지 못하여 고집적화 되어 가는 반도체의 공정기술에 역행시되는 문제점을 가지고 있었다.

본 발명은 상술한 문제점을 해결하기 위하여 안출한 것으로 실리콘 기판을 식각하여 단차를 줄일 수 있고 고집적화에 적당하도록 한 소자 분리방법을 제공하는데 그 목적이 있다.

상기 목적을 달성하기 위한 본 발명의 반도체 소자의 격리막 형성방법은 실리콘 기판위에 제1산화막과 제1질화막을 차례로 형성하고 필드 영역과 액티브 영역을 정의하여 필드 영역의 제1질화막을 선택적으로 제거하는 공정, 상기 제1질화막을 마스크로 하여 필드 영역에 제1필드 산화막을 형성하는 공정, 상기 제1필드 산화막을 습식 식각으로 제거한 후, 제1질화막을 마스크로 하여 기판을 소정 깊이로 건식 식각하는 공정, 필드 영역에 필드 이온 주입하고 노출된 기판에 선택적으로 제2산화막을 형성하고 전면에 제2질화막을 형성하는 공정, 상기 결과물 전면에 제3산화막을 증착하고 에치-백하여 제2질화막 측면에 산화막 측벽을 형성하는 공정, 산화막 측벽을 마스크로 하여 제2질화막을 제거하는 공정, 상기 산화막 측벽을 제거하고, 제1, 제2질화막을 마스크로하여 소자 격리용 제2필드 산화막을 형성하는 공정, 상기 제1질화막과 제2질화막을 제거하는 공정을 포함하여 이루어짐을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.

제2도에 본 발명의 반도체 소자의 격리막 형성방법을 도시하였다.

먼저 제2도 (a)와 같이 P형 실리콘 기판(1)위에 제1산화막(2)과 제1질화막(3)을 차례로 형성한다.

이어서 제2도 (b)와 같이 노광 및 현상 공정으로 액티브 영역에만 남도록 감광막 (4)을 패터닝(Patterning)한다.

이어서 제2도 (c)와 같이 감광막(4)을 마스크로 이용하여 필드 영역의 제1질화막(3)을 선택적으로 제거한 후 감광막(4)을 제거한다.

이어서 제2도 (d)와 같이 상기 결과물을 O₂분위기에서 열처리하여 소자 격리용 제1필드 산화막(5)을 형성한다.

이어서 제2도(e)와 같이 제1질화막(3)을 마스크로 이용하여 상기 제1필드 산화막(5)을 습식 식각으로 제거한다.

이어서 제2도 (f)와 같이 제1질화막(3)을 마스크로 이용하여 상기 P형 실리콘 기판(1)의 필드 영역을 건식으로 추가 식각한다.

이어서 제2도 (g)와 같이 필드 영역에 보론(P형)이온을 주입하여 P형 실리콘 기판 (1)내에 보론(P형)이온 주입층(6)을 형성한다.

이어서 제2도 (h)와 같이 노출된 기판 표면을 열산화하여 부분적으로 제2산화막 (7)을 형성하고 전면에 제2질화막(8)을 형성한다.

이어서 제2도 (i)와 같이 상기 결과물 전면에 CVD(Chemical Vapour Deposition : 화학 기상 증착법) 방식으로 제3산화막(9)을 형성한다.

이어서 제2도 (j)와 같이 상기 제3산화막(9)을 에치-백(etch-back)하여 제2질화막(8) 측면에 산화막 측벽(10)을 형성하고 산화막 측벽(10)을 마스크로 이용하여 선택적으로 제2질화막(8)을 제거한다.

이어서 제2도 (k)와 같이 상기 산화막 측벽(10)을 습식 식각으로 제거한다.

이어서 제2도 (l)과 같이 상기 결과물 O₂분위기에서 열처리하여 소자 격리용 제2필드 산화막(11)을 형성한다.

이어서 제2도 (m)과 같이 상기 제1질화막(3)과 제2질화막(8)을 제거하여 반도체 소자의 격리막을 형성한다.

이상에서 설명한 바와 같은 본 발명의 반도체 소자 격리막 형성방법에 있어서는 단차를 줄이고, 후 공정이 용이하고 반도체 소자의 평탄화를 가져오는 효과가 있다.

Claims (3)

1. 실리콘 기판위에 제1산화막과 제1질화막을 차례로 형성하고 필드영역과 액티브 영역을 정의하여 필드 영역의 제1질화막을 선택적으로 제거하는 공정, 상기 제1질화막을 마스크로 하여 필드 영역에 제1필드 산화막을 형성하는 공정, 상기 제1필드 산화막을 습식 식각으로 제거한 후, 제1질화막을 마스크로 하여 기판을 소정 깊이로 건식 식각하는 공정, 필드 영역에 필드 이온 주입하고 노출된 기판에 선택적으로 제2산화막을 형성하고 전면에 제2질화막을 형성하는 공정, 상기 결과물 전면에 제3산화막을 증착하고, 에치-백하여 제2질화막 측면에 산화막 측벽을 형성하는 공정, 산화막 측벽을 마스크로 하여 제2 질화막을 제거하는 공정, 상기 산화막 측벽을 제거하고 제1, 제2 질화막을 마스크로하여 소자 격리용 제2 필드 산화막을 형성하는 공정, 상기 제1 질화막과 제2 질화막을 제거하는 공정을 포함하여 이루어짐을 특징으로 하는 반도체 소자의 격리막 형성방법.
2. 제1항에 있어서, 제2산화막은 노출된 기판을 열산화하여 형성함을 특징으로 하는 반도체 소자의 격리막 형성방법.
3. 제1항에 있어서, 제3산화막을 습식 식각으로 제거함을 특징으로 하는 반도체 소자의 격리막 형성방법.