KR100303448B1 - 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 - Google Patents

액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR100303448B1
KR100303448B1 KR1019990014897A KR19990014897A KR100303448B1 KR 100303448 B1 KR100303448 B1 KR 100303448B1 KR 1019990014897 A KR1019990014897 A KR 1019990014897A KR 19990014897 A KR19990014897 A KR 19990014897A KR 100303448 B1 KR100303448 B1 KR 100303448B1
Authority
KR
South Korea
Prior art keywords
layer
film
gate
electrode
pixel
Prior art date
Application number
KR1019990014897A
Other languages
English (en)
Other versions
KR20000067258A (ko
Inventor
이경남
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990014897A priority Critical patent/KR100303448B1/ko
Publication of KR20000067258A publication Critical patent/KR20000067258A/ko
Application granted granted Critical
Publication of KR100303448B1 publication Critical patent/KR100303448B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Geometry (AREA)

Abstract

본 발명에 따른 한 기판에 화소 전극과 공통 전극을 가지는 액정 표시 장치용 박막 트랜지스터 기판에서는, 게이트선이 가로 방향으로 절연 기판 위에 형성되어 있고, 데이터선은 세로 방향으로 게이트선과 교차하고 있으며, 데이터선과 게이트선은 게이트 절연막 및 반도체층 및 도핑된 반도체층의 삼층막 패턴에 의해 서로 절연되어 있다. 게이트선과 데이터선에 의해 둘러싸인 화소 영역에는 드레인 전극이 형성되어 있는데, 이 드레인 전극은 게이트선과 삼층막 패턴을 매개로 하여 중첩하고 있으며, 이로부터 화소 전극선이 연장되어 있다. 화소 전극선으로부터 연장된 서로 나란한 다수의 화소 전극이 화소 영역 내에 형성되어 있고, 화소 전극과 나란히 번갈아 배열되도록 다수의 공통 전극이 형성되어 있다. 또한, 화소 영역 내에서 보호 절연막, 도핑된 반도체층, 반도체층 및 게이트 절연막이 제거되어 있다. 이처럼, 본 발명에서는, 화소 전극과 공통 전극이 동일한 기판 면에 형성되어 있고 그 상부의 절연막 성분은 모두 제거되어 있어서, 직류 성분을 잔류시키는 주요 원인이 제거되므로 잔상 문제가 해결된다.

Description

액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법{a liquid crystal display and a manufacturing method thereof}
본 발명은 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법에 관한것으로서, 특히 공통 전극과 화소 전극이 하나의 기판에 형성되어 있는 방식의 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법에 관한 것이다.
일반적으로 액정 표시 장치는 두 장의 기판 사이에 액정을 주입하고, 여기에 가하는 전장의 세기를 조절하여 광 투과량을 조절하는 구조로 되어 있다.
박막 트랜지스터 기판 위에 공통 전극과 화소 전극이 모두 형성되어 있는 방식의 액정 표시 장치에서는, 전압이 인가되면 기판에 대해 수평한 방향의 전계가 형성되고 액정 분자들은 수평 전계에 따라 기판과 평행한 면 내에서 회전하기 때문에, 거시적으로 관찰되는 액정의 굴절율이 다른 방식의 표시 장치에 비해 작아져 대비비가 향상되고 시야각이 넓어진다. 그러나, 다수의 불투명한 공통 전극과 화소 전극이 화소 영역 내에 배치되어 있기 때문에 상부 기판 및 하부 박막 트랜지스터 기판에 각각 투명한 공통 전극 및 화소 전극을 가지는 비틀린 네마틱 방식의 액정 표시 장치에 비해 상대적으로 개구율이 낮아지는 단점이 있다.
그러면 도 1을 참고로 하여 종래의 기술에 따른 액정 표시 장치용 박막 트랜지스터 기판에 대하여 좀 더 설명한다.
도 1은 종래의 기술에 따른 액정 표시 장치용 박막 트랜지스터 기판 내에 전극 배치를 개략적으로 보여주는 단면도이다.
도 1에 도시한 바와 같이, 절연 기판(10) 위에 공통 전압이 인가되는 공통 전극(20)이 불투명한 금속으로 형성되어 있고, 공통 전극(20) 위에는 산화 규소막 또는 질화 규소막 등으로 게이트 절연막(30)이 형성되어 있으며, 그 위에 불투명한 금속으로 화소 전극(40)이 형성되어 있다. 이때, 화소 전극(40)은 공통 전극(20)과 나란하게 일정 간격을 가지고 배치되어 있다. 또한, 화소 전극(40) 위에는 질화 규소막(SiNx) 등으로 보호 절연막(50)이 형성되어 있다.
이처럼, 공통 전극(20)과 화소 전극(40)이 게이트 절연막(30)을 매개로 하여 서로 다른 층에 형성되어 있는 구조에서는 동일한 층에 화소 전극(20)과 화소 전극(40)이 형성되어 있는 경우에 비해 두 전극(20, 40)을 동작시키기 위해서 상대적으로 높은 구동 전압이 필요하다. 또한, 화소 전극(40) 상부에 보호 절연막(50)이 덮여 있는 구조에서는 보호 절연막(50)이 덮여 있지 않은 구조에 비하여 상대적으로 높은 구동 전압이 요구된다.
구동 전압 값을 낮추기 위한 구조로서, '98 SID 에 실린 MITSUBISHI 논문에는 공통 전극과 화소 전극이 동일한 층, 즉 보호 절연막 위에 형성되어 있으며, 전극의 상부에 절연막이 존재하지 않는 구조가 제시되어 있다.
그러면, 다음에서 화소 전극(40) 상부에 형성되어 있는 보호 절연막의 두께에 따른 구동 전압, 화소 전극(40)과 공통 전극(20) 사이의 간격, 그리고 개구율 사이의 관계를 도 2의 그래프를 참고로 하여 설명한다.
도 2는 전극 상부에 존재하는 질화 규소막의 두께에 따른 구동 전압, 전극 간격 및 개구율 사이의 관계를 개략적으로 보여주는 그래프로서, 질화 규소막의 두께가 각각 900 nm (a), 300 nm (b), 0 nm (c)인 경우를 예로 들어 도시하였다.
도 2에 도시한 바와 같이, 공통 전극(20)과 화소 전극(40) 사이의 간격(db)이 동일하다면 질화 규소막의 두께가 300 nm 인 경우(b)에 요구되는 구동 전압(Vb)이 900 nm 인 경우(a)에 요구되는 구동 전압(Va)보다 작으며, 질화 규소막이 존재하지 않는 경우(c)에 요구되는 구동 전압(Vc)은 이보다 더욱 작다.
이를 역으로 살펴보면, 동일한 구동 전압(Vb)을 사용하여 표시 장치를 구동시키고자 할 때에, 질화 규소막의 두께가 얇을수록 두 전극(20, 40) 사이의 간격(da＜db＜dc)을 넓게 설계할 수 있으며, 이에 따라 하나의 화소 영역 내에 상대적으로 적은 수의 전극(20, 40)을 배치시켜 표시 장치를 구동시킬 수 있다.
이때, 두 전극(20, 40) 사이의 간격이 증가할 수록 개구율(A/R)이 선형에 가깝게 증가하는 사실을 알 수 있다. 이에 따라, 광 투과율이 증가한다.
또한, 보호 절연막 두께가 감소할수록 보호 절연막에 흡수되는 빛의 양이 줄어 광 투과율이 증가하는 경향이 있다. 이외에도, 보호 절연막의 두께가 감소할수록, 보호 절연막에 잔류하는 직류(direct current : DC) 성분이 감소하며, 이에 따라 잔상 문제가 감소하는 경향이 있다.
한편, 종래의 액정 표시 장치용 박막 트랜지스터 기판은 일반적으로 6매의 마스크를 사용하여 형성한다. 즉, 게이트 배선 및 공통 배선, 반도체 패턴, 소스 및 드레인 전극, 데이터선 및 화소 전극, 접촉구 형성, 그리고 보호 절연막을 형성하는 단계에서 각각 마스크가 필요하다. 따라서, 마스크 수가 많고, 제조 공정이 복잡하다.
본 발명의 과제는 개구율이 향상되는 액정 표시 장치용 박막 트랜지스터 기판을 제공하는 것이다.
본 발명의 다른 과제는 직류 성분이 줄어들어 잔상이 제거되는 액정 표시 장치용 박막 트랜지스터 기판을 제공하는 것이다.
본 발명의 다른 과제는 마스크 수가 줄어들고 공정이 단순해 지는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법을 제시하는 것이다.
도 1은 종래의 기술에 따른 액정 표시 장치용 박막 트랜지스터 기판의 전극 배치를 보여주는 단면도이고,
도 2는 전극 상부에 존재하는 절연막의 두께에 따른 구동 전압, 전극 간격 및 개구율 사이의 관계를 개략적으로 보여주는 그래프이고,
도 3은 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고,
도 4는 도 3의 IV-IV' 선에 대한 단면도이고,
도 5는 도 3의 V-V' 선에 대한 단면도이고,
도 6은 도 3의 VI-VI' 선에 대한 단면도이고,
도 7a 내지 9d는 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법을 공정 순서에 따라 도시한 평면도 및 단면도이다.
이러한 과제를 해결하기 위하여 본 발명에서는 화소 전극과 공통 전극이 절연 기판 면에 형성되도록 하고, 두 전극 상부에는 게이트 절연막과 보호 절연막이 제거되도록 한다.
본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판에서는 절연 기판 위에 각각 가로와 세로 방향으로 다수의 게이트선과 데이터선이 형성되어 있으며, 이들은 게이트 절연막 및 반도체층 및 도핑된 반도체층의 삼층막 패턴에 의해 절연되어 교차하고 있다. 삼층막 패턴을 매개로하여 드레인 전극이 게이트선과 중첩하고 있고, 드레인 전극으로부터 다수의 화소 전극이 연장되어 있으며, 이 화소 전극들은 데이터선과 게이트선이 교차하여 구획하는 화소 영역 내의 기판 면에 서로 나란하게 형성되어 있다. 또한, 화소 영역 내의 기판 면에는 다수의 공통 전극이 화소 전극과 나란하게 번갈아 배열되도록 형성되어 있다.
여기에서, 데이터선, 데이터선으로부터 드레인 전극에 이르는 채널부 및 드레인 전극을 보호 절연막이 덮고 있을 수 있으며, 이 경우 화소 영역 내부의 공통전극과 화소 전극 상부에서는 보호 절연막이 제거되는 것이 바람직하다.
또한, 데이터선, 드레인 전극 및 화소 전극은 하부 크롬막 및 상부 알루미늄 합금막의 이중막 구조로 형성되어 있을 수 있으며, 게이트선 및 공통 전극 역시 하부 금속막 및 상부 알루미늄막의 이중막 구조로 형성되어 있을 수 있다. 이때, 화소 영역 내에서는 공통 전극의 상부 알루미늄막과 화소 전극의 상부 알루미늄 합금막이 제거되어 있는 것이 바람직하다.
본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에서는 절연 기판 위에 제1 금속막을 증착하고, 이를 패터닝하여 게이트선과 다수의 공통 전극 등의 제1 배선을 형성한 다음, 이 위에 게이트 절연막, 반도체층, 도핑된 반도체층의 삼층막을 증착한다. 이후, 삼층막을 패터닝하여 게이트선과 공통 전극을 감싸도록 제1 삼층막 패턴을 형성하고, 그 위에 제2 금속막을 증착한 다음, 이를 패터닝하여 데이터선, 드레인 전극 및 다수의 화소 전극을 포함하는 제2 배선을 형성한다. 다음, 제2 배선 바깥으로 드러난 도핑된 반도체층을 제거한다. 그 위에 보호 절연막을 증착하고, 데이터선 및 데이터선과 드레인 전극 사이의 채널부 및 드레인 전극 상부를 제외한 나머지 부분의 보호 절연막을 식각하여 제거한다.
보호 절연막을 식각할 때, 공통 전극 상부의 반도체층과 게이트 절연막을 제거하는 것이 바람직하다.
또한, 제1 금속막은 하부 금속막과 상부 알루미늄막을 연속적으로 증착하여 이중막으로 형성하고, 제2 금속막은 하부 금속막과 알루미늄 합금막을 연속적으로증착하여 이중막으로 형성할 수 있는데, 공통 전극의 상부 알루미늄막과 화소 전극의 상부 알루미늄 합금막은 제거되는 것이 바람직하다.
또한, 제1 금속막과 제2 금속막을 각각 패터닝하여 게이트선과 데이터선의 끝에 각각 연결되는 게이트 패드 및 데이터 패드를 더 형성할 수 있다. 이때, 게이트 패드 상부에 제2 삼층막 패턴을 형성하고, 데이터 패드를 형성한 이후에 제2 삼층막 패턴의 도핑된 반도체층을 제거한 다음, 보호 절연막, 제2 삼층막 패턴의 반도체층 및 게이트 절연막을 식각하여 게이트 패드 및 데이터 패드를 각각 드러내는 접촉구를 형성할 수 있다. 이후, 접촉구를 통해 드러난 게이트 패드의 상부 알루미늄막과 데이터 패드의 상부 알루미늄 합금막은 제거하는 것이 바람직하다.
그러면, 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세하게 설명한다.
먼저, 화소 전극과 공통 전극이 하나의 기판에 형성되어 있는 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조에 대하여 도 3 내지 도 6를 참고로 설명한다.
도 3은 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고, 도 4는 도 3의 IV-IV' 선에 대한 단면도이고, 도 5는 도 3의 V-V' 선에 대한 단면도이고, 도 6은 도 3의 VI-VI' 선에 대한 단면도로서, 공통 전극과 화소 전극이 절연 기판 위에 형성되어 있고, 두 전극 상부의 게이트 절연막과 보호 절연막은 제거되어 있는 구조를 보여주고 있다.
도 3 내지 도 6에 도시한 바와 같이, 절연 기판(10) 위에는 하부 알루미늄막(Al)과 상부 크롬막(Cr)의 이중막 구조를 가지는 게이트 배선(110, 111, 112; 150, 151, 152)과 공통 배선(120, 121, 122, 130, 131, 132; 140, 141, 142)이 형성되어 있다. 게이트 배선은 가로 방향으로 형성되어 있는 다수의 게이트선(110, 111, 112), 그리고 게이트선(110, 111, 112)의 끝에 형성되어 있어 주사 신호를 인가받는 게이트 패드(150, 151, 152)로 이루어져 있다. 또한, 공통 배선은 절연 기판(10) 위에는 인접한 두 게이트선(110, 111, 112) 사이에 게이트선(110, 111, 112)과 평행하게 형성되어 있는 제1 공통 전극선(120, 121, 122)과 제2 공통 전극선(140, 141, 142), 제1 및 제2 공통 전극선(120, 121, 122; 140, 141, 142)을 세로 방향으로 연결하는 다수의 공통 전극(130, 131, 132) 등으로 이루어져 있다.
게이트 배선(110, 111, 112; 150, 151, 152)과 공통 배선(120, 121, 122; 130, 131, 132; 140, 141, 142)의 패턴을 따라서 그 상부에 게이트 절연막(30), 비정질 규소막과 같은 반도체층(200), 그리고 도핑된 비정질 규소막과 같은 접촉층(210)으로 이루어진 삼층막 패턴이 형성되어 있다. 이 삼층막 패턴은 게이트 배선(110, 111, 112; 150, 151, 152) 및 공통 배선(120, 121, 122; 130, 131, 132; 140, 141, 142)의 가장자리를 덮는 구조로 되어 있다. 단, 인접한 두 게이트선(110) 사이에 행 방향으로 구획되어 있는 다수의 화소 영역의 각 내부와 일부 게이트선 상부에서는 삼층막 패턴(30, 200, 210), 제1 및 제2 공통 전극선(120, 140)의 상부 알루미늄막(122, 142), 공통 전극(130)의 상부 알루미늄막(132) 및 게이트선(110) 상부의 상부 알루미늄막(132)이 제거되어 있어서 게이트선(110)의 하부 크롬막(111), 제1 및 제2 공통 전극선(120, 140)의 하부 크롬막(121, 141) 및 공통 전극(130), 210)의 하부 크롬막(131), 그리고 절연 기판(10) 면이 드러나 있다. 또한, 게이트 패드(150) 상부에서는 접촉층(210)이 제거되어 있고, 반도체층(200) 및 게이트 패드의 상부 알루미늄막(152)의 일부가 제거되어 있다.
또한, 화소 영역 바깥에는 다수의 데이터선(310, 311, 312)이 세로 방향으로 형성되어 있으며, 게이트선(110) 및 제1 및 제2 공통 전극선(120, 140)과는 삼층막 패턴(20, 200, 210)을 매개로 하여 교차하고 있다. 각 데이터선(310)의 끝에는 데이터 신호를 인가하기 위한 데이터 패드(360, 361; 362)가 형성되어 있다. 데이터선(310, 311, 312), 데이터 패드(360, 361, 362)와 같은 데이터 배선은 하부 크롬막(311; 361)과 상부 알루미늄-네오디뮴막(312; 362)의 이중막으로 형성되어 있다.
데이터선(310)과 게이트선(110)의 교차부 근처에 크롬막/알루미늄막의 이중막 구조의 드레인 전극(320, 321, 322)이 데이터선(310)의 일부와 마주보도록 형성되어 있다. 이 드레인 전극(320)은 게이트 절연막(20), 반도체층(200) 및 접촉층(210)의 삼층막 패턴을 매개로 하여 게이트선(110)과 중첩되어 있으며, 데이터선(310)과 드레인 전극(320)에 의해 가려지지 않은 부분의 접촉층(210)은 제거되어 있다.
드레인 전극(320)으로부터 제1 화소 전극선(330, 331, 332)이 연장되어 있으며, 제1 공통 전극선(120, 121, 122)과는 삼층막 패턴(20, 200, 210)을 매개로 하여 중첩되어 있다. 제1 화소 전극선(330, 331, 332)의 반대편에는 제1 화소 전극선(330, 331, 332)과 나란하게 제2 화소 전극선(350, 351, 352)이 형성되어 있다. 이 제2 화소 전극선(350, 351, 352)은 제2 공통 전극선(140)과 삼층막 패턴(20, 200, 210)을 매개로 하여 중첩되어 있다. 또한, 제1 및 제2 화소 전극선(330, 350)을 세로 방향으로 연결하는 다수의 화소 전극(340, 341, 342)이 절연 기판(10) 위에 형성되어 있으며, 공통 전극(130)과 번갈아 배열되어 있다. 여기에서, 화소 영역 내부에 위치하는 제1 및 제2 화소 전극선(330, 350)과 화소 전극(340)의 상부 알루미늄-네오디뮴막(332, 352, 342)은 제거되어 있다.
또한, 보호 절연막(50)이 게이트선(110)과 데이터선(310)에 의해 둘러싸인 화소 영영의 바깥 부분에 덮여 있다. 즉, 보호 절연막(50)은 데이터선(310), 드레인 전극(320)이 형성되어 있는 박막 트랜지스터 부, 그리고 인접한 두 화소의 경계 부분을 덮도록 그물 형태로 형성되어 있다. 또한, 도 5 및 도 6에 도시한 바와 같이, 게이트 패드(150)의 하부 크롬막(151)을 드러내는 접촉구(C1)가 보호 절연막(50) 및 상부 알루미늄막(152) 및 반도체층(200)에 뚫려 있으며, 데이터 패드(360)의 하부 크롬막(361)을 드러내는 접촉구(C2)가 보호막(50) 및 상부 알루미늄-네오디뮴막(362)에 뚫려 있다.
이처럼, 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판에서는, 화소 전극(340)과 공통 전극(130)이 절연 기판(10) 면에 직접 형성되어 있으며, 상부의 게이트 절연막(30)과 보호 절연막(50)은 모두 제거되어 있다. 따라서, 직류 성분을 잔류시키는 주요 원인이 제거되므로 잔상 문제가 해결된다.
또한, 도 2에서 보호 절연막(50) 등의 절연막 두께와 구동 관계에 관하여 언급한 바와 같이, 보호 절연막(50)이 화소 전극(340)과 공통 전극(130)의 상부에 존재하지 않을 경우가 상대적으로 구동 전압이 적게 요구되므로, 전극(130, 340) 사이의 간격을 넓게 가져갈 수 있어 개구율을 증가시킬 수 있다.
그러면, 이러한 전극 구조를 가지는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 대하여 도 7a 내지 9d를 참고로 하여 다음에서 설명한다.
도 7a 내지 도 9d는 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법을 공정 순서에 따라 도시한 평면도 및 단면도이다.
먼저, 도 7a 내지 도 7c에 도시한 바와 같이, 크롬막(Cr)과 알루미늄막(Al)을 각각 500Å, 25,000Å 정도로 증착하고 제1 마스크를 이용하여 식각하여, 게이트선(110, 111, 112) 및 게이트 패드(150, 151, 152)의 게이트 배선과 제1 공통 전극선(120, 121, 122), 제2 공통 전극선(140, 141, 142) 및 공통 전극(130, 131, 132) 등의 공통 배선을 형성한다.
다음, 도 8a 내지 도 8c에 도시한 바와 같이, 질화 규소막(SiNx), 비정질 규소막(a-si), 도핑된 비정질 규소막(n+a-si)을 각각 500Å, 2,000Å, 4,500Å 정도로 연속하여 증착하여 게이트 절연막(20), 반도체층(200), 접촉층(210)의 삼층막을 형성하고, 이를 제2 마스크를 이용하여 식각하여 게이트 배선(110, 150)과 공통 배선(120, 130, 140)의 패턴을 따라 그 가장자리를 완전히 덮는 형태로 삼층막 패턴을 형성한다.
다음, 도 9a 내지 도 9d에 도시한 바와 같이, 크롬막(Cr)과 알루미늄-네오디뮴막(AlNd)을 각각 500Å, 2,500Å 정도로 증착하고, 이를 제3 마스크를 이용하여 식각하여 게이트선(110) 및 제1 및 제2 공통 전극선(120, 140)과 교차하는 세로 방향의 데이터선(310, 311, 312) 및 데이터선(310) 끝에 연결되어 있는 데이터 패드(360, 361, 362) 등의 데이터 배선과 드레인 전극(320, 321, 322), 제1 및 제2 공통 전극선(120, 140)과 각각 중첩하는 제1 및 제2 화소 전극선(330, 331, 332; 350, 351, 352), 공통 전극(130)과 평행하며 번갈아 배치되어 있는 다수의 화소 전극(340, 341, 342) 등의 화소 전극 배선을 형성한다. 다음, 데이터 배선(310, 360)과 화소 전극 배선(330, 340, 350) 바깥으로 드러난 접촉층(210)을 제거한다.
마지막으로, 질화 규소막을 2,000Å 정도 증착하고 제4 마스크를 이용하여 식각하여, 박막 트랜지스터의 채널부가 형성될 부분을 제외한 나머지 게이트선(110) 상부와 데이터선(310)과 게이트선(110)으로 둘러싸인 화소 영역 내부, 게이트 패드(150) 및 데이터 패드(360)의 상부에서 보호 절연막(50)을 제거한다. 이 단계에서, 보호 절연막(50) 패턴과 동일한 패턴으로 반도체층(200) 및 게이트 절연막(20)을 동시에 제거한다. 이후, 외부로 드러나 있는 공통 배선(120, 130, 140)의 상부 알루미늄막(122, 132, 142) 및 화소 전극 배선(330, 340, 350)의 상부 알루미늄-네오디뮴막(332, 342, 352)을 제거한다. 이때, 게이트 패드(150)의 상부 알루미늄막(152)과 데이터 패드(360)의 상부 알루미늄-네오디뮴막(362) 또한 제거한다. 이러한 단계를 거치면 도 3 내지 도 6에서와 같은 액정 표시 장치용 박막 트랜지스터 기판의 배선 및 전극 구조가 완성된다.
이와같이, 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에서는 게이트 배선(110, 150) 및 공통 배선(120, 130, 140)을 감싸는 형태로 삼층막 패턴(20, 200, 210)을 형성하고, 보호 절연막(50)은 화소 영역 내부가 제거되도록 패터닝한 후, 그 보호 절연막(50) 패턴을 이용하여 외부로 드러난 반도체층(200), 게이트 절연막(20), 공통 전극(130)의 상부 알루미늄막(132) 및 화소 전극(340)의 상부 알루미늄-네오디뮴막(342)을 제거하기 때문에, 동일한 층인 절연 기판 위에 공통 전극(130)과 화소 전극(340)이 형성되어 있으며 그 상부에 게이트 절연막(20)과 보호 절연막(500)이 존재하지 않는 배선 구조를 4매의 마스크 만을 사용하여 형성할 수 있다.
이상에서와 같이, 본 발명에서는 전극 상부에 보호 절연막이 존재하지 않기 때문에, 직류 성분이 줄어들어 잔상이 제거되는 효과가 있으며, 동일한 구동 전압 하에서 전극 간격을 넓힐 수 있어 개구율이 향상된다. 또한, 이러한 전극 및 배선 구조를 4매의 마스크를 사용하여 형성할 수 있으므로, 공정이 단순해지는 효과가 있다.

Claims (14)

  1. 절연 기판,
    상기 기판 위에 가로 방향으로 형성되어 있는 다수의 게이트선,
    세로 방향으로 형성되어 있으며 상기 게이트선과는 게이트 절연막 및 반도체층 및 도핑된 반도체층의 삼층막 패턴에 의해 절연되어 교차하는 다수의 데이터선,
    상기 게이트선과 상기 데이터선이 교차하여 구획하는 다수의 화소 영역,
    상기 게이트선과 상기 삼층막 패턴을 매개로 하여 중첩하고 있는 드레인 전극,
    상기 화소 영역 내의 상기 기판 면에 서로 나란히 형성되어 있으며 상기 드레인 전극으로부터 연장되어 있는 다수의 화소 전극, 및
    상기 화소 영역 내의 상기 기판 면에 형성되어 있고 상기 화소 전극과 나란하게 번갈아 배열되어 있는 다수의 공통 전극
    을 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
  2. 제1항에서,
    상기 데이터선, 상기 데이터선으로부터 상기 드레인 전극에 이르는 부분, 그리고 상기 드레인 전극을 덮고 있으며, 상기 화소 영역 내부의 상기 공통 전극과 상기 화소 전극 상부에서는 제거되어 있는 보호 절연막을 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
  3. 제2항에서,
    상기 데이터선, 상기 드레인 전극 및 상기 화소 전극은 하부 금속막 및 상부 알루미늄 합금막의 이중막 구조로 형성되어 있으며, 상기 화소 영역 내에서는 상기 화소 전극의 상기 상부 알루미늄 합금막이 제거되어 있는 액정 표시 장치용 박막 트랜지스터 기판.
  4. 제3항에서,
    상기 하부 금속막은 크롬막으로 형성되어 있는 액정 표시 장치용 박막 트랜지스터 기판.
  5. 제2항에서,
    상기 게이트선 및 상기 공통 전극은 하부 금속막 및 상부 알루미늄막의 이중막 구조를 가지며, 상기 화소 영역 내에서는 상기 공통 전극의 상기 상부 알루미늄막이 제거되어 있는 액정 표시 장치용 박막 트랜지스터 기판.
  6. 절연 기판 위에 제1 금속막을 증착하는 단계,
    상기 제1 금속막을 패터닝하여 게이트선과 다수의 공통 전극을 포함하는 제1 배선을 형성하는 단계,
    상기 제1 배선이 형성되어 있는 상기 기판 위에 게이트 절연막, 반도체층,도핑된 반도체층의 삼층막을 연속하여 증착하는 단계,
    상기 삼층막을 패터닝하여 상기 게이트선과 상기 공통 전극을 감싸는 제1 삼층막 패턴을 형성하는 단계,
    제2 금속막을 증착하는 단계,
    상기 제2 금속막을 패터닝하여 데이터선, 드레인 전극 및 다수의 화소 전극을 포함하는 제2 배선을 형성하는 단계,
    상기 제2 배선 바깥으로 드러난 상기 도핑된 반도체층을 제거하는 단계,
    보호 절연막을 증착하는 단계, 및
    상기 보호 절연막을 식각하여 상기 데이터선 및 상기 데이터선과 상기 드레인 전극 사이의 채널부 및 상기 드레인 전극 상부에 상기 보호 절연막을 남기는 단계
    를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  7. 제6항에서,
    상기 보호 절연막을 식각하는 단계에서 상기 공통 전극 상부의 상기 반도체층과 상기 게이트 절연막을 제거하는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  8. 제7항에서,
    상기 제1 금속막을 증착하는 단계는 하부 금속막을 증착하는 단계 및 상부알루미늄막을 증착하는 단계를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  9. 제8항에서,
    상기 공통 전극의 상기 상부 알루미늄막을 제거하는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  10. 제6항에서,
    상기 제2 금속막을 증착하는 단계는 하부 금속막을 증착하는 단계 및 상부 알루미늄 합금막을 증착하는 단계를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  11. 제10항에서,
    상기 화소 전극 상부의 상기 알루미늄 합금막을 제거하는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  12. 제9항에서,
    상기 제2 금속막을 증착하는 단계는 하부 금속막을 증착하는 단계 및 상부 알루미늄 합금막을 증착하는 단계를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  13. 제12항에서,
    상기 공통 전극 상부의 상기 알루미늄막을 제거하는 단계에서 상기 화소 전극 상부의 상기 알루미늄 합금막을 제거하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  14. 제13항에서,
    상기 제1 금속막을 패터닝하여 게이트 패드를 형성하는 단계,
    상기 삼층막을 패터닝하여 상기 게이트 패드를 덮는 제2 삼층막 패턴을 형성하는 단계,
    상기 제2 금속막을 패터닝하여 데이터 패드를 형성하는 단계,
    상기 제2 삼층막 패턴의 상기 도핑된 반도체층을 제거하는 단계,
    상기 보호 절연막, 상기 제2 삼층막 패턴의 상기 반도체층 및 상기 게이트 절연막을 식각하여 상기 게이트 패드 및 상기 데이터 패드를 각각 드러내는 제1 및 제2 접촉구를 형성하는 단계, 및
    상기 제1 및 제2 접촉구를 통해 드러난 상기 게이트 패드의 상기 상부 알루미늄막과 상기 데이터 패드의 상기 상부 알루미늄 합금막을 제거하는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
KR1019990014897A 1999-04-26 1999-04-26 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 KR100303448B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990014897A KR100303448B1 (ko) 1999-04-26 1999-04-26 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990014897A KR100303448B1 (ko) 1999-04-26 1999-04-26 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20000067258A KR20000067258A (ko) 2000-11-15
KR100303448B1 true KR100303448B1 (ko) 2001-10-29

Family

ID=19582253

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990014897A KR100303448B1 (ko) 1999-04-26 1999-04-26 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100303448B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09269497A (ja) * 1996-01-31 1997-10-14 Hosiden Corp 液晶表示素子
JPH10221705A (ja) * 1997-02-07 1998-08-21 Hoshiden Philips Display Kk 液晶表示素子
JPH10260431A (ja) * 1997-03-21 1998-09-29 Matsushita Electric Ind Co Ltd アクティブマトリクス型液晶表示装置
KR19990048947A (ko) * 1997-12-11 1999-07-05 김영환 색변화를 제거하며 광시야각을 실현하는 전극을 가진 액정표시 소자

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09269497A (ja) * 1996-01-31 1997-10-14 Hosiden Corp 液晶表示素子
JPH10221705A (ja) * 1997-02-07 1998-08-21 Hoshiden Philips Display Kk 液晶表示素子
JPH10260431A (ja) * 1997-03-21 1998-09-29 Matsushita Electric Ind Co Ltd アクティブマトリクス型液晶表示装置
KR19990048947A (ko) * 1997-12-11 1999-07-05 김영환 색변화를 제거하며 광시야각을 실현하는 전극을 가진 액정표시 소자

Also Published As

Publication number Publication date
KR20000067258A (ko) 2000-11-15

Similar Documents

Publication Publication Date Title
KR100748442B1 (ko) 수평전계 구동방식 액정 표시 장치용 어레이 기판 및 그제조 방법
US7733453B2 (en) Method of fabricating a liquid crystal display device using a three mask process and double layer electrodes
KR100850613B1 (ko) 액티브 매트릭스 기판 및 그것을 구비한 표시 장치
US6800872B2 (en) Active matrix thin film transistor
KR101294232B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및이의 제조 방법
KR101055011B1 (ko) 액티브 매트릭스 기판 및 그것을 구비한 액정 표시 장치
US7894032B2 (en) Liquid crystal display device having particular structure for data line, source electrode, drain electrode and pixel electrode
KR20060079040A (ko) 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조 방법
US20060285050A1 (en) Thin film transistor of fringe field switching type and fabricating method thereof
KR100614323B1 (ko) 액정표시장치 및 그 제조방법
US6529258B2 (en) Liquid crystal display device having wiring layer and semiconductor layer crossing each other
KR100538293B1 (ko) 평면 구동 방식 액정 표시 장치의 제조 방법
JP2005182048A (ja) 多重ドメイン薄膜トランジスタ表示板及びこれを含む液晶表示装置
KR100386458B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR100296554B1 (ko) 액정 표시 장치 및 그 제조 방법
KR100303440B1 (ko) 평면구동방식의액정표시장치
KR100303448B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
JPH11295760A (ja) 表示装置用アレイ基板及びその製造方法
KR100863727B1 (ko) 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법
KR100623981B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100333980B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100443538B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
KR100529574B1 (ko) 평면 구동 방식의 액정 표시 장치 및 그 제조방법
KR100611043B1 (ko) 액정 표시장치 제조방법
KR100490043B1 (ko) 평면구동방식의액정표시장치및그제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120615

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee