KR100301664B1 - Operation Method of Plasma Address Liquid Crystal Display - Google Patents
Operation Method of Plasma Address Liquid Crystal Display Download PDFInfo
- Publication number
- KR100301664B1 KR100301664B1 KR1019980050592A KR19980050592A KR100301664B1 KR 100301664 B1 KR100301664 B1 KR 100301664B1 KR 1019980050592 A KR1019980050592 A KR 1019980050592A KR 19980050592 A KR19980050592 A KR 19980050592A KR 100301664 B1 KR100301664 B1 KR 100301664B1
- Authority
- KR
- South Korea
- Prior art keywords
- liquid crystal
- blocks
- driving
- crystal display
- scan lines
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
- G09G3/3662—Control of matrices with row and column drivers using an active matrix using plasma-addressed liquid crystal displays
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/13334—Plasma addressed liquid crystal cells [PALC]
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
- G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J17/00—Gas-filled discharge tubes with solid cathode
- H01J17/38—Cold-cathode tubes
- H01J17/48—Cold-cathode tubes with more than one cathode or anode, e.g. sequence-discharge tube, counting tube, dekatron
- H01J17/485—Plasma addressed liquid crystal displays [PALC]
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Optics & Photonics (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Abstract
본 발명은 고속구동이 가능한 플라즈마 어드레스 액정 표시장치 구동방법에 관한 것이다.The present invention relates to a plasma address liquid crystal display device driving method capable of high speed driving.
본 발명에따른 플라즈마 어드레스 액정 표시장치 구동방법은 하나의 화면을 소정 개수의 스캔라인들을 가지는 다수개의 블록들로 분할하는 단계와, 블록들 단위로 스캔라인들을 순차 구동하는 단계를 포함한다.The plasma address liquid crystal display driving method according to the present invention includes dividing a screen into a plurality of blocks having a predetermined number of scan lines, and sequentially driving the scan lines in units of blocks.
이에따라, 본 발명에 따른 플라즈마 어드레스 액정 표시장치 구동방법은 플라즈마 어드레스 액정 표시장치의 고속구동이 가능함과 아울러, 고해상도의 플라즈마 어드레스 액정 표시장치를 구동하게 된다.Accordingly, the method of driving the plasma address liquid crystal display according to the present invention enables high speed driving of the plasma address liquid crystal display and drives the high resolution plasma address liquid crystal display.
Description
본 발명은 평판표시장치에 관한 것으로, 특히 고속구동이 가능한 플라즈마 어드레스 액정 표시장치 구동방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a flat panel display, and more particularly to a method for driving a plasma address liquid crystal display capable of high speed driving.
최근, 액정표시장치(Liquid Crystal Display; 이하 "LCD"라 한다), 전계방출 표시장치(Field Emission Display; 이하 "FED"라 한다) 및 플라즈마 표시장치(Plasma Display Panel; 이하 "PDP"라 한다)등의 평면 표시장치가 활발히 개발되고 있는 추세이다. 이들중에서도 플라즈마 어드레스 액정 표시장치(Plasma Address Liquid Crystal : 이하 "PALC"라 한다)와 PDP는 휘도와 화질이 우수하며 40인치 이상으로 대형화하기에 유리한 장점을 가지고 있어 주목을 받고 있다.Recently, a liquid crystal display (hereinafter referred to as "LCD"), a field emission display (hereinafter referred to as "FED") and a plasma display panel (hereinafter referred to as "PDP") Such flat display devices are being actively developed. Among them, a plasma address liquid crystal display device (hereinafter referred to as " PALC ") and a PDP are attracting attention because they have excellent brightness and image quality and are advantageous for being larger than 40 inches.
도 1을 참조하면, 종래기술에 따른 PALC는 백라이트부, 플라즈마부 및 액정부를 구비한다. PALC는 PDP와 같이 플라즈마 방전을 이용하지만 방전조건에 있어서는 PDP와 다르다. 가장 큰 차이점으로는 방전영역의 크기가 서로 다른 것이다. 예를들어 설명하면, PDP의 방전영역은 화소영역이고 PALC의 방전영역은 스캔라인영역이 된다. 즉, PALC의 방전영역이 PDP의 방전영역에 비해 수천배이상 큼을 알 수 있다. 이와같이, PALC는 스캔라인별로 방전이 일어나므로 균일하고 안정적인 방전을 일으키는 것이 매우 중요하다. 이에 대한 상세한 설명은 후술하기로 한다.Referring to FIG. 1, a PALC according to the related art includes a backlight unit, a plasma unit, and a liquid crystal unit. PALC uses plasma discharge like PDP, but differs from PDP in discharge conditions. The biggest difference is that the discharge area is different in size. For example, the discharge area of the PDP is the pixel area and the discharge area of the PALC is the scan line area. That is, it can be seen that the discharge area of the PALC is thousands of times larger than the discharge area of the PDP. As such, since PALCs generate discharges per scan line, it is very important to generate uniform and stable discharges. Detailed description thereof will be described later.
한편, 백라이트부(10)는 플라즈마부 및 액정부에 광빔을 공급한다. 또한, 플라즈마부는 백라이트부(10)에 대향되도록 하부기판(24)에 부착된 제1 편광판(22)과, 하부기판(24)의 상부에 나란하게 형성된 양극(A) 및 음극(K)과, 하부 기판(4)의 상부에 수직으로 형성되어 각각의 방전채널을 분리하는 격벽(34)과, 격벽(34)의 상부에 형성된 절연막(36)을 구비한다. 하나의 방전채널에는 한쌍의 양극(A)과 음극(K)이 배치되어 있으며 He, Ne등의 방전가스가 채워져 있다. 상기 플라즈마부는 플라즈마 방전에의해 형성된 가상전극을 이용하여 액정의 배열을 변화시키는 스위치소자의 역할을 수행하게 된다. 즉, 플라즈마부는 LCD의 박막 트랜지스터(Thin Film Transistor : 이하 "TFT"라 한다)와 동일한 스위치소자의 기능을 수행하게 된다. 한편, 액정모듈은 절연막(36)의 상부에 형성된 액정층(26)과, 액정층(26)의 상부에 형성된 투명전극(ITO;38)과, 투명전극(38)의 상부에 형성된 칼라필터(Color Filter;28)와, 칼라필터(28)의 상부에 형성된 상부기판(30)과, 상부기판(30)에 부착된 제2 편광판(32)을 구비한다. 제1 및 제2 편광판(22,32)은 광빔의 수평 또는 수직 편광특성을 변화시키게 된다. 또한, 액정층(26)은 절연막(36)과 액정층(26)의 용량분압비에 따라 인가되는 영상신호에 대응하여 광빔의 투과량을 조절하게 된다. 이때, 투명전극(38)의 상부에는 적색(Red; 이하 "R"이라 한다), 녹색(Green; 이하 "G"라 한다) 및 청색(Blue; 이하 "B"라 한다)의 칼라필터(28)가 형성되어 원하는 색을 구현하게 된다.The backlight unit 10 supplies light beams to the plasma unit and the liquid crystal unit. In addition, the plasma unit may include a first polarizing plate 22 attached to the lower substrate 24 to face the backlight unit 10, an anode A and a cathode K formed side by side on the lower substrate 24, and A barrier rib 34 is formed vertically on the lower substrate 4 to separate respective discharge channels, and an insulating layer 36 is formed on the barrier rib 34. In one discharge channel, a pair of anodes (A) and cathodes (K) are arranged and filled with discharge gases such as He and Ne. The plasma unit serves as a switch element for changing the arrangement of the liquid crystal using the virtual electrode formed by the plasma discharge. In other words, the plasma unit performs a function of a switch element that is the same as a thin film transistor (“TFT”) of an LCD. Meanwhile, the liquid crystal module includes a liquid crystal layer 26 formed on the insulating film 36, a transparent electrode (ITO) 38 formed on the liquid crystal layer 26, and a color filter formed on the transparent electrode 38. A color filter 28, an upper substrate 30 formed on the color filter 28, and a second polarizing plate 32 attached to the upper substrate 30. The first and second polarizers 22 and 32 change the horizontal or vertical polarization characteristics of the light beam. In addition, the liquid crystal layer 26 adjusts the transmission amount of the light beam in response to an image signal applied according to the capacitance partial pressure ratio of the insulating layer 36 and the liquid crystal layer 26. At this time, a color filter 28 of red (hereinafter referred to as "R"), green (hereinafter referred to as "G"), and blue (hereinafter referred to as "B") is disposed on the transparent electrode 38. ) Is formed to achieve the desired color.
한편, 도 2를 결부하여 PALC의 동작원리에 대해서 상세히 살펴보기로 한다. 도 2에 도시된바와같이 방전채널에 배치된 양극(A)에 0V, 음극(K)에 -350V를 인가하면 플라즈마 방전이 일어나게 된다. 이 경우, 방전채널의 내부에는 플라즈마 방전에 의해 형성된 하전입자(42)들에 의해 음극(k)의 주위를 제외하고는 양극전위를 가지게 된다. 이에따라, 플라즈마 스위치(44)가 온(On)되어 양극(A)이 전기적으로 단락(Short)된 가상전극(Virtual Electrode;40)을 형성하게 된다. 즉, 플라즈마 방전이 일어나는 경우 가상전극(40)이 형성되어 양극(A)에 대해서 단락(Short)된 상태를 가지게 된다. 반면에, 플라즈마 방전이 종료된 경우 플라즈마 스위치(44)는 오프(Off)되어 가상전극(40)이 형성되지 않으므로 양극에 대해서 개방(Open)된 상태를 가지게 된다. 또한, 방전기간중(즉, 가상전극이 형성된 경우) 투명전극(38)에 영상신호가 인가되면, 절연층(36)과 액정층(26)의 용량분압비에 의한 전위차가 액정층(26)에 발생하여 액정의 배열구조를 변화시켜 광빔의 투과량을 조절하게 된다. 이와 같이, 방전채널 내부의 플라즈마 방전이 스위칭 동작을 하고 결과적으로 액정부의 광빔 투과량을 조절하는 역할을 수행하게 된다. 즉, PALC의 플라즈마부는 LCD의 TFT와 동일한 기능을 수행하게 된다. 또한, 방전이 종료된 비선택기간에도 방전채널에는 그 상태가 유지되므로 액정의 상태를 메모리하는 것이 가능하게 된다. 이에따라, PALC는 플라즈마 방전에의해 형성된 가상전극(40)을 이용하여 액정의 배열을 변화시켜 영상신호에 대응하는 화면을 표시하게 된다.Meanwhile, the operation principle of the PALC will be described in detail with reference to FIG. 2. As shown in FIG. 2, when 0 V is applied to the anode A disposed in the discharge channel and −350 V is applied to the cathode K, plasma discharge occurs. In this case, inside the discharge channel, the charged particles 42 formed by plasma discharge have the anode potential except for the periphery of the cathode k. Accordingly, the plasma switch 44 is turned on to form a virtual electrode 40 in which the anode A is electrically shorted. That is, when plasma discharge occurs, the virtual electrode 40 is formed to have a short state with respect to the anode A. FIG. On the other hand, when the plasma discharge is completed, since the plasma switch 44 is turned off and the virtual electrode 40 is not formed, the plasma switch 44 is open to the anode. In addition, when an image signal is applied to the transparent electrode 38 during the discharge period (that is, when the virtual electrode is formed), the potential difference due to the capacitance partial ratio of the insulating layer 36 and the liquid crystal layer 26 is changed to the liquid crystal layer 26. To occur to change the arrangement of the liquid crystal to control the transmission amount of the light beam. As such, the plasma discharge inside the discharge channel performs a switching operation, and as a result, controls the light beam transmission amount of the liquid crystal unit. In other words, the plasma portion of the PALC performs the same function as the TFT of the LCD. In addition, since the state is maintained in the discharge channel even in the non-selection period after the discharge is completed, the state of the liquid crystal can be memorized. Accordingly, the PALC displays the screen corresponding to the image signal by changing the arrangement of the liquid crystal using the virtual electrode 40 formed by the plasma discharge.
한편, 액정은 자발광 소자가 아니므로 외부의 광을 공급하기 위해 백라이트부(10)를 사용하게 된다. 이때, 백라이트부(10)에서 광빔이 조사될 때 전극의 위치 및 방전채널의 구조에 의해 광효율 또는 휘도가 달라지게 된다. 이하, 도 3을 결부하여 종래기술에 따른 PALC의 전극구조에 대해서 살펴보기로 한다.On the other hand, since the liquid crystal is not a self-luminous element, the backlight unit 10 is used to supply external light. At this time, when the light beam is irradiated from the backlight unit 10, the light efficiency or luminance is changed by the position of the electrode and the structure of the discharge channel. Hereinafter, the electrode structure of the PALC according to the prior art will be described with reference to FIG. 3.
도 3을 참조하면, 종래의 PALC 전극구조가 도시되어 있다. 도3에 도시된바와같이 하부기판(24)의 상부에 수직으로 형성된 제1 내지 제n 격벽(34a 내지 34n)들 사이에는 다수개의 방전채널들이 마련되어 있다. 상기 방전채널에는 한쌍의 전극(즉, 음극(K)과 양극(A))이 배치되어 있다. 이러한 전극구조를 갖는 PALC의 구동방법을 도 4를 결부하여 상세히 설명하기로 한다. 도 4에 도시된바와같이 제1 내지 제n 양극(a1 내지 an)은 기저전압원(GND)에 공통 접속되어 0V의 전위를 가지게 된다. 제1 내지 제n 음극(K1 내지 Kn)에는 음의 전압레벨을 갖는 구동전압(예를들면, -350V)을 순차적으로 인가하여 PALC를 구동하게 된다. 이 경우, 방전채널에서는 플라즈마 방전에의한 스위칭동작에 의해 액정층(26)에 전압이 충전되어질 준비가 된다. 이어서, 계조제어전압이 인가되면 액정층(26)에는 절연막(36)과 액정층(26)의 용량분압비에 따른 계조제어전압이 인가되어 원하는 계조를 구현하게 된다. 그러나, 플라즈마 방전시 발생된 공간전하는 방전채널에 과다하게 누적되어진다. 특히, 대부분의 공간전하가 방전채널의 일측에 분포하게 되어 디케이(Decay) 되는 시간이 길어지게 된다. 예를들어 이에 대해서 상세히 설명하기로 한다. 제n 음극라인(Kn)에서 방전이 일어난후 음의 전압레벨을 갖는 계조 제어전압을 라이팅하여 제n 음극라인의 계조를 구현하게 된다. 이후, 액정층(26)은 현재의 상태를 유지하게 된다. 이어서, 소정의 시간(즉, 1 수직동기시간)후, 제n+1 음극라인(Kn+1)에서도 동일한 방법에 의해 화상을 표시하게 된다. 이때, 방전채널에 누적된 공간전하로 인해 디케이 타임(Decay Time)이 길어져 제n 음극라인(Kn)의 계조 제어전압의 라이팅이 완료되기전에 제n+1 음극라인(Kn+1)의 플라즈마 방전이 일어날 경우 다른 라인의 계조 제어전압이 라이팅 되거나 오방전되어 인접 방전채널간에 크로스토크가 발생하게 된다. 상기와같이 PALC를 안정적으로 구동하기위해서는 스캔라인들은 소정의 디케이 타임을 요구하게 되므로, 디케이 타임을 고려하여 스캔라인을 구동하여야만 한다. 이로인해, 종래의 PALC는 고속구동하기 어려운 문제점이 도출되고 있다.Referring to FIG. 3, a conventional PALC electrode structure is shown. As shown in FIG. 3, a plurality of discharge channels are provided between the first through nth partitions 34a through 34n formed vertically on the lower substrate 24. A pair of electrodes (that is, the cathode K and the anode A) is disposed in the discharge channel. A method of driving a PALC having such an electrode structure will be described in detail with reference to FIG. 4. As shown in FIG. 4, the first to nth anodes a1 to an are commonly connected to the ground voltage source GND to have a potential of 0V. The first to the nth cathodes K1 to Kn are sequentially driven with a driving voltage having a negative voltage level (eg, -350 V) to drive the PALC. In this case, in the discharge channel, the voltage is charged in the liquid crystal layer 26 by the switching operation by plasma discharge. Subsequently, when the gray scale control voltage is applied, the gray scale control voltage according to the capacitance partial ratio of the insulating layer 36 and the liquid crystal layer 26 is applied to the liquid crystal layer 26 to implement a desired gray scale. However, the space charge generated during the plasma discharge is excessively accumulated in the discharge channel. In particular, most of the space charge is distributed on one side of the discharge channel, thereby increasing the decay time. For example, this will be described in detail. After discharge occurs in the nth negative line Kn, the gray scale control voltage having a negative voltage level is written to implement the gray level of the nth negative line. Thereafter, the liquid crystal layer 26 maintains its current state. Subsequently, after a predetermined time (that is, one vertical synchronizing time), the image is displayed by the same method in the n + 1th cathode line Kn + 1. At this time, the decay time becomes longer due to the space charge accumulated in the discharge channel, and the plasma discharge of the n + 1 cathode line Kn + 1 is completed before the gray level control voltage of the nth cathode line Kn is completed. In this case, the gray scale control voltage of another line is written or misdischarged, and crosstalk occurs between adjacent discharge channels. As described above, in order to stably drive the PALC, the scan lines require a predetermined decay time. Therefore, the scan lines must be driven in consideration of the decay time. As a result, a problem that the conventional PALC is difficult to drive at high speed has been derived.
따라서, 본 발명의 목적은 고속구동이 가능한 플라즈마 어드레스 액정 표시장치 구동방법을 제공 하는데 있다.Accordingly, an object of the present invention is to provide a plasma address liquid crystal display device driving method capable of high speed driving.
도 1은 종래의 PALC 구조를 도시한 사시도.1 is a perspective view showing a conventional PALC structure.
도 2는 PALC의 동작원리를 설명하기위해 도시한 도면.2 is a view for explaining the operation principle of the PALC.
도 3은 도 1의 전극구성을 도시한 도면.3 is a view showing the electrode configuration of FIG.
도 4는 종래의 PALC 구동방법을 설명하기위해 도시한 도면.4 is a view illustrating a conventional PALC driving method.
도 5는 본 발명에 따른 PALC구동방법을 모식적으로 설명하기위해 도시한 도면.5 is a diagram schematically illustrating a PALC driving method according to the present invention.
도 6은 본 발명에 따른 PALC 구동신호의 파형을 도시한 파형도.6 is a waveform diagram showing waveforms of a PALC drive signal according to the present invention;
< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>
10 : 백라이트부 22,32 : 편광필터10: backlight 22, 32: polarization filter
24 : 하부기판 26 : 액정24: lower substrate 26: liquid crystal
28 : 칼라필터 30 : 상부기판28: color filter 30: upper substrate
34 : 격벽 36 : 절연막34: partition 36: insulating film
38 : 투명전극 40 : 가상전극38: transparent electrode 40: virtual electrode
42 : 하전입자 44 : 플라즈마 스위치42: charged particle 44: plasma switch
상기 목적을 달성하기 위하여 본 발명에따른 플라즈마 어드레스 액정 표시장치 구동방법은 화면을 소정 개수의 스캔라인들을 가지는 다수개의 블록들로 분할하는 단계와, 블록들 단위로 스캔라인들을 순차 구동하는 단계를 포함한다.In order to achieve the above object, a method of driving a plasma address liquid crystal display according to the present invention includes dividing a screen into a plurality of blocks having a predetermined number of scan lines, and sequentially driving the scan lines in blocks. do.
상기 목적외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and features of the present invention other than the above object will become apparent from the description of the embodiments with reference to the accompanying drawings.
도 5 내지 도 6을 참조하여 본 발명의 바람직한 실시예에 대하여 설명 하기로 한다.A preferred embodiment of the present invention will be described with reference to FIGS. 5 to 6.
도 5를 참조하면, 본 발명에 따른 플라즈마 어드레스 액정 표시장치 구동방법이 모식적으로 도시되어 있다.Referring to FIG. 5, a method of driving a plasma address liquid crystal display device according to the present invention is schematically illustrated.
도 5에 도시된바와같이 하나의 화면을 m개의 블록으로 나누어 구동하게 된다. 또한, 각각의 블록에는 제1 내지 제K 개의 스캔라인들이 형성되어 있다. 이때, l은 화면의 전체라인수(n)를 블록수(m)로 나눈값으로 실제 각각의 블록에 형성된 라인의 수를 의미한다. 또한, 각각의 블록에는 제1 내지 제m 양극라인들(a1 내지 am)들이 형성되어 각각의 블록에 구동전압을 인가하게 된다. 이 경우, 블록의 수(m)는 1 수평주기동안 데이터가 어드레스되는 시간에 따라 결정되는 것이 바람직하다. 한편, 1 수평주기동안 제1 내지 제m 블록(B1 내지 Bm)에는 하나씩의 스캔라인들이 주사되어 진다. 예를들어 설명하면, m이 4라고 가정하면 하나의 화면은 제1 내지 제4 블록으로 나누어져 있다. 제1 수평주기동안 제1 블록 내지 제m 블록(B1 내지 Bm)들의 첫 번째 스캔라인들을 주사하게 된다. 이어서, 각 블록들의 두 번째 스캔라인들을 주사하게 된다. 이와동일한 방법으로 각블록들의 l번째 스캔라인들을 주사함에 의해 1 프레임이 완료된다. 상기와같이, 본 발명에 따른 PALC 구동방법은 하나의 화면을 설계자의 의도에 따라 m개의 블록으로 나눈후, 각각의 블록들을 동일한 수평주기동안 한 라인씩 구동함에의해 종래의 구동방법에 비해 구동속도를 m배 빠르게 할 수 있다. 이하 도 6을 결부하여 본 발명에 따른 PALC의 구동방법에 대하여 살펴보기로 한다. 도 6에서는 하나의 화면을 4개의 블록으로 나누어 구동한다고 가정한다. 도 6의 (b)에 도시된바와같이 제1 수평주기(예를들면, t1)동안 제1 내지 제4 블록에 각각 접속된 제1 내지 제4 양극들(a1 내지 a4)에 인가되는 구동펄스는 소정의 위상차를 가지도록 지연된 파형을 가짐과 아울러, 양의 전압레벨을 가지게 된다. 이에따라, 각각의 블록 양극에 인가되는 구동펄스의 중첩을 방지하므로 1 수평주기동안 4개의 블록에서 각각의 스캔라인들을 주사하는 것이 가능하게 된다. 또한, 도 6의 (a)에 도시된바와같이 제1 내지 제4 블록의 음극들(k1 내지 k4)에 인가되는 구동펄스는 상기 양극구동펄스에 대응하는 위상차를 가짐과 아울러, 음의 전압레벨을 가지게 된다. 상기 도 6의 (a) 및 (b)를 결부하여 살펴보기로 한다. 제1 수평주기(t1)동안 제1 블록의 양의 전극에는 양의 전압레벨을 갖는 펄스가 인가되고 음의 전극에는 음의 전압레벨을 갖는 펄스가 인가됨에 의해 방전채널에는 플라즈마 방전이 일어나게 된다. 이어서, 제2 블록에서는 소정의 위상차를 가짐과 아울러 지연된 양극 구동펄스 및 음극 구동펄스가 인가되어 방전이 일어나게 된다. 이와동일한 방법에의해 제3 및 제4 블록에서도 방전이 일어나게 된다. 이와같은 과정에의해 제1 수평주기동안에 제1 내지 제4 블록(b1 내지 b4)의 첫 번째 스캔라인들의 구동이 완료된다. 이어서, 동일한 방법으로 제2 내지 제l(즉, n/4) 수평주기를 순차적으로 구동함에의해 1 프레임을 완료시키게 된다. 이에따라, 본 발명에 따른 PALC 구동방법은 종래의 구동방법에 비해 구동속도를 4배 증가시킬수 있게된다. 예를들어 설명하면, 종래의 구동방법을 사용하여 640×480인 VGA모드를 구동시킬경우 한 프레임은 16.67㎳가 되고 1 수평주기는 34.73㎲가 된다. 반면에 도 6과 같이 한화면을 4개로 나누어 1024×768인 SVGA모드를 구동시킬 경우, 1 수평주기는 34.73㎲로 종래와 동일하지만 한 프레임은 6.67㎳가 된다. 이는 종래의 VGA모드 구동시간의 40%에 해당하는 시간이 됨을 알수있을 것이다. 이에따라, 본 발명에 따른 PALC구동방법은 1 수평주기를 종래와 동일하게 유지하므로 디케이 타임에 의한 영향을 받지 않고도 블록의 수(m)에 따라 한 프레임에 해당하는 시간을 조절할수 있으므로 고해상도의 PALC를 구현할수 있게된다.As shown in FIG. 5, one screen is divided into m blocks to be driven. In addition, first to K th scan lines are formed in each block. In this case, l is a value obtained by dividing the total number of lines n of the screen by the number of blocks m and represents the number of lines actually formed in each block. In addition, first to mth anode lines a1 to am are formed in each block to apply a driving voltage to each block. In this case, the number m of blocks is preferably determined according to the time at which data is addressed during one horizontal period. Meanwhile, one scan line is scanned in the first to m th blocks B1 to Bm during one horizontal period. For example, assuming that m is 4, one screen is divided into first to fourth blocks. The first scan lines of the first to m th blocks B1 to Bm are scanned during the first horizontal period. Subsequently, the second scan lines of each block are scanned. In the same manner, one frame is completed by scanning the l-th scan line of each block. As described above, the PALC driving method according to the present invention divides one screen into m blocks according to a designer's intention, and then drives each block one line for the same horizontal period, compared to the conventional driving method. Can be m times faster. Hereinafter, a driving method of the PALC according to the present invention will be described with reference to FIG. 6. In FIG. 6, it is assumed that one screen is driven by dividing into four blocks. As shown in FIG. 6B, driving pulses applied to the first to fourth anodes a1 to a4 respectively connected to the first to fourth blocks during the first horizontal period (for example, t1). Has a waveform delayed to have a predetermined phase difference and has a positive voltage level. Accordingly, since the overlap of the driving pulses applied to the respective block anodes is prevented, it becomes possible to scan the respective scan lines in four blocks during one horizontal period. In addition, as shown in FIG. 6A, the driving pulses applied to the cathodes k1 to k4 of the first to fourth blocks have a phase difference corresponding to the anode driving pulses and a negative voltage level. Will have Referring to (a) and (b) of FIG. 6 will be described. During the first horizontal period t1, a pulse having a positive voltage level is applied to the positive electrode of the first block, and a pulse having a negative voltage level is applied to the negative electrode, thereby causing plasma discharge to occur in the discharge channel. Subsequently, in the second block, a predetermined phase difference and a delayed positive and negative driving pulses are applied to generate a discharge. In the same manner, discharge occurs in the third and fourth blocks. By this process, the driving of the first scan lines of the first to fourth blocks b1 to b4 is completed during the first horizontal period. Subsequently, one frame is completed by sequentially driving the second to the first (ie, n / 4) horizontal periods in the same manner. Accordingly, the PALC driving method according to the present invention can increase the driving speed four times as compared with the conventional driving method. For example, when driving the VGA mode of 640x480 using the conventional driving method, one frame is 16.67 ms and one horizontal period is 34.73 ms. On the other hand, as shown in FIG. 6, when one screen is divided into four to drive the SVGA mode of 1024 × 768, one horizontal period is 34.73 ms, but one frame is 6.67 ms. This will be understood that the time corresponds to 40% of the conventional VGA mode driving time. Accordingly, since the PALC driving method according to the present invention maintains one horizontal period in the same manner as in the related art, it is possible to adjust the time corresponding to one frame according to the number of blocks (m) without being affected by the decay time. It can be implemented.
상술한 바와같이 본 발명에 따른 PALC 구동방법은 하나의 화면을 m개의 블록으로 나누어 각각의 블록을 동시에 주사시킴에 의한 고속구동을 가능하게 함과 아울러, 고해상도의 PALC를 구현하게 된다.As described above, the PALC driving method according to the present invention divides one screen into m blocks, enables high-speed driving by simultaneously scanning each block, and implements high resolution PALC.
상술한 바와같이, 본 발명에 따른 플라즈마 어드레스 액정 표시장치의 구동방법은 구동속도를 향상시킴과 아울러, 고해상도의 플라즈마 어드레스 액정 표시장치를 구동시킬수 있는 장점이 있다.As described above, the driving method of the plasma address liquid crystal display according to the present invention has the advantage of improving the driving speed and driving the high resolution plasma address liquid crystal display.
이상 설명한 내용을 통해 당업자 라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980050592A KR100301664B1 (en) | 1998-11-25 | 1998-11-25 | Operation Method of Plasma Address Liquid Crystal Display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980050592A KR100301664B1 (en) | 1998-11-25 | 1998-11-25 | Operation Method of Plasma Address Liquid Crystal Display |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000033644A KR20000033644A (en) | 2000-06-15 |
| KR100301664B1 true KR100301664B1 (en) | 2001-10-29 |
Family
ID=19559589
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980050592A KR100301664B1 (en) | 1998-11-25 | 1998-11-25 | Operation Method of Plasma Address Liquid Crystal Display |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100301664B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11210995B2 (en) | 2019-03-29 | 2021-12-28 | Samsung Electronics Co., Ltd. | Display module including sweep electrode for controlling PWM pixel circuit and driving method of display module |
-
1998
- 1998-11-25 KR KR1019980050592A patent/KR100301664B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11210995B2 (en) | 2019-03-29 | 2021-12-28 | Samsung Electronics Co., Ltd. | Display module including sweep electrode for controlling PWM pixel circuit and driving method of display module |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000033644A (en) | 2000-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6870530B2 (en) | Method of display in which frames are divided into subframes and assigned driving shift voltages | |
| JP3787713B2 (en) | Plasma display device | |
| JP3370405B2 (en) | Flat display device and driving method thereof | |
| KR100354795B1 (en) | Matrix type display device | |
| KR100301664B1 (en) | Operation Method of Plasma Address Liquid Crystal Display | |
| KR100313969B1 (en) | Plasma-Liquid Crystal Display Apparatus With Function Of Bidirectional Display | |
| KR100296786B1 (en) | Driving Method of Plasma Address Liquid Crystal Display | |
| KR100312497B1 (en) | Plasma address liquid crystal display device | |
| KR100301663B1 (en) | Operation Method of Plasma Address Liquid Crystal Display | |
| KR20050066720A (en) | The liquid crystal display device and the method for driving the same | |
| KR100286452B1 (en) | Plasma Address Liquid Crystal Display | |
| KR100585630B1 (en) | Method Of Driving Plasma Address Liquid Crystal Display | |
| KR20000059301A (en) | Plasma Address Liquid Crystal Display and Driving Method Thereof | |
| KR100972492B1 (en) | Liquid crystal display | |
| KR100322607B1 (en) | Method For Driving Display Of Passive Matrix Type and Apparatus Thereof | |
| KR20000060036A (en) | Plasma Address Liquid Crystal Display and Driving Method Thereof | |
| JP3693237B2 (en) | Plasma address liquid crystal display | |
| KR100467072B1 (en) | Plasma Display Apparatus With Liquid Crystal Panel | |
| KR20000032930A (en) | Plasma address liquid crystal display and drive method of the same | |
| KR20000033647A (en) | Plasma address lcd and drive method of the same | |
| KR100326860B1 (en) | Plasma Address Liquid Crystal Display Device and Method of Driving the Same | |
| KR19990072786A (en) | Plasma addressed display device | |
| KR100326217B1 (en) | Plasma Address Liquid Crystal Display Device and Method of Driving the Same | |
| KR20000066522A (en) | Method of Driving for Plasma Addressed Liquid Crystal Display | |
| KR20000031112A (en) | High brightness plasma address liquid crystal display and driving method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050331 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |