KR100312497B1 - Plasma address liquid crystal display device - Google Patents
Plasma address liquid crystal display device Download PDFInfo
- Publication number
- KR100312497B1 KR100312497B1 KR1019980050593A KR19980050593A KR100312497B1 KR 100312497 B1 KR100312497 B1 KR 100312497B1 KR 1019980050593 A KR1019980050593 A KR 1019980050593A KR 19980050593 A KR19980050593 A KR 19980050593A KR 100312497 B1 KR100312497 B1 KR 100312497B1
- Authority
- KR
- South Korea
- Prior art keywords
- liquid crystal
- plasma
- cathode
- crystal display
- electrode
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/13334—Plasma addressed liquid crystal cells [PALC]
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
- G09G3/3662—Control of matrices with row and column drivers using an active matrix using plasma-addressed liquid crystal displays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J17/00—Gas-filled discharge tubes with solid cathode
- H01J17/38—Cold-cathode tubes
- H01J17/48—Cold-cathode tubes with more than one cathode or anode, e.g. sequence-discharge tube, counting tube, dekatron
- H01J17/485—Plasma addressed liquid crystal displays [PALC]
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Plasma & Fusion (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
본 발명은 고속구동이 가능한 플라즈마 어드레스 액정 표시장치 및 그 구동방법에 관한 것이다.The present invention relates to a plasma address liquid crystal display device capable of high speed driving and a driving method thereof.
본 발명에 따른 플라즈마 어드레스 액정표시장치는 격벽의 하부에 형성된 제1 내지 제n 전극과, 전극중 기수번째 전극으로 형성된 제1 내지 제m 양극블록과, 전극을 우수번째로 전극으로 형성된 제1 내지 제L 음극을 구비한다.The plasma address liquid crystal display device according to the present invention includes the first to nth electrodes formed under the partition wall, the first to mth anode blocks formed of the odd-numbered electrodes among the electrodes, and the first to nth electrodes formed of the even-numbered electrodes. An Lth cathode is provided.
이에따라, 본 발명에 따른 플라즈마 어드레스 액정표시장치 및 그 구동방법은 전극라인 및 구동IC의 수를 줄임에의해 제조비용이 저감함과 아울러, 고속구동하게 된다.Accordingly, the plasma address liquid crystal display device and the driving method thereof according to the present invention can reduce the manufacturing cost and drive the high speed by reducing the number of electrode lines and driving ICs.
Description
본 발명은 평판표시장치에 관한 것으로, 특히 고속구동이 가능한 플라즈마 어드레스 액정 표시장치 구동방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a flat panel display, and more particularly to a method for driving a plasma address liquid crystal display capable of high speed driving.
최근, 액정표시장치(Liquid Crystal Display; 이하 "LCD"라 한다), 전계방출 표시장치(Field Emission Display; 이하 "FED"라 한다) 및 플라즈마 표시장치(Plasma Display Panel; 이하 "PDP"라 한다)등의 평면 표시장치가 활발히 개발되고 있는 추세이다. 이들중에서도 플라즈마 어드레스 액정 표시장치(Plasma Address Liquid Crystal : 이하 "PALC"라 한다)와 PDP는 휘도와 화질이 우수하며 40인치 이상으로 대형화하기에 유리한 장점을 가지고 있어 주목을 받고 있다.Recently, a liquid crystal display (hereinafter referred to as "LCD"), a field emission display (hereinafter referred to as "FED") and a plasma display panel (hereinafter referred to as "PDP") Such flat display devices are being actively developed. Among them, a plasma address liquid crystal display device (hereinafter referred to as " PALC ") and a PDP are attracting attention because they have excellent brightness and image quality and are advantageous for being larger than 40 inches.
도 1을 참조하면, 종래기술에 따른 PALC는 백라이트부, 플라즈마부 및 액정부를 구비한다. PALC는 PDP와 같이 플라즈마 방전을 이용하지만 방전조건에 있어서는 PDP와 다르다. 가장 큰 차이점으로는 방전영역의 크기가 서로 다른 것이다. 예를들어 설명하면, PDP의 방전영역은 화소영역이고 PALC의 방전영역은 스캔라인영역이 된다. 즉, PALC의 방전영역이 PDP의 방전영역에 비해 수천배이상 큼을 알 수 있다. 이와같이, PALC는 스캔라인별로 방전이 일어나므로 균일하고 안정적인 방전을 일으키는 것이 매우 중요하다. 이에 대한 상세한 설명은 후술하기로 한다.Referring to FIG. 1, a PALC according to the related art includes a backlight unit, a plasma unit, and a liquid crystal unit. PALC uses plasma discharge like PDP, but differs from PDP in discharge conditions. The biggest difference is that the discharge area is different in size. For example, the discharge area of the PDP is the pixel area and the discharge area of the PALC is the scan line area. That is, it can be seen that the discharge area of the PALC is thousands of times larger than the discharge area of the PDP. As such, since PALCs generate discharges per scan line, it is very important to generate uniform and stable discharges. Detailed description thereof will be described later.
한편, 백라이트부(10)는 플라즈마부 및 액정부에 광빔을 공급한다. 또한, 플라즈마부는 백라이트부(10)에 대향되도록 하부기판(24)에 부착된 제1 편광판(22)과, 하부기판(24)의 상부에 나란하게 형성된 양극(A) 및 음극(K)과, 하부 기판(4)의 상부에 수직으로 형성되어 각각의 방전채널을 분리하는 격벽(34)과, 격벽(34)의 상부에 형성된 절연막(36)을 구비한다. 하나의 방전채널에는 한쌍의 양극(A)과 음극(K)이 배치되어 있으며 He, Ne등의 방전가스가 채워져 있다. 상기 플라즈마부는 플라즈마 방전에의해 형성된 가상전극을 이용하여 액정의 배열을 변화시키는 스위치소자의 역할을 수행하게 된다. 즉, 플라즈마부는 LCD의 박막 트랜지스터(Thin Film Transistor : 이하 "TFT"라 한다)와 동일한 스위치소자의 기능을 수행하게 된다. 한편, 액정모듈은 절연막(36)의 상부에 형성된 액정층(26)과, 액정층(26)의 상부에 형성된 투명전극(ITO;38)과, 투명전극(38)의 상부에 형성된 칼라필터(Color Filter;28)와, 칼라필터(28)의 상부에 형성된 상부기판(30)과, 상부기판(30)에 부착된 제2 편광판(32)을 구비한다. 제1 및 제2 편광판(22,32)은 광빔의 수평 또는 수직 편광특성을 변화시키게 된다. 또한, 액정층(26)은 절연막(36)과 액정층(26)의 용량분압비에 따라 인가되는 영상신호에 대응하여 광빔의 투과량을 조절하게 된다. 이때, 투명전극(38)의 상부에는 적색(Red; 이하 "R"이라 한다), 녹색(Green; 이하 "G"라 한다) 및 청색(Blue; 이하 "B"라 한다)의 칼라필터(28)가 형성되어 원하는 색을 구현하게 된다.The backlight unit 10 supplies light beams to the plasma unit and the liquid crystal unit. In addition, the plasma unit may include a first polarizing plate 22 attached to the lower substrate 24 to face the backlight unit 10, an anode A and a cathode K formed side by side on the lower substrate 24, and A barrier rib 34 is formed vertically on the lower substrate 4 to separate respective discharge channels, and an insulating layer 36 is formed on the barrier rib 34. In one discharge channel, a pair of anodes (A) and cathodes (K) are arranged and filled with discharge gases such as He and Ne. The plasma unit serves as a switch element for changing the arrangement of the liquid crystal using the virtual electrode formed by the plasma discharge. In other words, the plasma unit performs a function of a switch element that is the same as a thin film transistor (“TFT”) of an LCD. Meanwhile, the liquid crystal module includes a liquid crystal layer 26 formed on the insulating film 36, a transparent electrode (ITO) 38 formed on the liquid crystal layer 26, and a color filter formed on the transparent electrode 38. A color filter 28, an upper substrate 30 formed on the color filter 28, and a second polarizing plate 32 attached to the upper substrate 30. The first and second polarizers 22 and 32 change the horizontal or vertical polarization characteristics of the light beam. In addition, the liquid crystal layer 26 adjusts the transmission amount of the light beam in response to an image signal applied according to the capacitance partial pressure ratio of the insulating layer 36 and the liquid crystal layer 26. At this time, a color filter 28 of red (hereinafter referred to as "R"), green (hereinafter referred to as "G"), and blue (hereinafter referred to as "B") is disposed on the transparent electrode 38. ) Is formed to achieve the desired color.
한편, 도 2를 결부하여 PALC의 동작원리에 대해서 상세히 살펴보기로 한다. 도 2에 도시된바와같이 방전채널에 배치된 양극(A)에 0V, 음극(K)에 -350V를 인가하면 플라즈마 방전이 일어나게 된다. 이 경우, 방전채널의 내부에는 플라즈마 방전에 의해 형성된 하전입자(42)들에 의해 음극(k)의 주위를 제외하고는 양극전위를 가지게 된다. 이에따라, 플라즈마 스위치(44)가 온(On)되어 양극(A)이 전기적으로 단락(Short)된 가상전극(Virtual Electrode;40)을 형성하게 된다. 즉, 플라즈마 방전이 일어나는 경우 가상전극(40)이 형성되어 양극(A)에 대해서 단락(Short)된 상태를 가지게 된다. 반면에, 플라즈마 방전이 종료된 경우 플라즈마 스위치(44)는 오프(Off)되어 가상전극(40)이 형성되지 않으므로 양극에 대해서 개방(Open)된 상태를 가지게 된다. 또한, 방전기간중(즉, 가상전극이 형성된 경우) 투명전극(38)에 영상신호가 인가되면, 절연층(36)과 액정층(26)의 용량분압비에 의한 전위차가 액정층(26)에 발생하여 액정의 배열구조를 변화시켜 광빔의 투과량을 조절하게 된다. 이와 같이, 방전채널 내부의 플라즈마 방전이 스위칭 동작을 하고 결과적으로 액정부의 광빔 투과량을 조절하는 역할을 수행하게 된다. 즉, PALC의 플라즈마부는 LCD의 TFT와 동일한 기능을 수행하게 된다. 또한, 방전이 종료된 비선택기간에도 방전채널에는 그 상태가 유지되므로 액정의 상태를 메모리하는 것이 가능하게 된다. 이에따라, PALC는 플라즈마 방전에의해 형성된 가상전극(40)을 이용하여 액정의 배열을 변화시켜 영상신호에 대응하는 화면을 표시하게 된다.Meanwhile, the operation principle of the PALC will be described in detail with reference to FIG. 2. As shown in FIG. 2, when 0 V is applied to the anode A disposed in the discharge channel and −350 V is applied to the cathode K, plasma discharge occurs. In this case, inside the discharge channel, the charged particles 42 formed by plasma discharge have the anode potential except for the periphery of the cathode k. Accordingly, the plasma switch 44 is turned on to form a virtual electrode 40 in which the anode A is electrically shorted. That is, when plasma discharge occurs, the virtual electrode 40 is formed to have a short state with respect to the anode A. FIG. On the other hand, when the plasma discharge is completed, since the plasma switch 44 is turned off and the virtual electrode 40 is not formed, the plasma switch 44 is open to the anode. In addition, when an image signal is applied to the transparent electrode 38 during the discharge period (that is, when the virtual electrode is formed), the potential difference due to the capacitance partial ratio of the insulating layer 36 and the liquid crystal layer 26 is changed to the liquid crystal layer 26. To occur to change the arrangement of the liquid crystal to control the transmission amount of the light beam. As such, the plasma discharge inside the discharge channel performs a switching operation, and as a result, controls the light beam transmission amount of the liquid crystal unit. In other words, the plasma portion of the PALC performs the same function as the TFT of the LCD. In addition, since the state is maintained in the discharge channel even in the non-selection period after the discharge is completed, the state of the liquid crystal can be memorized. Accordingly, the PALC displays the screen corresponding to the image signal by changing the arrangement of the liquid crystal using the virtual electrode 40 formed by the plasma discharge.
한편, 액정은 자발광 소자가 아니므로 외부의 광을 공급하기 위해 백라이트부(10)를 사용하게 된다. 이때, 백라이트부(10)에서 광빔이 조사될 때 전극의 위치 및 방전채널의 구조에 의해 광효율 또는 휘도가 달라지게 된다. 이하, 도 3을 결부하여 종래기술에 따른 PALC의 전극구조에 대해서 살펴보기로 한다.On the other hand, since the liquid crystal is not a self-luminous element, the backlight unit 10 is used to supply external light. At this time, when the light beam is irradiated from the backlight unit 10, the light efficiency or luminance is changed by the position of the electrode and the structure of the discharge channel. Hereinafter, the electrode structure of the PALC according to the prior art will be described with reference to FIG. 3.
도 3을 참조하면, 종래의 PALC 전극구조가 도시되어 있다. 도3에 도시된바와같이 하부기판(24)의 상부에 수직으로 형성된 제1 내지 제n 격벽(34a 내지 34n)들 사이에는 다수개의 방전채널들이 마련되어 있다. 상기 방전채널에는 한쌍의 전극(즉, 음극(K)과 양극(A))이 배치되어 있다. 이러한 전극구조를 갖는 PALC의 구동방법을 도 4를 결부하여 상세히 설명하기로 한다. 도 4에 도시된바와같이 제1 내지 제n 양극(a1 내지 an)은 기저전압원(GND)에 공통 접속되어 0V의 전위를 가지게 된다. 제1 내지 제n 음극(K1 내지 Kn)에는 음의 전압레벨을 갖는 구동전압(예를들면, -350V)을 순차적으로 인가하여 PALC를 구동하게 된다. 이 경우, 방전채널에서는 플라즈마 방전에의한 스위칭동작에 의해 액정층(26)에 전압이 충전되어질 준비가 된다. 이어서, 계조제어전압이 인가되면 액정층(26)에는 절연막(36)과 액정층(26)의 용량분압비에 따른 계조제어전압이 인가되어 원하는 계조를 구현하게 된다. 그러나, 플라즈마 방전시 발생된 공간전하는 방전채널에 과다하게 누적되어진다. 특히, 대부분의 공간전하가 방전채널의 일측에 분포하게 되어 디케이(Decay) 되는 시간이 길어지게 된다. 예를들어 이에 대해서 상세히 설명하기로 한다. 제n 음극라인(Kn)에서 방전이 일어난후 음의 전압레벨을 갖는 계조 제어전압을 라이팅하여 제n 음극라인의 계조를 구현하게 된다. 이후, 액정층(26)은 현재의 상태를 유지하게 된다. 이어서, 소정의 시간(즉, 1 수직동기시간)후, 제n+1 음극라인(Kn+1)에서도 동일한 방법에 의해 화상을 표시하게 된다. 이때, 방전채널에 누적된 공간전하로 인해 디케이 타임(Decay Time)이 길어져 제n 음극라인(Kn)의 계조 제어전압의 라이팅이 완료되기전에 제n+1 음극라인(Kn+1)의 플라즈마 방전이 일어날 경우 다른 라인의 계조 제어전압이 라이팅 되거나 오방전되어 인접 방전채널간에 크로스토크가 발생하게 된다. 상기와같이 PALC를 안정적으로 구동하기위해서는 스캔라인들은 소정의 디케이 타임을 요구하게 되므로, 디케이 타임을 고려하여 스캔라인을 구동하여야만 한다. 이로인해, 종래의 PALC는 고속구동하기 어려운 문제점이 도출되고 있다.Referring to FIG. 3, a conventional PALC electrode structure is shown. As shown in FIG. 3, a plurality of discharge channels are provided between the first through nth partitions 34a through 34n formed vertically on the lower substrate 24. A pair of electrodes (that is, the cathode K and the anode A) is disposed in the discharge channel. A method of driving a PALC having such an electrode structure will be described in detail with reference to FIG. 4. As shown in FIG. 4, the first to nth anodes a1 to an are commonly connected to the ground voltage source GND to have a potential of 0V. The first to the nth cathodes K1 to Kn are sequentially driven with a driving voltage having a negative voltage level (eg, -350 V) to drive the PALC. In this case, in the discharge channel, the voltage is charged in the liquid crystal layer 26 by the switching operation by plasma discharge. Subsequently, when the gray scale control voltage is applied, the gray scale control voltage according to the capacitance partial ratio of the insulating layer 36 and the liquid crystal layer 26 is applied to the liquid crystal layer 26 to implement a desired gray scale. However, the space charge generated during the plasma discharge is excessively accumulated in the discharge channel. In particular, most of the space charge is distributed on one side of the discharge channel, thereby increasing the decay time. For example, this will be described in detail. After discharge occurs in the nth negative line Kn, the gray scale control voltage having a negative voltage level is written to implement the gray level of the nth negative line. Thereafter, the liquid crystal layer 26 maintains its current state. Subsequently, after a predetermined time (that is, one vertical synchronizing time), the image is displayed by the same method in the n + 1th cathode line Kn + 1. At this time, the decay time becomes longer due to the space charge accumulated in the discharge channel, and the plasma discharge of the n + 1 cathode line Kn + 1 is completed before the gray level control voltage of the nth cathode line Kn is completed. In this case, the gray scale control voltage of another line is written or misdischarged, and crosstalk occurs between adjacent discharge channels. As described above, in order to stably drive the PALC, the scan lines require a predetermined decay time. Therefore, the scan lines must be driven in consideration of the decay time. As a result, a problem that the conventional PALC is difficult to drive at high speed has been derived.
따라서, 본 발명의 목적은 고속구동이 가능한 플라즈마 어드레스 액정 표시장치 구동방법을 제공 하는데 있다.Accordingly, an object of the present invention is to provide a plasma address liquid crystal display device driving method capable of high speed driving.
도 1은 종래의 PALC 구조를 도시한 사시도.1 is a perspective view showing a conventional PALC structure.
도 2는 PALC의 동작원리를 설명하기위해 도시한 도면.2 is a view for explaining the operation principle of the PALC.
도 3은 도 1의 전극구성을 도시한 도면.3 is a view showing the electrode configuration of FIG.
도 4는 종래의 PALC 구동방법을 설명하기위해 도시한 도면.4 is a view illustrating a conventional PALC driving method.
도 5는 본 발명에 따른 PALC의 전극구성을 도시한 도면.5 is a view showing the electrode configuration of the PALC according to the present invention.
도 6은 도 5의 구성을 상세하게 도시한 도면.6 is a view showing in detail the configuration of FIG.
도 7은 본 발명의 일 실시예에 따른 PALC 구동방법을 설명하기위해 도시한 도면.7 is a view for explaining a PALC driving method according to an embodiment of the present invention.
도 8은 본 발명의 다른 실시예에 따른 PALC 구동방법을 설명하기위해 도시한 도면.8 is a view for explaining a PALC driving method according to another embodiment of the present invention.
< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>
10 : 백라이트부 22,32 : 편광필터10: backlight 22, 32: polarization filter
24 : 하부기판 26 : 액정24: lower substrate 26: liquid crystal
28 : 칼라필터 30 : 상부기판28: color filter 30: upper substrate
34,50 : 격벽 36 : 절연막34, 50 partition 36 insulating film
38 : 투명전극 40 : 가상전극38: transparent electrode 40: virtual electrode
42 : 하전입자 44 : 플라즈마 스위치42: charged particle 44: plasma switch
52 : 기수필드 셀 54 : 우수필드 셀52: radix field cell 54: even field cell
상기 목적을 달성하기 위하여 본 발명에 따른 플라즈마 어드레스 액정표시장치는 격벽의 하부에 형성된 제1 내지 제n 전극과, 전극중 기수번째 전극으로 형성된 제1 내지 제m 양극블록과, 전극를 우수번째로 전극으로 형성된 제1 내지 제L 음극을 구비한다.In order to achieve the above object, a plasma address liquid crystal display device according to the present invention includes first to nth electrodes formed under a partition wall, first to mth anode blocks formed of an odd-numbered electrode among electrodes, and an electrode as an even electrode. It comprises a first to the L-th cathode formed.
또한, 본 발명에 따른 플라즈마 어드레스 액정표시장치 구동방법은 제1 내지 제L 음극라인에 음의 전압레벨을 갖는 펄스를 순차적으로 인가함과 아울러, 이에 대응하도록 양의 전압레벨을 갖는 펄스를 제1 내지 제m 양극블록 단위로 인가한다.In addition, the plasma address liquid crystal display driving method according to the present invention sequentially applies a pulse having a negative voltage level to the first to Lth cathode lines, and simultaneously applies a pulse having a positive voltage level to the first to Lth cathode lines. To m-th anode block.
상기 목적외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and features of the present invention other than the above object will become apparent from the description of the embodiments with reference to the accompanying drawings.
도 5 내지 도 8을 참조하여 본 발명의 바람직한 실시예에 대하여 설명 하기로 한다.A preferred embodiment of the present invention will be described with reference to FIGS. 5 to 8.
도 5를 참조하면, 본 발명에 따른 플라즈마 어드레스 액정표시장치의 전극구조가 도시되어 있다. 본 발명에 따른 PALC는 백라이트부, 플라즈마부 및 액정부를 구비한다. 상기 백라이트부 및 액정부의 기능 및 동작은 도 1 및 도 2에서 충분히 기술되었으므로 상세한 설명은 생략하기로 한다. 한편, 플라즈마부는 백라이트부(70)에 대향하도록 하부기판(54)에 부착된 제1 편광판(52)과, 하부기판(54)의 상부에 수직으로 형성된 격벽(64)과, 격벽의 하부에 형성된 제1 내지 제n 전극(e1 내지 en)과, 상기 격벽(64)의 상부에 형성된 절연막(66)을 구비한다. 종래 PALC의 플라즈마부에는 하나의 방전채널에 1개의 양극(A)과 1개의 음극(K)이 마련된 것에 비해 본 발명에 따른 PALC는 격벽의 하부의 제1 내지 제n 전극이 마련되어 있다. 이때, 기수번째 전극라인(e1,e3,…, en-1)들은 양극으로 사용되며 우수번째 전극라인(e2,e4,…, en)들은 음극으로 사용된다. 이중 음극라인을 다시 기수번째 라인과 우수번째 라인으로 분류한다. 또한, 양극라인은 m개의 블록으로 분류한후 동일한 블록의 양극라인은 공통으로 접속하게 된다. 도 6을 결부하여 이에 대하여 상세하게 살펴보기로 한다. 도 6에 도시된바와같이 제1 내지 제n 전극을 기수번째 전극(e1, e3,…, en-1)을 양극(a)으로 설정하고 우수번째 전극(e2, e4,…, en)을 음극(k)으로 설정한다. 이후에, 음극을 다시 기수번째 음극라인과 우수번째 음극라인으로 분류한후, n-1번째 기수라인과 n번째 기수라인을 합하여 L번째 음극라인(kL)를 설정한다. 예를들어 설명하면, 제1 음극라인은 e2와 e6으로 구성되며 제L 음극라인은 en-4와 en으로 구성된다. 한편, 양극은 다시 m개의 블록으로 나눈후 각각의 블록으로 분류된 양극라인은 공통으로 접속한다. 예를들어 m을 4로 설정하면 제1 양극에는 e1, e9, e17,…, en-7이 공통으로 접속되게 된다. 제2 양극에는 e3, e11, e19,…, en-5가 공통으로 접속되게 된다. 제3 양극에는 e5, e13,…, en-3이 공통으로 접속된다. 제4 양극에는 e7, e15,…, en-1이 공통으로 접속된다. 전극의 구성을 상기와 같이 구성할 경우, 각각의 전극라인을 구동하기위한 구동 집적회로(Integrated circuit; 이하 "IC"라 한다)의 수가 음극 및 양극라인수에 대응하여 감소되게 된다. 예를들면, VGA 모드인 경우 PALC의 음극전극은 120라인, 양극전극은 4개의 블록으로 설정할 경우 120라인을 사용하여 480라인을 구현하게 된다. 이에따라, 음극전극 구동IC수도 종래의 구동IC에 비해 1/4로 감소시키게 된다. 즉, 본 발명에 따른 PALC의 전극수는 종래의 PALC의 전극수에 비해 1/m이 감소된 구조를 가지게 된다. 이로인해, 본 발명에 따른 PALC는 전극라인 및 구동IC의 수를 줄임에의해 제조비용이 저감됨과 아울러, 고속구동이 가능하게 된다. 또한, 본 발명에따른 PALC는 격벽의 상부 또는 하부에 전극을 형성시킴에 의해 광효율 및 휘도를 향상시키게 된다.5, the electrode structure of the plasma address liquid crystal display device according to the present invention is shown. PALC according to the present invention includes a backlight unit, a plasma unit and a liquid crystal unit. Since the functions and operations of the backlight unit and the liquid crystal unit are sufficiently described in FIGS. 1 and 2, detailed descriptions thereof will be omitted. On the other hand, the plasma unit is formed on the lower polarizing plate 52, the first polarizing plate 52 attached to the lower substrate 54, the partition 64 formed perpendicular to the upper portion of the lower substrate 54, the lower portion of the partition wall First to nth electrodes e1 to en and an insulating layer 66 formed on the partition 64 are provided. In the plasma part of the conventional PALC, one anode (A) and one cathode (K) are provided in one discharge channel, whereas in the PALC according to the present invention, first to n-th electrodes are provided below the partition wall. At this time, the odd-numbered electrode lines (e1, e3, ..., en-1) are used as the anode and the even-numbered electrode lines (e2, e4, ..., en) are used as the cathode. The double cathode line is again classified into the odd and even lines. In addition, the anode line is divided into m blocks, and the anode lines of the same block are connected in common. This will be described in detail with reference to FIG. 6. As shown in FIG. 6, the first to nth electrodes are set with the odd-numbered electrodes e1, e3,..., And en-1 as the anodes a and the even-numbered electrodes e2, e4,. Set to (k). Subsequently, after categorizing the cathode into the odd-numbered negative line and the even-numbered negative line again, the n-th negative line and the n-th odd line are combined to set the L-th negative line kL. For example, the first cathode line is composed of e2 and e6, and the Lth cathode line is composed of en-4 and en. On the other hand, the anode is divided into m blocks again, and the anode lines classified into each block are connected in common. For example, if m is set to 4, the first anode has e1, e9, e17,... , en-7 will be connected in common. The second anode includes e3, e11, e19,... , en-5 is connected in common. The third anode includes e5, e13,... , en-3 are commonly connected. The fourth anode includes e7, e15,... , and en-1 are commonly connected. When the configuration of the electrode is configured as described above, the number of driving integrated circuits (hereinafter referred to as " IC ") for driving each electrode line is reduced in correspondence with the number of cathode and anode lines. For example, in the VGA mode, when the cathode electrode of the PALC is set to 120 lines and the anode electrode is set to four blocks, 120 lines are used to implement 480 lines. Accordingly, the number of cathode electrode driving ICs is also reduced to 1/4 compared to the conventional driving ICs. That is, the number of electrodes of the PALC according to the present invention has a structure in which 1 / m is reduced compared to the number of electrodes of the conventional PALC. As a result, the PALC according to the present invention reduces manufacturing costs by reducing the number of electrode lines and driving ICs, and enables high-speed driving. In addition, the PALC according to the present invention improves light efficiency and brightness by forming an electrode on the top or bottom of the partition wall.
도 7을 참조하면 본 발명의 일실시예에 따른 PALC구동방법을 설명하기위한 도면이 도시되어 있다. 본 발명의 일 실시예에 따른 PALC 구동방법은 제1 내지 제L 음극라인에 음의 전압레벨을 갖는 펄스를 순차적으로 인가함과 아울러, 이에 대응하도록 양의 전압레벨을 갖는 펄스를 제1 내지 제m 양극블록에 인가한다. m이 4인 경우 예를들어 설명하면, 제1 음극라인(k1)에 음의 전압레벨을 갖는 펄스를 인가한후, 제1 양극 블록(a1)에 양의 전압레벨을 갖는 펄스를 인가하는 시점에서 해당셀(e1,e2사이)에서 플라즈마 방전이 일어나게 된다. 이어서, 제1 음극라인에 펄스가 인가되는 동안에 제3 양극블록(a3)에 양의 전압레벨을 갖는 펄스를 인가하는 시점에서 해당셀(e5,e6사이)에서 플라즈마 방전이 일어나게 된다. 다음에 제2 음극라인(k2)에 음의 전압레벨을 갖는 펄스가 인가되면 상기와동일한 방법으로 제2 양극블록(a2)이 선택되어 해당셀(e3,e4사이)에서 플라즈마방전이 일어나게 된다. 이어서, 제4 양극블록(a4)에 펄스가 인가되면 해당셀(e7,e8사이)에서 플라즈마 방전이 일어나게 된다. 이와 동일한 방법에 의해 마지막 라인까지 수행하게 되면 하나의 필드(즉, 기수번째 필드)를 마치게 된다.7 is a view for explaining a PALC driving method according to an embodiment of the present invention. In the PALC driving method according to an embodiment of the present invention, a pulse having a negative voltage level is sequentially applied to the first to Lth cathode lines, and a pulse having a positive voltage level is correspondingly applied to the first to Lth cathode lines. m Apply to anode block. For example, when m is 4, a time point when a pulse having a negative voltage level is applied to the first cathode line k1 and a pulse having a positive voltage level is applied to the first anode block a1 is described. In the corresponding cell (between e1 and e2), the plasma discharge occurs. Subsequently, the plasma discharge occurs in the corresponding cells (e5 and e6) when the pulse having a positive voltage level is applied to the third anode block a3 while the pulse is applied to the first cathode line. Next, when a pulse having a negative voltage level is applied to the second cathode line k2, the second anode block a2 is selected in the same manner as described above, and plasma discharge occurs in the corresponding cells e3 and e4. Subsequently, when a pulse is applied to the fourth anode block a4, plasma discharge occurs in the corresponding cells e7 and e8. In the same way, if the last line is executed, one field (that is, the radix field) is completed.
한편, 기수번째 필드의 방전이 완료된후, 우수번째 필드의 방전을 수행하게 된다. 제1 음극라인(k1)에 음의 전압레벨을 갖는 펄스가 인가된후, 제2 양극블록(a2)에 양의 전압레벨을 갖는 펄스가 인가되어 해당셀(e2,e3사이)에서 방전이 일어나게 된다. 이어서, 제1 음극라인에 펄스가 인가되는 동안에 제4 양극블록(a4)에 양의 전압레벨을 갖는 펄스를 인가하는 시점에서 해당셀(e6,e7사이)에서 플라즈마 방전이 일어나게 된다. 다음에 제2 음극라인(k2)에 음의 전압레벨을 갖는 펄스가 인가되면 상기와동일한 방법으로 제3 양극블록(a3)이 선택되어 해당셀(e4,e5사이)에서 플라즈마방전이 일어나게 된다. 이어서, 제1 양극블록(a1)에 펄스가 인가되면 해당셀(e8,e9사이)에서 플라즈마 방전이 일어나게 된다. 이와 동일한 방법에 의해 마지막 라인까지 수행하게 되면 다른 하나의 필드(즉, 우수번째 필드)를 마치게 된다. 즉, 기수번째 필드에서는 선택된 음극전극의 위의 전극라인이 접속된 양극블록과 셀을 구성하게 되며 우수번째 필드에서는 선택된 음극전극의 아래 전극라인이 접속된 양극블록과 셀을 구성하게 된다. 이때, 제1 내지 제m 양극블록에 인가되는 펄스는 양극블록의 순서대로 인가할수도 있으며 설계자의 의도에 따라 임의의 순서로 인가할수도 있을 것이다. 이 경우, 기수번째 필드와 우수번째 필드를 모두 수행하여야 하나의 프레임을 수행할수 있게 된다. 상기와 같이 본 발명의 일 실시예에 따른 PALC구동방법은 하나의 수평주기동안에 2개의 스캔라인을 주사하도록 구동함으로써 PALC의 고속구동이 가능하게 된다.On the other hand, after the discharge of the odd field is completed, the even field is discharged. After a pulse having a negative voltage level is applied to the first cathode line k1, a pulse having a positive voltage level is applied to the second anode block a2 so that discharge occurs in the corresponding cells (e2 and e3). do. Subsequently, a plasma discharge occurs in the corresponding cells (e6 and e7) when a pulse having a positive voltage level is applied to the fourth anode block a4 while the pulse is applied to the first cathode line. Next, when a pulse having a negative voltage level is applied to the second cathode line k2, the third anode block a3 is selected in the same manner as described above to cause plasma discharge in the corresponding cells e4 and e5. Subsequently, when a pulse is applied to the first anode block a1, plasma discharge occurs in the corresponding cells e8 and e9. If the last line is executed by the same method, the other field (that is, the even field) is completed. That is, in the odd-numbered field, the positive electrode block and the cell connected to the upper electrode line of the selected negative electrode are configured. In the even-numbered field, the positive electrode block and the cell connected to the lower electrode line of the selected negative electrode are connected. In this case, the pulses applied to the first to mth positive electrode blocks may be applied in the order of the positive electrode blocks, or may be applied in any order according to the intention of the designer. In this case, one frame may be performed only by performing both the odd and even fields. As described above, the PALC driving method according to the exemplary embodiment of the present invention enables high-speed driving of the PALC by driving two scan lines during one horizontal period.
도 8을 참조하면, 본 발명의 다른 실시예에 따른 PALC 구동방법을 설명하기 위한 도면이 도시되어 있다. 본 발명의 다른 실시예에 따른 PALC구동방법은 한쌍씩 연결된 음극라인에 음의 전압레벨을 갖는 펄스를 순차적으로 인가함과 아울러, 이에 대응하도록 양의 전압레벨을 갖는 펄스를 제1 내지 제m 양극블록에 인가한다. m이 4인 경우의 예를들어 설명하면, 제1 및 제2 음극라인(k1,k2)에 음의 전압레벨을 갖는 펄스를 인가한후, 제1 양극 블록(a1)에 양의 전압레벨을 갖는 펄스를 인가하는 시점에서 해당셀(e1,e2사이)에서 플라즈마 방전이 일어나게 된다. 이어서, 제1 음극라인에 펄스가 인가되는 동안에 제3 양극블록(a3)에 양의 전압레벨을 갖는 펄스를 인가하는 시점에서 해당셀(e5,e6사이)에서 플라즈마 방전이 일어나게 된다. 다음에 제2 양극블록(a2)이 선택되면 해당셀(e3,e4사이)에서 플라즈마방전이 일어나게 된다. 이어서, 제4 양극블록(a4)에 펄스가 인가되면 해당셀(e7,e8사이)에서 플라즈마 방전이 일어나게 된다. 이와 동일한 방법에 의해 마지막 라인까지 수행하게 되면 하나의 필드(즉, 기수번째 필드)를 마치게 된다. 이와 동일한 방법으로 우수번째 필드를 수행함에의해 하나의 프레임을 수행하게 된다. 이 경우, 제1 내지 제m 양극블록에 인가되는 펄스는 양극블록의 순서대로 인가할수도 있으며 설계자의 의도에 따라 임의의 순서로 인가할수도 있을 것이다. 상기와 같이 본 발명의 다른 실시예에 따른 PALC구동방법은 하나의 수평주기동안에 4개의 스캔라인을 주사하도록 구동함으로써 PALC의 고속구동이 가능하게 된다.Referring to FIG. 8, there is shown a diagram for describing a PALC driving method according to another embodiment of the present invention. According to another embodiment of the present invention, a PALC driving method sequentially applies pulses having a negative voltage level to a pair of cathode lines connected to each other, and applies pulses having a positive voltage level to corresponding first to mth anodes. Applies to the block. For example, when m is 4, a pulse having a negative voltage level is applied to the first and second cathode lines k1 and k2, and then a positive voltage level is applied to the first anode block a1. Plasma discharge occurs in the corresponding cells (e1 and e2) at the time of applying the pulse. Subsequently, the plasma discharge occurs in the corresponding cells (e5 and e6) when the pulse having a positive voltage level is applied to the third anode block a3 while the pulse is applied to the first cathode line. Next, when the second anode block a2 is selected, plasma discharge occurs in the corresponding cells e3 and e4. Subsequently, when a pulse is applied to the fourth anode block a4, plasma discharge occurs in the corresponding cells e7 and e8. In the same way, if the last line is executed, one field (that is, the radix field) is completed. In the same way, one frame is performed by performing the even field. In this case, the pulses applied to the first to mth anode blocks may be applied in the order of the anode blocks, or may be applied in any order according to the designer's intention. As described above, the PALC driving method according to another embodiment of the present invention enables high-speed driving of the PALC by driving four scan lines during one horizontal period.
상술한 바와같이, 본 발명에 따른 플라즈마 어드레스 액정표시장치는 전극라인 및 구동IC의 수를 줄임에의해 제조비용이 저감됨과 아울러, 고속구동을 가능하게 할수 있는 장점이 있다.As described above, the plasma address liquid crystal display device according to the present invention has advantages in that the manufacturing cost is reduced and the high speed driving is possible by reducing the number of electrode lines and driving ICs.
또한, 본 발명에 따른 플라즈마 어드레스 액정표시장치 구동방법은 PALC를 고속으로 구동시킬수 있는 장점이 있다.In addition, the plasma address liquid crystal display driving method according to the present invention has an advantage of driving the PALC at high speed.
이상 설명한 내용을 통해 당업자 라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980050593A KR100312497B1 (en) | 1998-11-25 | 1998-11-25 | Plasma address liquid crystal display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980050593A KR100312497B1 (en) | 1998-11-25 | 1998-11-25 | Plasma address liquid crystal display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000033645A KR20000033645A (en) | 2000-06-15 |
| KR100312497B1 true KR100312497B1 (en) | 2001-12-28 |
Family
ID=19559590
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980050593A KR100312497B1 (en) | 1998-11-25 | 1998-11-25 | Plasma address liquid crystal display device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100312497B1 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0772458A (en) * | 1993-09-01 | 1995-03-17 | Sony Corp | Plasma address liquid crystal display device |
| JPH08304779A (en) * | 1995-04-28 | 1996-11-22 | Sony Corp | Production of plasma address display device |
-
1998
- 1998-11-25 KR KR1019980050593A patent/KR100312497B1/en not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0772458A (en) * | 1993-09-01 | 1995-03-17 | Sony Corp | Plasma address liquid crystal display device |
| JPH08304779A (en) * | 1995-04-28 | 1996-11-22 | Sony Corp | Production of plasma address display device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000033645A (en) | 2000-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101394434B1 (en) | Display apparatus and driving method thereof | |
| US20060139281A1 (en) | Liquid crystal display device | |
| JPH09120054A (en) | Liquid crystal display and driving method thereof | |
| JP3787713B2 (en) | Plasma display device | |
| KR100761143B1 (en) | Organic electro-luminescence display and driving method thereof | |
| KR100312497B1 (en) | Plasma address liquid crystal display device | |
| JPH06332400A (en) | Plasma address display device | |
| KR100313969B1 (en) | Plasma-Liquid Crystal Display Apparatus With Function Of Bidirectional Display | |
| KR100301664B1 (en) | Operation Method of Plasma Address Liquid Crystal Display | |
| KR100296786B1 (en) | Driving Method of Plasma Address Liquid Crystal Display | |
| KR100286452B1 (en) | Plasma Address Liquid Crystal Display | |
| KR100590144B1 (en) | Plasma addressed display device | |
| KR100585630B1 (en) | Method Of Driving Plasma Address Liquid Crystal Display | |
| KR20000059301A (en) | Plasma Address Liquid Crystal Display and Driving Method Thereof | |
| US7586466B2 (en) | Display panel including an improved electrode structure | |
| KR20000033647A (en) | Plasma address lcd and drive method of the same | |
| KR100301663B1 (en) | Operation Method of Plasma Address Liquid Crystal Display | |
| KR20050081386A (en) | Display device and driving method thereof | |
| KR20000032930A (en) | Plasma address liquid crystal display and drive method of the same | |
| KR20000031112A (en) | High brightness plasma address liquid crystal display and driving method thereof | |
| KR100972492B1 (en) | Liquid crystal display | |
| KR100326860B1 (en) | Plasma Address Liquid Crystal Display Device and Method of Driving the Same | |
| JPH087770A (en) | Surface discharge ac plasma display panel and display device using this | |
| KR20000060036A (en) | Plasma Address Liquid Crystal Display and Driving Method Thereof | |
| KR100326217B1 (en) | Plasma Address Liquid Crystal Display Device and Method of Driving the Same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050912 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |