KR100299517B1 - method of manufacturing semiconductor device - Google Patents
method of manufacturing semiconductor device Download PDFInfo
- Publication number
- KR100299517B1 KR100299517B1 KR1019990023766A KR19990023766A KR100299517B1 KR 100299517 B1 KR100299517 B1 KR 100299517B1 KR 1019990023766 A KR1019990023766 A KR 1019990023766A KR 19990023766 A KR19990023766 A KR 19990023766A KR 100299517 B1 KR100299517 B1 KR 100299517B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- photoresist pattern
- photoresist
- spacer
- lower layer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 45
- 125000006850 spacer group Chemical group 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 238000005530 etching Methods 0.000 claims description 3
- 230000010354 integration Effects 0.000 abstract description 6
- 238000000206 photolithography Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000006117 anti-reflective coating Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
- H01L21/0276—Photolithographic processes using an anti-reflective coating
Abstract
본 발명은 고집적화에 대응하는 미세 패턴을 형성할 수 있는 반도체 소자의 제조방법을 제공한다.The present invention provides a method for manufacturing a semiconductor device capable of forming a fine pattern corresponding to high integration.
본 발명에 따라 상부에 하부층이 형성된 반도체 기판 상에 포토레지스트막을 도포하고, 포토레지스트막을 노광 및 현상하여 하부층의 일부를 노출시키는 포토레지스트 패턴을 형성한다. 그런 다음, 기판 전면에 유기 BARC막을 형성하고, 유기 BARC막을 베이킹하여 포토레지스트 패턴과의 계면을 경화시킨 후, 유기 BARC막을 현상하여 상기 포토레지스트 패턴의 측벽에 유기 BARC 스페이서를 형성한다. 그리고 나서, 측부에 스페이서가 구비된 포토레지스트 패턴을 이용하여 기판이 노출되도록 하부층을 식각하고, 스페이서 및 포토레지스트 패턴을 제거한다. 본 실시예에서, 유기 BARC막은 5,000 내지 10,000Å의 두께로 형성하고, 베이킹은 170 내지 200℃의 온도에서 진행하고, BARC막의 현상은 15 내지 25초 동안 진행한다.According to the present invention, a photoresist film is coated on a semiconductor substrate having a lower layer formed thereon, and the photoresist film is exposed and developed to form a photoresist pattern exposing a portion of the lower layer. Then, an organic BARC film is formed on the entire surface of the substrate, the organic BARC film is baked to cure an interface with the photoresist pattern, and then the organic BARC film is developed to form organic BARC spacers on sidewalls of the photoresist pattern. Then, the lower layer is etched so that the substrate is exposed by using the photoresist pattern having the spacer on the side, and the spacer and the photoresist pattern are removed. In this embodiment, the organic BARC film is formed to a thickness of 5,000 to 10,000 Pa, baking is carried out at a temperature of 170 to 200 ℃, the development of the BARC film is carried out for 15 to 25 seconds.
Description
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 고집적화에 대응하는 미세 콘택홀 형성이 가능한 반도체 소자의 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for manufacturing a semiconductor device capable of forming fine contact holes corresponding to high integration.
일반적으로, 반도체 소자의 제조에서 하부 도전층과 상부 도전층과을 절연막을 통하여 절연시키고, 절연막에 콘택홀을 형성하여 두 층을 연결한다. 상기 콘택홀은 포토레지스트 패턴을 식각 마스크로하여 절연막을 식각함으로써 형성한다. 또한, 포토레지스트 패턴은 포토레지스트막을 도포하고 포토리소그라피로 노광 및 현상하여 형성한다.In general, in manufacturing a semiconductor device, the lower conductive layer and the upper conductive layer are insulated through an insulating film, and contact layers are formed in the insulating film to connect the two layers. The contact hole is formed by etching the insulating film using the photoresist pattern as an etching mask. The photoresist pattern is formed by applying a photoresist film, exposing and developing with photolithography.
한편, 포토리소그라피시 사용되는 I-라인의 파장은 365nm로서, 고집적화에 따른 미세패턴을 형성하는데 한계가 있다. 따라서, 최근에는 이러한 I-라인의 한계를 극복하기 위하여, 248nm의 파장을 갖는 DUV(Deep UltraViolet)를 이용하여 포토리소그라피를 진행함으로써 고집적화에 대응하는 미세 패턴을 형성한다.On the other hand, the wavelength of the I-line used in the photolithography is 365nm, there is a limit in forming a fine pattern according to high integration. Therefore, recently, in order to overcome such limitations of the I-line, photolithography is performed using DUV (Deep UltraViolet) having a wavelength of 248 nm to form a fine pattern corresponding to high integration.
그러나, 상기한 DUV를 이용한 공정은 I-라인을 이용한 공정보다 생산비용이 높기 때문에 가격 경쟁력이 저하된다. 또한, 콘택홀의 형성시 마스킹 공정의 안정화를 위하여 HT-PSM 레티클을 사용하는데, 이러한 레티클을 이용한 포토레지스막의 노광 후, 도 1에 도시된 바와 같이, 측부돌출효과(sidelobe effect)의 문제가 야기되어, 소자의 신뢰성이 저하된다.However, the process using the DUV is lower in price competitiveness because the production cost is higher than the process using the I-line. In addition, HT-PSM reticle is used to stabilize the masking process when forming the contact hole. After exposure of the photoresist film using the reticle, as shown in FIG. 1, a problem of sidelobe effect is caused. The reliability of the device is lowered.
따라서, 본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로서, I-라인을 이용하여 고집적화에 대응하는 미세 콘택홀 형성을 가능하게 하여 생산비용을감소시킬 수 있는 반도체 소자의 제조방법을 제공함에 그 목적이 있다.Accordingly, the present invention is to solve the above-mentioned problems, to provide a method for manufacturing a semiconductor device that can reduce the production cost by enabling the formation of fine contact holes corresponding to high integration using the I-line. There is a purpose.
또한, 본 발명은 포토레지스트 패턴의 측부돌출효과를 방지할 수 있는 반도체 소자의 제조방법을 제공함에 그 목적이 있다.In addition, an object of the present invention is to provide a method for manufacturing a semiconductor device that can prevent the side projection effect of the photoresist pattern.
도 1은 종래의 포토레지스트 패턴에 발생되는 측부돌출현상을 나타낸 단면도.1 is a cross-sectional view showing a side protrusion phenomenon occurring in the conventional photoresist pattern.
도 2a 내지 도 2h는 본 발명의 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 단면도.2A to 2H are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with an embodiment of the present invention.
도 3a 및 도 3b는 본 발명의 실시예에 따른 포토레지스트 패턴을 나타낸 단면도 및 평면도.3A and 3B are a cross-sectional view and a plan view showing a photoresist pattern according to an embodiment of the present invention.
도 4a, 도 4b 및 도 5는 본 발명의 실시예에 따라 측부에 스페이서가 구비된 포토레지스트 패턴을 나타낸 단면도 및 평면도.4A, 4B and 5 are a cross-sectional view and a plan view showing a photoresist pattern having a spacer on the side in accordance with an embodiment of the present invention.
(도면의 주요 부분에 대한 부호의 설명)(Explanation of symbols for the main parts of the drawing)
20 : 반도체 기판 21 : 절연막20 semiconductor substrate 21 insulating film
22 : 포토레지스트막 22A : 포토레지스트 패턴22 photoresist film 22A photoresist pattern
23 : 유기 BARC막 23A : 유기 BARC 스페이서23: organic BARC film 23A: organic BARC spacer
H1 : 포토레지스트막에 형성된 콘택홀H1: contact hole formed in photoresist film
H2 : 절연막에 형성된 콘택홀H2: contact hole formed in the insulating film
상기한 본 발명의 목적을 달성하기 위하여, 본 발명에 따라 상부에 하부층이 형성된 반도체 기판 상에 포토레지스트막을 도포하고, 포토레지스트막을 노광 및 현상하여 하부층의 일부를 노출시키는 포토레지스트 패턴을 형성한다. 그런 다음, 기판 전면에 유기 반사방지막을 형성하고, 유기 반사방지막을 베이킹하여 포토레지스트 패턴과의 계면을 경화시킨 후, 유기 반사방지막을 현상하여 상기 포토레지스트 패턴의 측벽에 유기 반사방지막 스페이서를 형성한다. 그리고 나서, 측부에 스페이서가 구비된 포토레지스트 패턴을 이용하여 기판이 노출되도록 하부층을 식각하고, 스페이서 및 포토레지스트 패턴을 제거한다.In order to achieve the above object of the present invention, according to the present invention, a photoresist film is coated on a semiconductor substrate having a lower layer formed thereon, and a photoresist pattern is exposed and developed to form a photoresist pattern exposing a portion of the lower layer. Then, an organic antireflection film is formed on the entire surface of the substrate, the organic antireflection film is baked to cure an interface with the photoresist pattern, and then the organic antireflection film is developed to form an organic antireflection film spacer on the sidewall of the photoresist pattern. . Then, the lower layer is etched so that the substrate is exposed by using the photoresist pattern having the spacer on the side, and the spacer and the photoresist pattern are removed.
본 실시예에서, 유기 반사방지막은 5,000 내지 10,000Å의 두께로 형성하고, 베이킹은 170 내지 200℃의 온도에서 진행하고, 유기 반사방지막의 현상은 15 내지 25초 동안 진행한다. 또한, 포토레지스막의 노광은 I-라인 또는 DUV를 이용하여 진행한다.In this embodiment, the organic antireflection film is formed to a thickness of 5,000 to 10,000 Pa, baking is carried out at a temperature of 170 to 200 ℃, the development of the organic antireflection film is carried out for 15 to 25 seconds. In addition, exposure of a photoresist film advances using I-line or DUV.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다.Hereinafter, with reference to the accompanying drawings will be described an embodiment of the present invention.
도 2a 내지 도 2h는 본 발명의 실시예에 따른 반도체 소자의 콘택홀 형성방법을 설명하기 위한 단면도이다.2A to 2H are cross-sectional views illustrating a method for forming a contact hole in a semiconductor device according to an embodiment of the present invention.
도 2a를 참조하면, 반도체 기판(20) 상에 절연막(21)을 형성하고, 절연막(21) 상부에 포토레지스트막(22)을 도포한다. 도 2b를 참조하면, 콘택홀용 레티클을 이용하여 I-라인으로 포토레지트막(22)을 노광한 후 현상하여, 콘택홀(H1)을 형성한다. 즉, 도 3a 및 도 3b는 콘택홀(H1)이 형성된 포토레지스트 패턴(22A)의 단면도 및 평면도를 나타낸다.Referring to FIG. 2A, an insulating film 21 is formed on the semiconductor substrate 20, and a photoresist film 22 is coated on the insulating film 21. Referring to FIG. 2B, the photoresist film 22 is exposed and developed on an I-line using a contact hole reticle to form a contact hole H1. That is, FIGS. 3A and 3B show a cross-sectional view and a plan view of the photoresist pattern 22A in which the contact hole H1 is formed.
도 2c를 참조하면, 콘택홀(H1)에 매립되도록 포토레지스트 패턴(22A)의 전면에 유기(Organic) 저부 반사방지(Bottom Anti-Reflective Coating; BARC)막(23)을 5,000 내지 10,000Å의 두께로 형성한다. 그런 다음, BARC막(23)을 170 내지 200℃의 온도에서 베이킹하여, 도 2d에 도시된 바와 같이, BARC막(23)과 포토레지스트 패턴(22A)의 계면을 경화시킨다.Referring to FIG. 2C, an organic bottom anti-reflective coating (BARC) film 23 is formed on the entire surface of the photoresist pattern 22A so as to be buried in the contact hole H1. To form. Then, the BARC film 23 is baked at a temperature of 170 to 200 ° C. to cure the interface between the BARC film 23 and the photoresist pattern 22A, as shown in FIG. 2D.
그런 다음, 도 2e에 도시된 바와 같이, BARC막(23)을 현상하는데, 현상시의 반응정도는 BARC막(23)의 베이킹 온도 및 두께에 따라 달라지므로, 상기한 바와 같은 온도 및 두께의 경우에는 15 내지 25초 동안 현상을 진행한다. 이때, 경화된 접촉면의 BARC(23)는 서서히 용해되고, 현상후에는 도 2f에 도시된 바와 같이, 포토레지스트 패턴(22A)의 콘택홀(H1)의 측벽에 유기 BARC 스페이서(23A)가 형성된다. 즉, 도 4a, 도 4b 및 도 5는 이때의 단면도 및 평면도로서, 평면도 및 단면도로서, 도 4a 및 도 4b에 도시된 바와 같이, 콘택홀(H1)의 크기가 스페이서(23A)에 의해 감소되고, 도 5에 도시된 바와 같이, BARC 스페이서(23A)에 의해, 종래와 같은 측부돌출현상이 야기되지 않는다.Then, as illustrated in FIG. 2E, the BARC film 23 is developed. The degree of reaction at the time of development depends on the baking temperature and the thickness of the BARC film 23. The development proceeds for 15 to 25 seconds. At this time, the BARC 23 of the hardened contact surface is gradually dissolved, and after development, an organic BARC spacer 23A is formed on the sidewall of the contact hole H1 of the photoresist pattern 22A, as shown in FIG. 2F. . 4A, 4B, and 5 are cross-sectional views and a plan view at this time, as a plan view and a cross-sectional view. 5, by the BARC spacer 23A, the side protrusion phenomenon as in the prior art is not caused.
그리고 나서, 도 2g에 도시된 바와 같이, 측부에 스페이서(23A)가 구비된 포토레지스트 패턴(22A)을 식각 마스크로하여 기판(20)의 일부가 노출되도록절연막(21)을 식각하여, 절연막(21)에 콘택홀(H2)을 형성하고, 도 2h에 도시된 바와 같이, 스페이서(23A) 및 포토레지스트 패턴(22A)을 제거한다.Then, as illustrated in FIG. 2G, the insulating film 21 is etched to expose a portion of the substrate 20 by using the photoresist pattern 22A having the spacer 23A on the side as an etch mask, thereby insulating the insulating film ( A contact hole H2 is formed in 21, and as shown in FIG. 2H, the spacer 23A and the photoresist pattern 22A are removed.
상기한 본 발명에 의하면, I-라인으로 포토레지스트 패턴을 형성한 후, 유기 BARC막을 이용하여 콘택홀의 측벽에 스페이서를 형성하여 패턴의 간격을 감소시킴으로써, 고집적화에 대응하는 콘택홀을 DUV를 사용하는 것 없이 용이하게 형성할 수 있게 됨으로서, 생산비용이 감소된다. 또한, 포토레지스트 패턴의 측벽에 형성된 스페이서에 의해, 종래와 같은 측부돌출현상이 야기되지 않으므로, 소자의 신뢰성이 향상된다.According to the present invention described above, after forming the photoresist pattern by the I-line, by forming a spacer on the sidewall of the contact hole by using an organic BARC film to reduce the gap of the pattern, the contact hole corresponding to the high integration using the DUV By being able to form easily without a thing, a production cost is reduced. In addition, since the side protrusion phenomenon as in the prior art is not caused by the spacer formed on the sidewall of the photoresist pattern, the reliability of the device is improved.
한편, 상기한 방법을 DUV 공정에 적용하여 DUV의 한계를 극복함으로써 초미세 선폭을 갖는 패턴의 형성이 가능해진다.On the other hand, by applying the above method to the DUV process to overcome the limitations of the DUV it is possible to form a pattern having an ultra fine line width.
또한, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 요지를 벗어나지 않는 범위내에서 다양하게 변형시켜 실시할 수 있다.In addition, this invention is not limited to the said Example, It can variously deform and implement within the range which does not deviate from the technical summary of this invention.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990023766A KR100299517B1 (en) | 1999-06-23 | 1999-06-23 | method of manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990023766A KR100299517B1 (en) | 1999-06-23 | 1999-06-23 | method of manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010003469A KR20010003469A (en) | 2001-01-15 |
| KR100299517B1 true KR100299517B1 (en) | 2001-11-01 |
Family
ID=19594635
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990023766A KR100299517B1 (en) | 1999-06-23 | 1999-06-23 | method of manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100299517B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100953025B1 (en) * | 2003-05-09 | 2010-04-14 | 주식회사 하이닉스반도체 | Method for forming contact hole in a semiconductor device |
-
1999
- 1999-06-23 KR KR1019990023766A patent/KR100299517B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010003469A (en) | 2001-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100823847B1 (en) | Method for patterning a semiconductor device | |
| KR20100134418A (en) | Method for forming contact hole using spacer patterning technology | |
| KR20030031599A (en) | Method for fabricating semiconductor device | |
| US5922516A (en) | Bi-layer silylation process | |
| KR100299517B1 (en) | method of manufacturing semiconductor device | |
| KR100489360B1 (en) | A fabricating method of semiconductor device using ArF photolithography | |
| KR20110077484A (en) | Method of forming fine pattern for semicondutor device | |
| KR100390963B1 (en) | Method of forming a contact hole in a semiconductor device | |
| KR100333726B1 (en) | Method of fabricating semiconductor device | |
| KR100338098B1 (en) | Method of manufacturing a semiconductor device | |
| KR100390912B1 (en) | Method for forming contact hole of semiconductor device | |
| KR20040066831A (en) | Method for forming a structure in a semiconductor substrate | |
| JP2008135649A (en) | Method for manufacturing semiconductor device | |
| KR100515372B1 (en) | Method for forming fine pattern of semiconductor device | |
| KR100256809B1 (en) | Method for forming contact hole in semiconductor device | |
| KR100440776B1 (en) | A fabricating method of semiconductor device using ArF photolithography | |
| KR100257770B1 (en) | Method for forming fine conduction film of semiconductor device | |
| KR100382548B1 (en) | Method for Fabricating of Semiconductor Device | |
| KR100772699B1 (en) | Method for forming semiconductor device | |
| KR100436131B1 (en) | Method of forming fine pattern of semiconductor device using hemispherical polycrystalline silicon layer as anti-reflective coating and etching mask | |
| KR20050066895A (en) | Method for fabricating fine contact hole | |
| KR100638743B1 (en) | Method for manufacturing capacitor | |
| KR20060131131A (en) | Method for forming micropattern in semiconductor device | |
| KR20000003358A (en) | Fine pattern forming of semiconductor | |
| KR20040001845A (en) | Method for forming pattern of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090526 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |