KR100772699B1 - Method for forming semiconductor device - Google Patents
Method for forming semiconductor device Download PDFInfo
- Publication number
- KR100772699B1 KR100772699B1 KR20050130471A KR20050130471A KR100772699B1 KR 100772699 B1 KR100772699 B1 KR 100772699B1 KR 20050130471 A KR20050130471 A KR 20050130471A KR 20050130471 A KR20050130471 A KR 20050130471A KR 100772699 B1 KR100772699 B1 KR 100772699B1
- Authority
- KR
- South Korea
- Prior art keywords
- photoresist
- semiconductor device
- etching
- hard mask
- insulating film
- Prior art date
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
본 발명은 미세 패턴 형성시 공정의 비정질 카본 하드마스크의 공정 단순화에 적합한 반도체 소자 제조 방법을 제공하기 위한 것으로, 이를 위한 본 발명의 반도체 소자 제조 방법은 반도체 기판 상에 도전층, 하드마스크용 물질막 및 포토레지스트를 차례로 형성하는 단계; 상기 포토레지스트의 소정 영역에 트렌치를 형성하는 단계; 상기 트렌치에 절연막을 매립하는 단계; 상기 절연막을 마스크로 상기 포토레지스트를 식각하여 포토레지스트 패턴을 형성하는 단계; 상기 절연막을 제거하는 단계; 상기 포토레지스트 패턴을 식각 베리어로 상기 하드마스크용 물질막을 식각하여 하드마스크를 형성하는 단계; 및 상기 하드마스크를 베리어로 상기 도전층을 식각하는 단계가 제공되며, 이에 따라 본 발명은 하드마스크로 비정질 카본을 사용하지 않고, 포토레지스트 패턴을 부분 노광한 후, 노광된 영역에 SOD 마스크를 형성하여, SOD 마스크로 포토레지스트 패터닝 공정을 진행하고, 포토레지스트 패턴을 식각 베리어로 패턴 식각 공정을 진행하여 하드마스크 공정이 단순화를 꾀할 수 있다. 또한, 부분 노광 공정이 포함되기 때문에, 반사방지막을 사용하지 않아도 된다.The present invention is to provide a method for manufacturing a semiconductor device suitable for simplifying the process of the amorphous carbon hard mask of the process of forming a fine pattern, the method for manufacturing a semiconductor device of the present invention for the conductive layer, the material layer for the hard mask on the semiconductor substrate And sequentially forming a photoresist; Forming a trench in a predetermined region of the photoresist; Filling an insulating film in the trench; Etching the photoresist using the insulating layer as a mask to form a photoresist pattern; Removing the insulating film; Forming a hard mask by etching the material layer for hard mask using the photoresist pattern as an etching barrier; And etching the conductive layer using the hard mask as a barrier, so that the present invention does not use amorphous carbon as a hard mask, and partially exposes a photoresist pattern, and then forms an SOD mask in the exposed area. The photoresist patterning process may be performed using an SOD mask, and the photomask pattern may be etched with an etching barrier to simplify the hard mask process. Moreover, since a partial exposure process is included, it is not necessary to use an antireflection film.
비정질 카본, SOD, 미세 패턴, 공정 단순화 Amorphous carbon, SOD, fine pattern, process simplification
Description
도 1a 내지 도 1c는 종래 기술에 따른 반도체 소자 제조 방법을 도시한 단면도,1A to 1C are cross-sectional views illustrating a method of manufacturing a semiconductor device according to the prior art;
도 2a 내지 도 2g는 본 발명의 일실시예에 따른 반도체 소자 제조 방법을 도시한 단면도. 2A to 2G are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with an embodiment of the present invention.
* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings
21 : 반도체 기판 22 : 도전층21
23a : 하드마스크 24 : 포토레지스트23a: hard mask 24: photoresist
25 : 트렌치 26a : SOD 하드마스크25:
본 발명은 반도체 제조 기술에 관한 것으로, 특히 미세 패턴을 구비한 반도체 소자 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor manufacturing technology, and more particularly, to a semiconductor device manufacturing method having a fine pattern.
반도체 소자가 고집적화됨에 따라 마스크 작업시 포토레지스트의 두께를 점차 감소시켜야 하고, 이로 인해 게이트 식각시 포토레지스트 만으로는 하부층 식각이 더욱더 어려워지는 문제가 있다.As the semiconductor device is highly integrated, the thickness of the photoresist should be gradually reduced during the masking operation, which makes it difficult to etch the lower layer using only the photoresist during gate etching.
도 1a 내지 도 1c는 종래 기술에 따른 반도체 소자의 캐패시터 제조 방법을 도시한 단면도이다.1A to 1C are cross-sectional views illustrating a method of manufacturing a capacitor of a semiconductor device according to the prior art.
도 1a에 도시된 바와 같이, 반도체 기판(11) 상에 도전층(12), 하드마스크용 물질막(13), SiON막(14) 및 반사방지막(Bottom Anti Reflective Coating, 15)을 차례로 증착한다. 이어서, 반사방지막(15)의 소정 영역 상에 포토레지스트 패턴(16)을 형성한다. 이 때, 하드마스크용 물질막(13)은 비정질 카본(Amorphous Carbon)을 사용한다.As shown in FIG. 1A, a
도 1b에 도시된 바와 같이, 포토레지스트 패턴(16)을 식각 베리어로 반사방지막(15)과 SiON막(14)을 차례로 건식 식각한다. 식각 후, 포토레지스트 패턴(16)의 일부 두께가 손실된다. 이하, 반사방지막(15)과 SiON막은 반사방지막(15a)과 SiON 하드마스크(14a)로 나타낸다.As shown in FIG. 1B, the
도 1c에 도시된 바와 같이, 포토레지스트 패턴(16), 반사방지막(15a) 및 SiON 하드마스크(14a)를 식각 마스크로 하드마스크용 물질막(13a)을 식각하여 비정질 카본 하드마스크(13a)를 형성한다. 이 때, 비정질 카본 하드마스크(13a)는 O2 플라즈마 건식 식각으로 식각한다.As shown in FIG. 1C, the amorphous carbon
한편, 하드마스크용 물질막(13a)을 식각할 때, 포토레지스트 패턴(15) 및 반사방지막(15a)은 모두 소진된다.Meanwhile, when the hard
이어서 도면에 도시하지 않았지만, SiON 하드마스크(14a) 및 비정질 카본 하드마스크(13a)를 식각 마스크로 도전층(12)을 식각하여 도전 패턴을 형성한다.Subsequently, although not shown in the drawing, the
그러나, 상술한 바와 같이, 비정질 카본 하드마스크를 사용할 때에는 공정이 복잡한 문제가 있다. 먼저, 비정질 카본은 빛 흡수율이 크므로, 노광 장비에서 얼라인(Align)을 위해 얼라인 키 부분을 먼저 열어주어야 한다. 즉, 키 마스크와 키 식각 공정이 필요하다.However, as described above, the process is complicated when using an amorphous carbon hard mask. First, since amorphous carbon has a high light absorption rate, the alignment key portion must first be opened for alignment in the exposure apparatus. In other words, a key mask and a key etching process are required.
또한, 비정질 카본은 코팅(Coating)이 아닌 증착(Deposition)하여 형성함으로, 웨이퍼 전면에 증착되고, 이로 인해 베벨 식각(Bevel etch; 웨이퍼 엣지 부분의 카본 제거) 공정을 추가로 실시해야하는 문제가 있다.In addition, since amorphous carbon is formed by deposition rather than coating, it is deposited on the entire surface of the wafer, which causes a problem of additionally performing a bevel etch process.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 제안된 것으로, 미세 패턴 형성시 공정의 비정질 카본 하드마스크의 공정 단순화에 적합한 반도체 소자 제조 방법을 제공하는데 그 목적이 있다.The present invention has been proposed to solve the above problems of the prior art, and an object of the present invention is to provide a method for manufacturing a semiconductor device suitable for the process simplification of the amorphous carbon hard mask of the process when forming a fine pattern.
상기 목적을 달성하기 위한 특징적인 본 발명의 반도체 소자 제조 방법은 반도체 기판 상에 도전층, 하드마스크용 물질막 및 포토레지스트를 차례로 형성하는 단계, 상기 포토레지스트의 소정 영역에 트렌치를 형성하는 단계, 상기 트렌치에 절연막을 매립하는 단계, 상기 절연막을 마스크로 상기 포토레지스트를 식각하여 포토레지스트 패턴을 형성하는 단계, 상기 절연막을 제거하는 단계, 상기 포토레지스트 패턴을 식각 베리어로 상기 하드마스크용 물질막을 식각하여 하드마스크를 형성하는 단계, 및 상기 하드마스크를 베리어로 상기 도전층을 식각하는 단계를 포함한다.A semiconductor device manufacturing method of the present invention for achieving the above object comprises the steps of sequentially forming a conductive layer, a hard mask material film and a photoresist on a semiconductor substrate, forming a trench in a predetermined region of the photoresist, Embedding an insulating film in the trench, etching the photoresist using the insulating film as a mask to form a photoresist pattern, removing the insulating film, and etching the hardmask material film using the photoresist pattern as an etching barrier. Forming a hard mask, and etching the conductive layer using the hard mask as a barrier.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.Hereinafter, the most preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily implement the technical idea of the present invention. .
도 2a 내지 도 2g는 본 발명의 일실시예에 따른 반도체 소자의 캐패시터 제조 방법을 도시한 단면도이다.2A to 2G are cross-sectional views illustrating a method of manufacturing a capacitor of a semiconductor device according to an embodiment of the present invention.
도 2a에 도시된 바와 같이, 반도체 기판(21) 상에 게이트 절연막(도시하지 않음), 도전층(22) 및 하드마스크용 물질막(23)을 차례로 형성하고, 하드마스크용 물질막(23)의 전면에 포토레지스트(24)를 도포한다. 하드마스크용 물질막(23)은 질화막을 사용한다. As shown in FIG. 2A, a gate insulating film (not shown), a
계속해서, 포토레지스트(24)를 도포하고, 노광 작업을 진행하여 부분 노광(Partial Exposure) 및 현상(Develop) 처리를 실시하여 트렌치(25)를 형성한다. 이 때, 트렌치(25)의 선폭(Critical Deminsion; CD)은 부분 노광 정도에 따라 결정되는데, 노광 시간을 증가시키거나 노광 에너지를 증가시킬수록 노광된 간격의 선폭(CD)은 커지게 되고, 상대적으로 라인의 선폭(CD)은 감소하게 된다. Subsequently, the
아울러, 본 발명에서는, 부분 노광을 실시함으로써 포토레지스트(24) 하부에 반사방지막이 필요하지 않다.In addition, in the present invention, the antireflection film is not necessary under the
도 2b에 도시된 바와 같이, 트렌치(25)가 형성된 포토레지스트(24) 상에 트렌치(25)를 매립하는 두께의 SOD(Spin On Dielectric, 26)막을 도포한다. 이 때, SOD막(26) 대신에 SOG(Spin On Glass)막을 사용할 수 있다. SOD막 또는 SOG막은 유동 특성(Flowing)이 좋아 포토레지스트(24) 상의 트렌치(25) 사이를 모두 매운다.As shown in FIG. 2B, a SOD (Spin On Dielectric) 26 film having a thickness of filling the
도 2c에 도시된 바와 같이, 포토레지스트(24)가 드러나는 타겟으로 SOD막(26)을 전면 식각(Blanket etch)하여, 트렌치(25)내에 SOD막(26a)이 매립되게 한다. 이하, SOD막(26)을 SOD 마스크(26a)라고 나타낸다.As shown in FIG. 2C, the SOD
도 2d에 도시된 바와 같이, SOD마스크(26a)를 사용하여 포토레지스트(24)를 식각하여 포토레지스트 패턴(24a)을 형성한다. 이 때, 포토레지스트(24) 식각은, N2/O2의 혼합 가스를 사용하며, 10∼100℃의 기판 온도를 유지하면서, N2/O2의 혼합 가스는 100:0.1의 비율을 갖고, 300∼1500W의 파워, 100∼500mT의 공정 압력을 갖는 조건으로 진행한다.As shown in FIG. 2D, the
또는, N2/H2의 혼합 가스를 사용하며, 10∼100℃의 기판 온도를 유지하면서, N2/H2의 혼합 가스는 1:0.1의 비율을 갖고, 300∼1500W의 파워, 100∼500mT의 공정 압력을 갖는 조건으로 진행한다.Alternatively, while using a mixed gas of N 2 / H 2 and maintaining a substrate temperature of 10 to 100 ° C., the mixed gas of N 2 / H 2 has a ratio of 1: 0.1, and a power of 300 to 1500 kW, 100 to Proceed under conditions with a process pressure of 500 mT.
도 2e에 도시된 바와 같이, 포토레지스트 패턴(24a)을 형성한 후, 불산(HF)을 포함하는 습식 케미컬을 사용하여 SOD 마스크(26a)를 제거한다. 이 때, 포토레지스트 패턴(24a) 및 하드마스크용 물질막(23)의 식각 손실은 없다.As shown in FIG. 2E, after the
도 2f에 도시된 바와 같이, 포토레지스트 패턴(24a)을 식각 베리어로 하드마스크용 물질막(23)을 식각하여 하드마스크(23a)를 형성한다. 이어서, 포토레지스트 패턴(24a)을 O2 애싱 공정으로 스트립한다.As shown in FIG. 2F, the hard
도 2g에 도시된 바와 같이, 하드마스크(23a)를 식각 베리어로 도전층(22)을 식각하여 도전 패턴(22a)을 형성한다.As illustrated in FIG. 2G, the
상술한 바와 같이, 기존의 포토레지스트로 패터닝을 실시함되, 하드마스크를 질화막으로 사용함으로써, 비정질 카본 하드마스크를 사용하여 발생하는 문제점을 해결할 수 있다. As described above, while patterning is performed with an existing photoresist, a problem caused by using an amorphous carbon hard mask can be solved by using a hard mask as a nitride film.
본 발명은 라인/간격의 패터닝 뿐만 아니라, 콘택홀 패터닝 공정에도 사용할 수 있다.The invention can be used for contact hole patterning processes as well as line / spacing patterning.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여 야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical spirit of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.
상술한 본 발명은 하드마스크로 비정질 카본을 사용하지 않고, 포토레지스트 패턴을 부분 노광한 후, 노광된 영역에 SOD 마스크를 형성하여, SOD 마스크로 포토레지스트 패터닝 공정을 진행하고, 포토레지스트 패턴을 식각 베리어로 패턴 식각 공정을 진행하여 하드마스크 공정이 단순화를 꾀할 수 있다.In the present invention described above, after partially exposing the photoresist pattern without using amorphous carbon as a hard mask, a SOD mask is formed in the exposed area, a photoresist patterning process is performed with the SOD mask, and the photoresist pattern is etched. As a barrier, a pattern etching process may be performed to simplify the hard mask process.
또한, 부분 노광 공정이 포함되기 때문에, 반사방지막을 사용하지 않아도 된다.Moreover, since a partial exposure process is included, it is not necessary to use an antireflection film.
Claims (14)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20050130471A KR100772699B1 (en) | 2005-12-27 | 2005-12-27 | Method for forming semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20050130471A KR100772699B1 (en) | 2005-12-27 | 2005-12-27 | Method for forming semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20070068632A KR20070068632A (en) | 2007-07-02 |
KR100772699B1 true KR100772699B1 (en) | 2007-11-02 |
Family
ID=38504511
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR20050130471A KR100772699B1 (en) | 2005-12-27 | 2005-12-27 | Method for forming semiconductor device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100772699B1 (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020042275A (en) * | 2000-11-30 | 2002-06-05 | 윤종용 | Shallow trench isolation type semiconductor device and method of forming the same |
KR20020045494A (en) * | 2000-12-08 | 2002-06-19 | 윤종용 | METHOD OF FORMING SEMICONDUCTOR DEVICES HAVING SiOC LAYER |
-
2005
- 2005-12-27 KR KR20050130471A patent/KR100772699B1/en not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020042275A (en) * | 2000-11-30 | 2002-06-05 | 윤종용 | Shallow trench isolation type semiconductor device and method of forming the same |
KR20020045494A (en) * | 2000-12-08 | 2002-06-19 | 윤종용 | METHOD OF FORMING SEMICONDUCTOR DEVICES HAVING SiOC LAYER |
Also Published As
Publication number | Publication date |
---|---|
KR20070068632A (en) | 2007-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100474546B1 (en) | Fabricating method for semiconductor device | |
KR101004691B1 (en) | Method for forming micropattern in semiconductor device | |
JP2009071306A (en) | Method for forming micropattern in semiconductor device | |
KR100824994B1 (en) | Method for forming contact hole in semiconductor device | |
KR20070113604A (en) | Method for forming micro pattern of semiconductor device | |
KR100772699B1 (en) | Method for forming semiconductor device | |
KR100420413B1 (en) | Manufacturing method for semiconductor device | |
KR20030000592A (en) | method for manufacturing of semiconductor device with STI/DTI structure | |
KR100912958B1 (en) | Method for fabricating fine pattern in semiconductor device | |
KR20090027431A (en) | Method for forming micropattern in semiconductor device | |
KR100282416B1 (en) | Method for fabricating semiconductor device | |
US8940641B1 (en) | Methods for fabricating integrated circuits with improved patterning schemes | |
KR100910865B1 (en) | Method for fabrication of semiconductor device | |
KR100370172B1 (en) | Method for manufacturing semiconductor device | |
KR100527573B1 (en) | Method for forming a contact hole | |
KR100532839B1 (en) | Method for manufacturing shallow trench of semiconductor device | |
KR20070000719A (en) | Method for forming bit line contact of semiconductor device | |
KR100256809B1 (en) | Method for forming contact hole in semiconductor device | |
KR100875026B1 (en) | Metal line formation method of semiconductor device | |
KR100447261B1 (en) | Method for manufacturing semiconductor device using nitride layer as etch stop layer | |
KR20050068363A (en) | Method for fabricating thin pattern using the hard mask | |
KR20030046932A (en) | a method for forming contact hole of semiconductor device | |
KR100198645B1 (en) | Method of forming pattern of semiconductor devices | |
KR100524812B1 (en) | A forming method of bitline using ArF photolithography | |
KR100744089B1 (en) | Method for fabricating semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20100920 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |