KR100299179B1 - 고속동작용반도체메모리소자 - Google Patents

고속동작용반도체메모리소자 Download PDF

Info

Publication number
KR100299179B1
KR100299179B1 KR1019970025493A KR19970025493A KR100299179B1 KR 100299179 B1 KR100299179 B1 KR 100299179B1 KR 1019970025493 A KR1019970025493 A KR 1019970025493A KR 19970025493 A KR19970025493 A KR 19970025493A KR 100299179 B1 KR100299179 B1 KR 100299179B1
Authority
KR
South Korea
Prior art keywords
data
block
memory cell
input
read
Prior art date
Application number
KR1019970025493A
Other languages
English (en)
Other versions
KR19990001990A (ko
Inventor
한종희
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019970025493A priority Critical patent/KR100299179B1/ko
Publication of KR19990001990A publication Critical patent/KR19990001990A/ko
Application granted granted Critical
Publication of KR100299179B1 publication Critical patent/KR100299179B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits

Landscapes

  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

본 발명은 고속동작용 반도체 메모리 소자에 관한 것으로, 특히 리드/라이트 블록 안의 컬러 레지스터를 위치시켜 블록 라이트 동작 때에 큰 전력 소모가 발생하는 글로벌 입출력 버스 라인을 거치지 않고 메모리 셀 블록에 데이터를 라이트 할 수 있기 때문에, 전력소모를 줄여 동작속도를 향상시킬 수 있는 고속동작용 반도체 메모리 소자에 관한 것이다.

Description

고속동작용 반도체 메모리 소자
본 발명은 고속동작용 반도체 메모리 소자에 관한 것으로, 특히 컬러 레지스터(Color Register)의 위치를 인터페이스 블록(Interface Block)에서 리드/라이트 블록(Read/Write Block)으로 바꾸어 블록 라이트(Block Write) 동작 때 전력소모를 줄여 동작속도를 향상시킬 수 있는 고속동작용 반도체 메모리 소자에 관한 것이다.
본 발명은 블록 라이트(Block Write) 기능을 갖는 디램(DRAM), 싱크로노스 그래픽 램(SGRAM : Synchronous Graphics RAM), 비디오 램 (VRAM : Video RAM), 윈도우 램 (WRAM : Window RAM) 등의 모든 메모리 소자에 적용하여 사용할 수 있다.
도 1 은 컬러레지스터(4)를 인터페이스 블록(1)에 위치시킨 종래의 반도체 메모리 소자의 구조를 간략히 도시한 블록도이다.
도 1 에 도시된 바와 같이, 반도체 메모리 소자는 크게 세 부분으로 나눌 수 있다.
먼저, 메모리 셀과 셀에 저장되어 있는 데이터를 읽어내는 센스 앰프(Sense Amplifier)들로 구성되어 있는 메모리 셀 블록(3)과, 상기 메모리 셀 블록(3)으로부터 데이터를 리드하거나 상기 메모리 셀 블록(3)에 데이터를 라이트 하는 동작을 수행하는 리드/라이트 블록(2)과, 그리고 메모리 집적회로의 외부와 인터페이스(Interface) 하는 부분으로서 외부의 데이터를 입력받거나 외부로 데이터를 출력하는 동작을 수행하는 인터페이스 블록(Interface Block: 1)으로 구성된다.
상기 인터페이스 블록(1)과 리드/라이트 블록(2)을 연결하는 라인을 일컬어 글로벌 입출력 버스 라인(global input/output bus line: gio)이라고 하고, 리드/라이트 블록(2)과 메모리 셀 블록(3)을 연결하는 라인을 일컬어 입출력 라인(input/output line: io)이라고 한다. 종래의 반도체 메모리 소자는 블록 라이트(block write) 동작을 수행할 때 외부의 데이터를 일단 컬러 레지스터(4)가 위치한 인터페이스 블록(1)까지 전달한 다음, 상기 데이터를 글로벌 입출력 버스 라인(gio)을 통해 리드/라이트 블록(2)까지 전달하고 그 후 입출력 라인을 통해 리드/라이트 블록(2)에서 메모리 셀 블록(3)으로 옮겨 상기 메모리 셀 블록(3)에 써넣는 방법을 사용하였다.
그런데 이와 같이 구성된 종래의 반도체 메모리 소자에 있어서는, 상기 글로벌 입출력 버스 라인(gio)이 여러 개의 리드/라이트 블록(2)에 공유되어 있으므로, 그 버스라인 길이가 길고 여기에 연결되어 있는 트랜지스터들의 수도 많아서 부하 커패시터가 큰 단점이 있었다. 따라서 블록 라이트 동작 수행시 부하 커패시터가 큰 글로벌 입출력 버스 라인으로 데이터를 실을 경우 많은 전력 소모를 가져오며, 동일한 데이터가 입력될 경우에서는 매번 인터페이스 블록(1)에서 리드/라이트 블록(2)으로 데이터를 전송해야 하며, 이 과정에서 시간상 딜레이가 생겨 전체 메모리 소자의 동작 속도가 느려지는 문제점이 있었다.
따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로서, 본 발명의 목적은 컬러 레지스터를 인터페이스 블록에서 리드/라이트 블록으로 배치시켜 블록 라이트 동작 때 전력소모를 줄여 동작속도를 향상시킬 수 있는 고속동작용 반도체 메모리 소자를 제공하는 것이다.
제1도는 컬러 레지스터를 인터페이스 블록에 위치시킨 종래 반도체 메모리 소자의 블록도.
제2도는 컬러 레지스터를 리드/라이트 블록에 위치시킨 본 발명의 일실시 예에 따른 반도체 메모리 소자의 블록도.
제3도는 제2도에 도시된 리드/라이트 블록의 상세 블록도.
<도면의 주요부분에 대한 부호의 설명>
10 : 인터페이스 블록 20 : 리드/라이트 블록
30 : 메모리 셀 블록 40 : 컬러 레지스터
50 : 리드 블록 60 : 라이트 블록
상기 목적을 달성하기 위하여, 본 발명에 의한 고속동작용 반도체 메모리 소자는 메모리 셀과 메모리 셀에 저장되어 있는 데이터를 리드하여 증폭하는 센스앰프들로 구성된 메모리 셀 블록과, 상기 메모리 셀 블록으로부터 데이터를 리드하거나 상기 메모리 셀 블록으로 데이터를 라이트하기 위해 데이터를 전송하는 입출력 라인과, 상기 메모리 셀 블록에 저장된 데이터를 리드하여 상기 입출력라인에 전송하는 리드 블록과, 외부로부터 입력되어 상기 입출력라인에 실린 데이터를 상기 메모리 셀 블록에 라이트 하는 라이트 블록과, 상기 리드 블록에 의해 메모리 셀 블록으로부터 리드된 데이터를 전송하거나 상기 메모리 셀 블록에 라이트 되기 위한 데이터를 전송하는 글로벌 입출력 버스 라인과, 외부의 데이터를 입력받아 상기 글로벌 입출력 버스 라인에 전송하거나 상기 글로벌 입출력 버스 라인에 실린 데이터를 외부로 출력하는 인터페이스 블록과, 상기 글로벌 입출력 버스 라인과 상기 라이트 블록 사이에 연결되어 상기 인터페이스 블록을 통해 외부로부터 입력된 데이터 중에서 자주 이용되는 데이터를 블록 라이트 동작 때 사용하기 위해 임시로 저장하는 컬러 레지스터를 포함하여 구성된 것을 특징으로 한다.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다. 이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 설명하면 다음과 같다.
도 2 는 본 발명에 따른 반도체 메모리 소자의 블록도로써, 메모리 셀과 메모리 셀에 저장되어 있는 데이터를 리드하여 증폭하는 센스앰프들로 구성된 메모리 셀 블록(30)과, 상기 메모리 셀 블록(30)으로부터 데이터를 리드하거나 상기 메모리 셀 블록(30)으로 데이터를 라이트하기 위해 데이터를 전송하는 입출력 라인(io)과, 상기 메모리 셀 블록(30)에 저장된 데이터를 리드하여 상기 입출력 라인(io)에 전송하거나 외부로부터 입력된 데이터를 상기 입출력 라인을 통해 상기 메모리 셀 블록(30)에 라이트 하는 리드/라이트 블록(20)과, 상기 메모리 셀 블록(30)으로부터 리드된 데이터를 전송하거나 상기 메모리 셀 블록(30)에 라이트 되기 위한 데이터를 전송하는 글로벌 입출력 버스 라인(gio)과, 외부의 데이터를 입력받아 상기 글로벌 입출력 버스 라인(gio)에 전송하거나 상기 글로벌 입출력 버스 라인(gio)에 실린 데이터를 외부로 출력하는 인터페이스 블록(10)과, 상기 리드/라이트 블록(20) 내에 배치되어 상기 인터페이스 블록(10)을 통해 외부로부터 입력된 데이터 중에서 자주 이용되는 데이터를 블록 라이트 동작 때 사용하기 위해 임시로 저장하는 컬러 레지스터(40)를 포함하여 구성된다.
블록 라이트 동작을 위해서는 먼저, 외부로부터 입력된 데이터가 인터페이스 블록을 통해 글로벌 입출력 버스 라인(gio)에 전송된다.
이어서, 상기 글로벌 입출력 버스 라인(gio)에 실린 데이터를 리드/라이트 블록(20) 내에 있는 컬러 레지스터(40)에 저장한다. 이와 같은 일련의 동작을 "로드 컬러 레지스터(load color register )" 라고 한다.
이 후에, 다시 입력된 데이터가 이전에 입력된 데이터와 동일할 경우는 이미 그 데이터가 컬러 레지스터 안에 저장되어 있기 때문에 컬러 레지스터 내의 데이터를 그대로 입출력 라인(io)에 전송하여 메모리 셀 블록(30)에 라이트(Write)시키면 되므로 상기 동작을 반복할 필요가 없게 된다.
또한, 상기 메모리 셀 블록(30)을 뱅크 단위로 분류한 경우에는, 각각의 뱅크마다 리드/라이트 블록(20)이 연결되어 있기 때문에, 뱅크마다 컬러 레지스터(40)를 사용할 수 있다.
따라서, 블록 라이트 동작 때에 메모리 사용에 있어서 유연성과 자유도를 향상시킬 수 있게 된다.
도 3 은 도 2 에 도시한 리드/라이트 블록(20)의 상세 블록도를 도시한 것으로서, "lcr" 신호는 글로벌 입출력 버스 라인(gio)에 실린 데이터를 컬러 레지스터(40)에 저장하라는 명령 신호이고, " 노말_라이트" 신호는 글로벌 입출력 버스 라인(gio)에 있는 데이터를 메모리 셀 블록(30)으로 보내도록 하는 신호이며, "컬러 레지스터_라이트" 신호는 컬러 레지스터(40)에 있는 데이터를 메모리 셀 블록(30)으로 보내도록 하는 신호이다.
이와 같이 구성된 본 발명의 반도체 메모리 소자의 동작을 도면을 참조하여 설명하면 다음과 같다.
블록 라이트를 위해 우선 "lcr" 신호에 의해 외부로부터 입력된 첫 번째 데이터를 글로벌 입출력 버스 라인(gio)을 통해 리드/라이트 블록(20)안의 컬러 레지스터(40)에 저장한다. 이렇게 저장된 데이터는 "컬러 레지스터_라이트" 신호에 의해 메모리 셀 블록(30)으로 입출력 라인(io)을 통해 전달되어 메모리 셀 블록(30)에 라이트(write)된다. 그리고, 다음에 입력된 데이터가 컬러 레지스터(40)에 저장된 데이터와 틀릴 경우 글로벌 입출력 버스 라인(gio)을 통해 전달된 데이터는 곧바로 쓰기 블록(50)을 통해서 입출력 라인(io)으로 전달되어 메모리 셀 블록(30)에 라이트 되고, 만약 외부로부터 입력된 그 다음의 데이터가 컬러 레지스터(40)에 저장된 데이터와 동일할 경우에는 상기 컬러 레지스터(40)에 저장된 내용이 그대로 라이트 블록(50)을 거쳐 입출력 라인(io)에 실리게 된다.
상기 설명한 바와 같이, 본 발명에 의한 컬러 레지스터를 리드/라이트 블록(20)에 위치시킨 고속동작용 반도체 메모리 소자는, 컬러 레지스터(40)를 리드/라이트 블록(20) 안의 배치시킴으로써, 컬러 레지스터(40)에 저장되어있는 데이터와 동일한 데이터가 입력되면 그 입력된 데이터가 글로벌 입출력 버스 라인(gio)을 통하지 않고 곧바로 컬러 레지스터(40)의 데이터를 메모리 셀 블록(30)으로 전송해 라이트(Write)하면 되므로, 글로벌 입출력 버스 라인(gio)에서 발생하는 큰 전력소모를 없앨 수 있기 때문에 시간상의 딜레이를 줄여 블록 라이트를 위한 타이밍 설계에서 보다 큰 마진을 얻을 수 있는 효과가 있다.
또한, 상기 메모리 셀 블록을 뱅크 단위로 분류하여 뱅크마다 컬러 레지스터를 배치시킨 경우에는 메모리 사용에 있어서 유연성과 자유도를 향상시킬 수 있는 효과가 있다.
아울러 본 발명의 바람직한 실시 예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가 등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허 청구의 범위에 속하는 것으로 보아야 할 것이다.

Claims (2)

  1. 메모리 셀과 메모리 셀에 저장되어 있는 데이터를 리드하여 증폭하는 센스앰프들로 구성된 메모리 셀 블록과, 상기 메모리 셀 블록으로부터 데이터를 리드하거나 상기 메모리 셀 블록으로 데이터를 라이트하기 위해 데이터를 전송하는 입출력 라인과, 상기 메모리 셀 블록에 저장된 데이터를 리드하여 상기 입출력 라인에 전송하는 리드 블록과, 외부로부터 입력된 데이터를 상기 입출력 라인을 통해 상기 메모리 셀 블록에 라이트 하는 라이트 블록과, 상기 리드 블록에 의해 메모리 셀 블록으로부터 리드된 데이터를 전송하거나 상기 메모리 셀 블록에 라이트 되기 위한 데이터를 상기 라이트 블록으로 전송하는 글로벌 입출력 버스 라인과, 외부의 데이터를 입력받아 상기 글로벌 입출력 버스 라인에 전송하거나 상기 글로벌 입출력 버스 라인에 실린 데이터를 외부로 출력하는 인터페이스 블록과, 상기 글로벌 입출력 버스 라인과 상기 라이트 블록 사이에 연결되어 상기 인터페이스 블록을 통해 외부로부터 입력된 데이터 중에서 자주 이용되는 데이터를 블록 라이트 동작 때 사용하기 위해 임시로 저장하는 컬러 레지스터를 포함하여 구성된 것을 특징으로 하는 고속동작용 반도체 메모리 소자.
  2. 메모리 셀과 메모리 셀에 저장되어 있는 데이터를 리드하여 증폭하는 센스앰프들로 구성된 메모리 셀 블록이 소정 개수 단위로 연결한 복수개의 뱅크와, 상기 뱅크로부터 데이터를 리드하거나 상기 메모리 셀 블록으로 데이터를 라이트하기 위해 데이터를 전송하는 입출력 라인과, 상기 뱅크마다 연결되어 각 뱅크의 메모리 셀 블록에 저장된 데이터를 리드하여 상기 입출력라인에 전송하는 복수개의 리드 블록과, 상기 뱅크마다 연결되어 외부로부터 입력된 데이터를 상기 입출력 라인을 통해 상기 각 뱅크의 메모리 셀 블록에 라이트 하는 라이트 블록과, 상기 리드 블록에 의해 뱅크로부터 리드된 데이터를 전송하거나 상기 뱅크에 라이트 되기 위한 데이터를 전송하는 글로벌 입출력 버스 라인과, 외부의 데이터를 입력받아 상기 글로벌 입출력 버스 라인에 전송하거나 상기 글로벌 입출력 버스 라인에 실린 데이터를 외부로 출력하는 인터페이스 블록과, 상기 글로벌 입출력 버스 라인과 상기 각각의 라이트 블록 사이에 연결되어 상기 인터페이스 블록을 통해 외부로부터 입력된 데이터 중에서 자주 이용되는 데이터를 블록 라이트 동작 때 사용하기 위해 임시로 저장하는 복수개의 컬러 레지스터를 포함하여 구성된 것을 특징으로 하는 고속동작용 반도체 메모리 소자.
KR1019970025493A 1997-06-18 1997-06-18 고속동작용반도체메모리소자 KR100299179B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970025493A KR100299179B1 (ko) 1997-06-18 1997-06-18 고속동작용반도체메모리소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970025493A KR100299179B1 (ko) 1997-06-18 1997-06-18 고속동작용반도체메모리소자

Publications (2)

Publication Number Publication Date
KR19990001990A KR19990001990A (ko) 1999-01-15
KR100299179B1 true KR100299179B1 (ko) 2001-10-26

Family

ID=37528650

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970025493A KR100299179B1 (ko) 1997-06-18 1997-06-18 고속동작용반도체메모리소자

Country Status (1)

Country Link
KR (1) KR100299179B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100321736B1 (ko) * 1999-12-28 2002-01-26 박종섭 안정적인 고속 라이트 동작을 수행하기 위한 반도체메모리장치
KR100672899B1 (ko) * 2006-07-26 2007-01-22 주식회사 건축사사무소광장 건축물 창문 충격흡수 구조물

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940004643A (ko) * 1992-08-25 1994-03-15 김광호 듀얼 포트 디램 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940004643A (ko) * 1992-08-25 1994-03-15 김광호 듀얼 포트 디램 장치

Also Published As

Publication number Publication date
KR19990001990A (ko) 1999-01-15

Similar Documents

Publication Publication Date Title
JP2700225B2 (ja) メモリセル回路
KR100272072B1 (ko) 동기형 다이나믹 램들을 활용한 고성능, 고대역폭 메모리 버스구조체
US6018478A (en) Random access memory with separate row and column designation circuits for reading and writing
KR100694440B1 (ko) 반도체기억장치
KR100295046B1 (ko) 개선된싱크로너스디램과로직이하나의칩에병합된반도체장치
KR20000077262A (ko) 캐시의 사용이 선택될 수 있는 반도체 메모리 디바이스
TW344133B (en) Semiconductor memory
KR20000011296A (ko) 메모리버스시스템및이중모드메모리시스템
US4799198A (en) Image memory
US5854767A (en) Semiconductor memory device having a plurality of blocks each including a parallel/serial conversion circuit
EP0496391A2 (en) Semiconductor memory device
KR100260851B1 (ko) 고속 판독-수정-기입 기능을 갖는 반도체 메모리장치
US5537352A (en) Integrated semiconductor memory configuration
KR910010530A (ko) 램 테스트시 고속 기록회로
JPH0146946B2 (ko)
KR0164359B1 (ko) 싸이클시간을 감소시키기 위한 반도체 메모리 장치
KR100237565B1 (ko) 반도체 메모리장치
KR100299179B1 (ko) 고속동작용반도체메모리소자
KR920010621A (ko) 데이타 레지스터 및 포인터와 감지 증폭기 유닛을 공유하는 반도체 메모리 장치
KR20000018316A (ko) 그래픽 처리속도를 향상시킬 수 있는 듀얼포트를 갖는 고속 싱크로너스 메모리장치
KR100297735B1 (ko) 기능블록들의 효율적인 배치를 갖는 반도체 메모리장치
KR960003591B1 (ko) 반도체 기억 장치
JP4362151B2 (ja) データ読取り／書込み機能を有する半導体メモリ装置
US6021062A (en) Semiconductor memory device capable of reducing a load imposed upon a sense amplifier to shorten a sensing time
JP3176144B2 (ja) 同期型スタチックメモリ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090526

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee