KR20000018316A - 그래픽 처리속도를 향상시킬 수 있는 듀얼포트를 갖는 고속 싱크로너스 메모리장치 - Google Patents

그래픽 처리속도를 향상시킬 수 있는 듀얼포트를 갖는 고속 싱크로너스 메모리장치 Download PDF

Info

Publication number
KR20000018316A
KR20000018316A KR1019980035853A KR19980035853A KR20000018316A KR 20000018316 A KR20000018316 A KR 20000018316A KR 1019980035853 A KR1019980035853 A KR 1019980035853A KR 19980035853 A KR19980035853 A KR 19980035853A KR 20000018316 A KR20000018316 A KR 20000018316A
Authority
KR
South Korea
Prior art keywords
data
clock
output
buffer
port
Prior art date
Application number
KR1019980035853A
Other languages
English (en)
Other versions
KR100301046B1 (ko
Inventor
이호철
남경우
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980035853A priority Critical patent/KR100301046B1/ko
Priority to DE19909671A priority patent/DE19909671B4/de
Priority to GB9905513A priority patent/GB2341253B/en
Priority to TW088105197A priority patent/TW455767B/zh
Priority to JP11150031A priority patent/JP2000076848A/ja
Priority to US09/384,867 priority patent/US6108244A/en
Publication of KR20000018316A publication Critical patent/KR20000018316A/ko
Application granted granted Critical
Publication of KR100301046B1 publication Critical patent/KR100301046B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories

Landscapes

  • Engineering & Computer Science (AREA)
  • Databases & Information Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

그래픽 처리속도를 향상시킬 수 있는 듀얼포트를 갖는 고속 싱크로너스 메모리장치가 개시된다. 상기 싱크로너스 메모리장치에서는, 데이터 입력버퍼가, 제1클럭의 상승에지에 동기되어, 제1포트를 통해 입력되는 데이터를 버퍼링하여 메모리셀 어레이로 전달한다. 제1데이터 출력버퍼가, 상기 제1클럭의 상승에지에 동기되어, 상기 메모리셀 어레이로부터 출력되는 데이터를 버퍼링하여 상기 제1포트를 통해 외부로 출력한다. 일정량의 데이터 저장장소인 레지스터가, 상기 메모리셀 어레이로부터 출력되는 데이터를 일시적으로 저장한다. 제2데이터 출력버퍼가, 제2클럭의 상승에지 및 하강에지 모두에 동기되어, 상기 레지스터로부터 출력되는 데이터를 버퍼링하여 제2포트를 통해 외부로 출력한다. 상기 제2클럭은 상기 제1클럭과 주기가 다르고 동기하지 않는 서로 다른 클럭이며, 필요에 따라 상기 제2클럭으로서 상기 제1클럭과 동일한 클럭이 사용될 수 있다.

Description

그래픽 처리속도를 향상시킬 수 있는 듀얼포트를 갖는 고속 싱크로너스 메모리장치
본 발명은 반도체 메모리장치에 관한 것으로, 특히 그래픽 처리속도를 향상시킬 수 있는 듀얼포트(Dual Port)를 갖는 고속 싱크로너스 메모리장치에 관한 것이다.
통상의 메모리장치가 데이터의 저장 및 독출 기능만을 수행하는 반면에, 그래픽 메모리장치는 화상 데이터의 저장 및 독출 기능뿐만 아니라 스크린 리프레쉬(Screen Refresh)라는 기능을 주기적으로 수행하여야 한다. 따라서 그래픽 메모리장치는 통상의 메모리장치에 비해 동작속도가 훨씬 빨라야 하므로, 종래에는 고속 싱크로너스 디램이 그래픽 메모리장치로 사용되었다.
도 1에 종래의 싱크로너스 디램의 데이터 입출력 패쓰의 개략적인 블락도가 도시되어 있다.
도 1을 참조하면, 상기 종래의 싱크로너스 디램은, 메모리셀 어레이(11), 기입 구동기(Write Driver)(13), 데이터 입력버퍼(15), 독출 구동기(Read Driver)(17), 및 데이터 출력버퍼(19)를 구비한다.
로우 엑티브(Row Active) 후 기입명령(Write Command)가 인가되면, 상기 데이터 입력버퍼(15)는 클럭(CLK)의 상승에지에 동기되어, 포트(DQ), 즉 입출력핀을 통해 입력되는 데이터를 버퍼링하여 데이터 입력라인(DI)로 전달한다. 다음에 상기 기입 구동기(13)은, 상기 데이터 입력라인(DI)를 통해 전달되는 상기 데이터 입력버퍼(15)의 출력을 받아 데이터 입출력라인(I/O)로 전달한다. 상기 데이터 입출력라인(I/O)로 전달된 데이터는 상기 메모리셀 어레이(11)의 메모리셀에 기입된다.
또한 로우 엑티브 후 독출명령(Read Command)가 인가되면, 상기 메모리셀 어레이(11)의 데이터가 상기 데이터 입출력라인(I/O)로 전달되고, 상기 독출 구동기(17)이 상기 데이터 입출력라인(I/O)로 전달된 데이터를 받아 데이터 출력라인(DO)로 전달한다. 다음에 상기 데이터 출력버퍼(19)가, 상기 클럭(CLK)의 상승에지에 동기되어, 상기 데이터 출력라인(DO)로 전달된 데이터를 버퍼링하여 상기 포트(DQ)를 통해 외부로 출력한다.
도 2는 도 1에 도시된 종래의 싱크로너스 디램의 독출동작시의 타이밍도이며, 이를 참조하면 상기 클럭(CLK)의 상승에지에 의해서 상기 포트(DQ)로 출력되는 데이터가 변한다. 근래에는 더 높은 동작주파수의 요구에 따라, 상기 클럭(CLK)의 상승에지 및 하강에지에 모두 동기되어 데이터가 출력되는 DDR(Dual Data Rate) 싱크로너스 디램이 개발되었으며, 동일한 주기내에서 상기 DDR 싱크로너스 디램은 도 1에 도시된 싱크로너스 디램에 비해 2배의 데이터를 독출할 수 있다.
그러나 싱크로너스 디램이 그래픽 메모리장치로 사용될 경우에는, 화상 데이터의 저장 및 독출 기능과 스크린 리프레쉬 기능이 하나의 포트를 통해 수행됨으로 인하여 또한 동작속도의 한계로 인하여 그래픽 처리속도가 떨어지게 된다.
한편, 종래의 듀얼포트 메모리장치는, 두 개의 포트를 통해 데이터의 입출력이 병렬로 수행될 수 있는 장점을 가지고 있는 반면에 EDO(Extended Data Out) 디램으로 구성되기 때문에 그 동작속도가 매우 느리다. 따라서 종래의 듀얼포트 메모리장치가 그래픽 메모리장치로 사용될 경우에도 그래픽 처리속도가 떨어지게 된다.
따라서 본 발명이 이루고자하는 기술적 과제는, 그래픽 처리속도를 향상시킬 수 있는 듀얼포트를 갖는 고속 싱크로너스 메모리장치를 제공하는 데 있다.
도 1은 종래의 싱크로너스 디램의 데이터 입출력 패쓰의 개략적인 블락도
도 2는 도 1에 도시된 종래의 싱크로너스 디램의 독출동작시의 타이밍도
도 3은 본 발명에 따른 듀얼포트를 갖는 고속 싱크로너스 메모리장치의 데이터 입출력 패쓰의 블락도
도 4는 도 3에 도시된 본 발명에 따른 듀얼포트를 갖는 고속 싱크로너스 메모리장치의 독출동작시의 타이밍도
상기 기술적 과제를 달성하기 위한 본 발명에 따른 듀얼포트를 갖는 고속 싱크로너스 메모리장치는, 메모리셀 어레이, 제1포트, 데이터 입력버퍼, 제1데이터 출력버퍼, 레지스터, 제2포트, 및 제2데이터 출력버퍼를 구비하는 것을 특징으로 한다.
상기 데이터 입력버퍼는, 제1클럭에 동기되어, 상기 제1포트를 통해 입력되는 데이터를 버퍼링하여 상기 메모리셀 어레이로 전달한다. 상기 제1데이터 출력버퍼는, 상기 제1클럭에 동기되어, 상기 메모리셀 어레이로부터 출력되는 데이터를 버퍼링하여 상기 제1포트를 통해 외부로 출력한다. 상기 레지스터는, 상기 메모리셀 어레이로부터 출력되는 데이터를 일시적으로 저장한다. 상기 제2데이터 출력버퍼는, 제2클럭에 동기되어, 상기 레지스터로부터 출력되는 데이터를 버퍼링하여 상기 제2포트를 통해 외부로 출력한다.
상기 반도체 메모리장치는 기입 구동기 및 독출 구동기를 더 구비한다.
상기 기입 구동기는, 상기 메모리셀 어레이와 상기 데이터 입력버퍼 사이에 접속되고, 상기 데이터 입력버퍼의 출력을 받아 데이터 입출력라인을 통해 상기 메모리셀 어레이로 전달한다. 상기 독출 구동기는, 상기 메모리셀 어레이와 상기 제1데이터 출력버퍼 및 상기 레지스터 사이에 접속되고, 상기 메모리셀 어레이로부터 출력되는 데이터를 상기 데이터 입출력라인을 통해 받아 상기 제1데이터 출력버퍼 및 상기 레지스터중 어느 하나로 전달한다.
상기 제2클럭은 상기 제1클럭과 주기가 다르고 동기하지 않는 서로 다른 클럭이며, 필요에 따라 상기 제2클럭으로서 상기 제1클럭과 동일한 클럭이 사용될 수 있다. 상기 제1데이터 출력버퍼는 상기 제1클럭의 상승에지에 동기되어 데이터를 출력하고, 상기 제2데이터 출력버퍼는 상기 제2클럭의 상승에지 및 하강에지에 모두 동기되어 데이터를 출력한다.
따라서 상기 본 발명에 따른 듀얼포트를 갖는 고속 싱크로너스 메모리장치가 그래픽 메모리장치로 사용될 경우에는, 상기 제1포트를 통하여 화상 데이터의 기입 및 독출동작이 수행되고 이와 병행하여 상기 제2포트를 통하여 스크린 리프레쉬 동작이 수행될 수 있으므로, 그래픽 처리속도가 향상될 수 있다. 또한 상기 제2데이터 출력버퍼가 상기 제2클럭의 상승에지 및 하강에지 모두에 동기되어 데이터를 출력하므로 스크린 리프레쉬 동작이 고속으로 수행될 수 있다.
이하 본 발명에 따른 듀얼포트를 갖는 고속 싱크로너스 메모리장치의 구성 및 동작을 첨부도면을 참조하여 상세히 설명하겠다.
도 3은 본 발명에 따른 듀얼포트를 갖는 고속 싱크로너스 메모리장치의 데이터 입출력 패쓰의 블락도이다.
도 3을 참조하면, 상기 본 발명에 따른 싱크로너스 메모리장치는, 메모리셀 어레이(31), 기입 구동기(32), 데이터 입력버퍼(33), 독출 구동기(34), 제1데이터 출력버퍼(35), 레지스터(36), 제2데이터 출력버퍼(37), 제1포트(DQ), 및 제2포트(SDQ)를 구비한다.
로우 엑티브 후 기입명령이 인가되면, 상기 데이터 입력버퍼(33)은, 제1클럭(CLK1)의 상승에지에 동기되어, 상기 제1포트(DQ), 즉 제1입출력핀을 통해 입력되는 데이터를 버퍼링하여 데이터 입력라인(DI)로 전달한다. 다음에 상기 기입 구동기(32)는, 상기 데이터 입력라인(DI)를 통해 전달되는 상기 데이터 입력버퍼(33)의 출력을 받아 데이터 입출력라인(I/O)로 전달한다. 상기 데이터 입출력라인(I/O)로 전달된 데이터는 상기 메모리셀 어레이(31)의 메모리셀에 기입된다.
또한 로우 엑티브 후 독출명령이 인가되면, 상기 메모리셀 어레이(31)의 데이터가 상기 데이터 입출력라인(I/O)로 전달되고, 상기 독출 구동기(34)가 상기 데이터 입출력라인(I/O)로 전달된 데이터를 받아 데이터 출력라인(DO)로 전달한다. 다음에 상기 제1데이터 출력버퍼(35)가, 상기 제1클럭(CLK1)의 상승에지에 동기되어, 상기 데이터 출력라인(DO)로 전달된 데이터를 버퍼링하여 상기 제1포트(DQ)를 통해 외부로 출력한다.
특히 로우 엑티브 후 상기 제2포트(SDQ)를 통해 데이터를 독출하기 위한 명령이 인가되면, 상기 제1포트(DQ)를 통해 데이터를 독출하는 경우와 마찬가지로 상기 메모리셀 어레이(31)의 데이터가 상기 데이터 입출력라인(I/O)로 전달되고, 상기 독출 구동기(34)가 상기 데이터 입출력라인(I/O)로 전달된 데이터를 받아 데이터 출력라인(DO)로 전달한다. 다음에 상기 레지스터(36)이, 상기 데이터 출력라인(DO)로 전달된 데이터를 일시적으로 저장한다. 상기 레지스터(36)은 시어리얼 엑세스가 가능하도록 구성된다. 다음에 상기 제2데이터 출력버퍼(37)은, 제2클럭(CLK2)의 상승에지 및 하강에지 모두에 동기되어, 상기 레지스터(36)으로부터 출력되는 데이터를 버퍼링하여 상기 제2포트(SDQ)를 통해 외부로 출력한다.
여기에서 상기 제2포트(SDQ)를 통해 데이터를 독출하는 경우에는, 상기 제1포트(DQ)를 통해 데이터를 독출하는 경우에 비해 상기 메모리셀 어레이(31)로부터 상기 데이터 출력라인(DO)로 2배의 데이터가 프리페치(Prefetch)된다. 상기 제2클럭(CLK2)는 상기 제1클럭(CLK1)과 주기가 다르고 동기하지 않는 서로 다른 클럭이며, 필요에 따라 상기 제2클럭(CLK2)로서 상기 제1클럭(CLK1)과 동일한 클럭이 사용될 수 있다.
도 4는 도 3에 도시된 본 발명에 따른 듀얼포트를 갖는 고속 싱크로너스 메모리장치의 독출동작시의 타이밍도이다. 여기에서는 제2클럭(CLK2)와 제1클럭(CLK1)이 동일한 경우가 도시되어 있다.
도 4를 참조하면, 독출명령(READ)가 인가되면 제1클럭(CLK1)의 상승에지에 의해서 제1포트(DQ)로 출력되는 데이터가 변하고, 제2포트(SDQ)를 통해 데이터를 독출하기 위한 명령(SREAD)가 인가되면 제2클럭(CLK2)의 상승에지 및 하강에지 모두에 의해서 제2포트(SDQ)로 출력되는 데이터가 변한다.
결론적으로 도 3에 도시된 본 발명에 따른 듀얼포트를 갖는 고속 싱크로너스 메모리장치가 그래픽 메모리장치로 사용될 경우에는, 화상 데이터의 기입동작은 상기 제1포트(DQ), 상기 데이터 입력버퍼(33), 상기 기입 구동기(32)를 통해 수행되고, 화상 데이터의 독출동작은 상기 독출 구동기(34), 상기 제1데이터 출력버퍼(35), 상기 제1포트(DQ)를 통해 수행된다.
특히 스크린 리프레쉬 동작시에는 상기 메모리셀 어레이(31)의 데이터가 일정량의 데이터 저장장소, 즉 상기 레지스터(36)에 일시 저장된 다음에, 스크린 리프레쉬때 상기 레지스터(36)에 저장된 데이터가 상기 제2데이터 출력버퍼(37), 상기 제2포트(SDQ)를 통해 출력된다. 이때 상기 제2클럭(CLK2)로서 상기 제1클럭(CLK1)과 주기가 다르고 동기하지 않는 서로 다른 클럭을 사용함으로써, 스크린 리프레쉬 동작이 화상 데이터의 기입 및 독출동작과 비동기적으로 수행될 수 있다.
따라서 서로 다른 포트를 통하여 스크린 리프레쉬 동작과 화상 데이터의 기입 및 독출동작이 병행될 수 있으므로, 그래픽 처리속도가 향상될 수 있다. 또한 상기 제2데이터 출력버퍼(37)이 상기 제2클럭(CLK2)의 상승에지 및 하강에지 모두에 동기되어 데이터를 출력하므로 스크린 리프레쉬 동작이 고속으로 수행될 수 있다.
이상과 같이, 본 발명을 일실시예를 들어 한정적으로 설명하였으나 이에 한정되지 않으며 본 발명의 사상의 범위 내에서 당해 분야의 통상의 지식을 가진 자에 의해 본원 발명에 대한 각종 변형이 가능함은 자명하다.
상술한 바와 같이 본 발명에 따른 듀얼포트를 갖는 고속 싱크로너스 메모리장치는, 그래픽 메모리장치로 사용될 경우 그래픽 처리속도를 크게 향상시킬 수 있는 장점이 있다.

Claims (10)

  1. 메모리셀 어레이;
    제1포트;
    제1클럭에 동기되어, 상기 제1포트를 통해 입력되는 데이터를 버퍼링하여 상기 메모리셀 어레이로 전달하는 데이터 입력버퍼;
    상기 제1클럭에 동기되어, 상기 메모리셀 어레이로부터 출력되는 데이터를 버퍼링하여 상기 제1포트를 통해 외부로 출력하는 제1데이터 출력버퍼;
    상기 메모리셀 어레이로부터 출력되는 데이터를 일시적으로 저장하는 레지스터;
    제2포트;
    제2클럭에 동기되어, 상기 레지스터로부터 출력되는 데이터를 버퍼링하여 상기 제2포트를 통해 외부로 출력하는 제2데이터 출력버퍼를 구비하는 것을 특징으로 하는 반도체 메모리장치.
  2. 제1항에 있어서, 상기 반도체 메모리장치는,
    상기 메모리셀 어레이와 상기 데이터 입력버퍼 사이에 접속되고, 상기 데이터 입력버퍼의 출력을 받아 데이터 입출력라인을 통해 상기 메모리셀 어레이로 전달하는 기입 구동기; 및
    상기 메모리셀 어레이와 상기 제1데이터 출력버퍼 및 상기 레지스터 사이에 접속되고, 상기 메모리셀 어레이로부터 출력되는 데이터를 상기 데이터 입출력라인을 통해 받아 상기 제1데이터 출력버퍼 및 상기 레지스터중 어느 하나로 전달하는 독출 구동기를 더 구비하는 것을 특징으로 하는 반도체 메모리장치.
  3. 제1항에 있어서, 상기 제2클럭은 상기 제1클럭과 동일한 클럭인 것을 특징으로 하는 반도체 메모리장치.
  4. 제1항에 있어서, 상기 제2클럭은 상기 제1클럭과 다른 클럭인 것을 특징으로 하는 반도체 메모리장치.
  5. 제1항에 있어서, 상기 제1데이터 출력버퍼는, 상기 제1클럭의 상승에지에 동기되어 데이터를 출력하는 것을 특징으로 하는 반도체 메모리장치.
  6. 제1항에 있어서, 상기 제2데이터 출력버퍼는, 상기 제2클럭의 상승에지 및 하강에지에 모두 동기되어 데이터를 출력하는 것을 특징으로 하는 반도체 메모리장치.
  7. 메모리셀 어레이;
    제1포트;
    제1클럭의 상승에지에 동기되어, 상기 제1포트를 통해 입력되는 데이터를 버퍼링하여 상기 메모리셀 어레이로 전달하는 데이터 입력버퍼;
    상기 제1클럭의 상승에지에 동기되어, 상기 메모리셀 어레이로부터 출력되는 데이터를 버퍼링하여 상기 제1포트를 통해 외부로 출력하는 제1데이터 출력버퍼;
    제2포트;
    제2클럭의 상승에지 및 하강에지에 모두 동기되어, 상기 메모리셀 어레이로부터 출력되는 데이터를 버퍼링하여 상기 제2포트를 통해 외부로 출력하는 제2데이터 출력버퍼를 구비하는 것을 특징으로 하는 반도체 메모리장치.
  8. 제7항에 있어서, 상기 반도체 메모리장치는,
    상기 메모리셀 어레이와 상기 데이터 입력버퍼 사이에 접속되고, 상기 데이터 입력버퍼의 출력을 받아 데이터 입출력라인을 통해 상기 메모리셀 어레이로 전달하는 기입 구동기;
    상기 메모리셀 어레이와 상기 제1데이터 출력버퍼 사이에 접속되고, 상기 메모리셀 어레이로부터 출력되는 데이터를 상기 데이터 입출력라인을 통해 받아 상기 제1데이터 출력버퍼로 전달하는 독출 구동기; 및
    상기 독출 구동기와 상기 제2데이터 출력버퍼 사이에 접속되고, 상기 독출 구동기의 출력을 일시적으로 저장한 다음 상기 제2데이터 출력버퍼로 전달하는 레지스터를 더 구비하는 것을 특징으로 하는 반도체 메모리장치.
  9. 제7항에 있어서, 상기 제2클럭은 상기 제1클럭과 동일한 클럭인 것을 특징으로 하는 반도체 메모리장치.
  10. 제7항에 있어서, 상기 제2클럭은 상기 제1클럭과 다른 클럭인 것을 특징으로 하는 반도체 메모리장치.
KR1019980035853A 1998-09-01 1998-09-01 그래픽처리속도를향상시킬수있는듀얼포트를갖는고속싱크로너스메모리장치 KR100301046B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1019980035853A KR100301046B1 (ko) 1998-09-01 1998-09-01 그래픽처리속도를향상시킬수있는듀얼포트를갖는고속싱크로너스메모리장치
DE19909671A DE19909671B4 (de) 1998-09-01 1999-03-05 Halbleiterspeicherbauelement
GB9905513A GB2341253B (en) 1998-09-01 1999-03-10 A high-speed dual port synchronous memory device
TW088105197A TW455767B (en) 1998-09-01 1999-04-01 High speed synchronous memory device having dual port capable of improving graphic processing speed
JP11150031A JP2000076848A (ja) 1998-09-01 1999-05-28 グラフィック処理速度を向上させるデュアルポ―トを有する高速同期の半導体メモリ装置
US09/384,867 US6108244A (en) 1998-09-01 1999-08-27 Synchronous memory devices having dual port capability for graphics and other applications

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980035853A KR100301046B1 (ko) 1998-09-01 1998-09-01 그래픽처리속도를향상시킬수있는듀얼포트를갖는고속싱크로너스메모리장치

Publications (2)

Publication Number Publication Date
KR20000018316A true KR20000018316A (ko) 2000-04-06
KR100301046B1 KR100301046B1 (ko) 2001-09-06

Family

ID=19549160

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980035853A KR100301046B1 (ko) 1998-09-01 1998-09-01 그래픽처리속도를향상시킬수있는듀얼포트를갖는고속싱크로너스메모리장치

Country Status (6)

Country Link
US (1) US6108244A (ko)
JP (1) JP2000076848A (ko)
KR (1) KR100301046B1 (ko)
DE (1) DE19909671B4 (ko)
GB (1) GB2341253B (ko)
TW (1) TW455767B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7369453B2 (en) 2006-02-28 2008-05-06 Samsung Electronics Co., Ltd. Multi-port memory device and method of controlling the same
US7433263B2 (en) 2006-02-28 2008-10-07 Samsung Electronics Co., Ltd. Multi-port semiconductor device and method thereof

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW522399B (en) * 1999-12-08 2003-03-01 Hitachi Ltd Semiconductor device
GB2370667B (en) * 2000-09-05 2003-02-12 Samsung Electronics Co Ltd Semiconductor memory device having altered clock frequency for address and/or command signals, and memory module and system having the same
JP2002140890A (ja) * 2000-10-31 2002-05-17 Hitachi Ltd 半導体装置
US6587384B2 (en) * 2001-04-21 2003-07-01 Hewlett-Packard Development Company, L.P. Multi-function serial I/O circuit
US6928026B2 (en) * 2002-03-19 2005-08-09 Broadcom Corporation Synchronous global controller for enhanced pipelining
JP2004103061A (ja) 2002-09-05 2004-04-02 Renesas Technology Corp 半導体記憶装置
JP5102789B2 (ja) 2009-01-16 2012-12-19 ルネサスエレクトロニクス株式会社 半導体装置及びデータプロセッサ
CN112542193B (zh) * 2020-12-30 2023-07-25 芯天下技术股份有限公司 一种高速读取数据的spi接口的flash存储器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2443723A1 (fr) * 1978-12-06 1980-07-04 Cii Honeywell Bull Dispositif de reduction du temps d'acces aux informations contenues dans une memoire d'un systeme de traitement de l'information
US4485414A (en) * 1980-07-07 1984-11-27 Ampex Corporation Servo system for positioning a movable transducing head assembly
JPH0760595B2 (ja) * 1988-01-12 1995-06-28 日本電気株式会社 半導体メモリ
US5082362A (en) * 1990-07-02 1992-01-21 General Electric Company Zoom lens for a variable depth range camera
KR920004417B1 (ko) * 1990-07-09 1992-06-04 삼성전자 주식회사 낮은 동작 전류를 갖는 sam 데이터 억세스회로 및 그 방법
JPH05217367A (ja) * 1992-02-03 1993-08-27 Mitsubishi Electric Corp 半導体記憶装置
JP2947664B2 (ja) * 1992-03-30 1999-09-13 株式会社東芝 画像専用半導体記憶装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7369453B2 (en) 2006-02-28 2008-05-06 Samsung Electronics Co., Ltd. Multi-port memory device and method of controlling the same
US7433263B2 (en) 2006-02-28 2008-10-07 Samsung Electronics Co., Ltd. Multi-port semiconductor device and method thereof

Also Published As

Publication number Publication date
GB9905513D0 (en) 1999-05-05
US6108244A (en) 2000-08-22
GB2341253B (en) 2001-12-05
KR100301046B1 (ko) 2001-09-06
JP2000076848A (ja) 2000-03-14
TW455767B (en) 2001-09-21
DE19909671B4 (de) 2013-04-11
GB2341253A (en) 2000-03-08
DE19909671A1 (de) 2000-03-02

Similar Documents

Publication Publication Date Title
US6034916A (en) Data masking circuits and methods for integrated circuit memory devices, including data strobe signal synchronization
US5909701A (en) Interface for high speed memory
US8687456B2 (en) Multi-port memory based on DRAM core
TWI517151B (zh) 半導體記憶裝置
US6614700B2 (en) Circuit configuration with a memory array
KR100623801B1 (ko) 반도체 메모리 비동기식 파이프라인
KR100230115B1 (ko) 반도체 메모리
KR20070108293A (ko) 반도체기억장치
KR100301046B1 (ko) 그래픽처리속도를향상시킬수있는듀얼포트를갖는고속싱크로너스메모리장치
KR100608346B1 (ko) 반도체 메모리 장치의 시스템 버스 구조
JPH09265777A (ja) 同期型ｄｒａｍ
KR100279137B1 (ko) 반도체 메모리, 반도체 메모리의 데이타 판독 방법 및 기록방법
KR0141665B1 (ko) 비디오램 및 시리얼데이타 출력방법
KR100245078B1 (ko) 고속 버스트 제어 방법 및 장치
US7457913B2 (en) Finding a data pattern in a memory
KR100260851B1 (ko) 고속 판독-수정-기입 기능을 갖는 반도체 메모리장치
KR100587052B1 (ko) 고속 인터페이스용 장치
US7415569B2 (en) Memory including a write training block
US7454559B2 (en) Filtering bit position in a memory
KR20050119688A (ko) 가상 이중-포트 동기 램 아키텍처
CN100389468C (zh) 具有加倍数据传输速率的半导体存储器及操作方法
KR100299179B1 (ko) 고속동작용반도체메모리소자
KR20000019161A (ko) 플래시 메모리의 데이터 리드속도 향상회로
KR100522424B1 (ko) 동기식 반도체 메모리 소자
JP2629450B2 (ja) メモリ回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120531

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee