KR100293770B1

KR100293770B1 - 직접 변환 방법을 이용하는 선택적 호출 무선 수신기

Info

Publication number: KR100293770B1
Application number: KR1019980056326A
Authority: KR
Inventors: 히로시 구도
Original assignee: 가네꼬 히사시; 닛본 덴기 가부시끼가이샤
Priority date: 1997-12-18
Filing date: 1998-12-18
Publication date: 2002-05-01
Also published as: GB2332767A; JP3048136B2; US6337976B1; GB9828060D0; JPH11186928A; CN1108066C; KR19990063230A; GB2332767B; CN1234696A

Abstract

직접 변환 방법을 이용하고, 다른 주파수 대역에 대해 VCO와 그 주변 소자를 공용하는 선택적 호출 무선 수신기가 제공된다. 이 수신기는 (a) 초기 국부 신호를 생성하는 PLL 주파수 합성기; (b) 초기 국부 신호를 이용하여 디지털 변조된 수신 신호를 90°의 위상차를 가지는 제1 및 제2 기저 대역 신호의 조합으로 직교 변환하기 위한 직교 변환기, 직교 변환기는 (b-1) 초기 국부 신호를 가변 배수로 체배하여 체배된 초기 국부 신호를 생성하기 위한 주파수 체배기, (b-2) 체배된 초기 국부 신호로부터 90°의 위상차를 갖는 제1 및 제2 국부 신호를 생성하기 위한 제1 위상 시프터, (b-3) 제1 국부 신호와 수신된 신호를 혼합하여 제1 기저 대역 신호를 생성하기 위한 제1 주파수 믹서, 및 (b-4) 제2 국부 신호와 수신된 신호를 혼합하여 제2 기저 대역 신호를 생성하기 위한 제2 주파수 믹서를 포함함; 및 (c) 수신된 신호의 주파수에 따라서 직교 변환기의 특성을 제어하기 위한 직교 변환기 제어기를 포함한다.

Description

직접 변환 방법을 이용하는 선택적 호출 무선 수신기

본 발명은 페이저와 같은 선택적 호출 무선 수신기에 관한 것으로, 특히 2개의 다른 주파수 대역의 신호를 수신할 수 있는 선택적 호출 무선 수신기에 관한 것이다.

최근 트랜지스터의 기생 커패시턴스는 집적 회로(IC)상에 집적된 전자 소자와 부품의 소형화에 따라 감소되었으며, 그럼으로 인해 트랜지스터의 전이 주파수(transition frequency; f_T)를 상승하게 했다. 그러한 상황에서, IC로 집적된 많은 회로의 동작 주파수는 더 높아지게 되었다.

선택적 호출 무선 수신기의 전형적인 하나는 페이저 또는 페이징 수신기라 불려지는 휴대용 수신기이다. 페이징 수신기는 일반적으로 위상 동기 루프(PLL) 회로(즉, PLL 주파수 합성기)를 국부 발진기 또는 반송파 발생기로서 이용하는 주파수 합성기를 구비하고 있다. 종래 페이징 수신기에서 구현된 수신기 회로는 건전지에 의해 공급되는 1V 정도의 낮은 전압에서 동작할 필요가 있으므로, 적은 전력 소비로 1V와 같은 낮은 전압에서 동작할 수 있는 다양한 PLL 회로가 개발되었고, 실제 PLL 주파수 합성기에 이용되었다. 전압 제어 발진기(VCO)와 저대역 통과 필터를 제외한 PLL 회로의 주요부는 "PLL IC"로 불려지는 IC 칩상에 일반적으로 형성된다.

수년전에, 1V의 전압에서 PLL IC의 최고 동작 주파수는 약 100㎒였다. 그러나, 최근에 이 최고 동작 주파수는 약 200 내지 300㎒로 상승되었으며, 동시에 전력 소비는 수신기 동작 측면에서 볼 때 무시할 만하게 되었다. 이러한 경향은 앞으로 더 진척될 것으로 보인다.

PLL IC의 동작 주파수의 증가는 VCO의 출력 주파수가 증가되었다는 것을 의미한다. 그래서, PLL 회로의 구성이 단순화 된다는 장점이 있다. 예를 들면, PLL IC에 집적화된 주파수 체배기 또는 체배기가 특정 주파수에서는 불필요하게 되거나 PLL IC에서 주파수 체배 동작의 수가 감소된다. 이러한 경우에 페이징 수신기에서 캐리어 대 노이즈 비율(C/N) 열화량이 억제되고, 이것은 페이징 수신기의 성능 또는 특성을 향상시킨다.

종래, 페이징 수신기는 전형적으로 잘 알려진 "직접 변환 방법"을 이용한다. 이 방법에서, 수신된 신호의 주파수는 어떠한 중간 주파수(IF)를 이용하지 않고 기저 대역 주파수로 직접 변환된다. 또한, 외부 필터가 불필요하게 되어 회로 구성이 단순화된다는 장점이 있다.

직접 변환 방법을 이용하는 페이징 수신기에 있어서, 수신된 신호의 주파수에 따라서 ⅰ) VCO 와 국부 또는 반송파 발진기의 위상 시프터 및 ⅱ)안테나로부터 무선 주파수(RF) 증폭기로의 회로의 회로 파라미터 변화가 요구된다.

그래서, VCO, 반송파 발진기내의 위상 시프터, 및 안테나로부터 RF 증폭기로의 회로에 관련된 전자 소자 또는 부품이 수신된 신호의 다른 주파수에 대해서 공용된다면, 이러한 종류의 페이징 수신기의 소자 부품 관리와 제조기 생산 제어에 효과적이다.

소자 또는 부품을 공용화하기 위한 목적을 가진 다양한 이전 기술 수신기가 개발되었고, 공개되었다.

제1의 이전 기술 수신기는 일본 미심사 특허 공보 No. 56-136041(1981.10)에 공개되었다. 이 이전 기술 수신기는 PLL 주파수 합성기에 제공된 단일 VCO로 구성되어진다. 이 단일 VCO는 수신된 신호의 다른 주파수 대역 즉 증폭 변조(AM)와 단파(SW) 무선 방송 대역에서 공용된다.

일본 미심사 특허 공보 No.56-136401에 공개된 제1 이전 기술 수신기에 있어서, 단일 VCO 회로의 출력은 체배되고, 그리고나서 VCO 회로의 주파수 체배된 출력은 PLL 주파수 합성기에 제공되는 위상 검출기 또는 위상 비교기에 의해 기준 신호와 위상 비교된다. 반면, 단일 PLL 회로의 출력 주파수는 상응하는 주파수 체배기의 하나에 의해 원하는 대역으로 체배되고, 그럼으로써 기준 주파수의 국부 신호를 형성한다. 그리고나서 이 국부 신호는 원하는 대역에 대한 주파수 체배기에 의해 AM 및 SW 대역 중 원하는 하나에서 수신된 신호와 주파수 혼합된다.

프로그래머블 주파수 분할기에 의해 생성되는 단일 VCO 회로의 주파수 분할된 출력이 단일 VCO 회로의 출력 자체 대신에 이용될 수도 있다.

일본 미심사 특허 공보 No. 56-136041에 공개된 제1 이전 기술 수신기에 있어서, 단일 VCO가 AM 및 SW 대역에 공용될 수 있다. 그러나, 직교 변환기에서 캐리어 신호로부터 동위상 캐리어 신호와 직교 위상 캐리어 신호를 생성하는 위상 시프터와 같은 수신기의 다른 소자는 공용화되지 않은 문제가 있다.

이전 기술 제2 수신기는 일본 미심사 특허 공보 No. 8-317002(96.11)에 공개되어 있다. 이 이전 기술 수신기는 중간 주파수(IF)의 2배인 주파수의 파형을 생성하는 국부 발진기로 구성되는데, 국부 발진기는 직교 변조 회로와 동일 디바이스상에 제공된다. 이 국부 발진기와 위상 검출기는 수정 발진기의 출력 클럭에 동기된 신호를 생성하는 PLL 회로를 구성한다. 그리고나서 PLL 회로에 의해 생성된 신호는 90°위상 시프터에 의해 2개로 주파수 분할되어 직교 변조에 대해서 90°의 위상차를 가지는 2개의 반송파를 생성한다. 이들 2개의 반송파는 대응하는 주파수 믹서에 의해 입력된 I 및 Q 신호로 각각 체배된다.

일본 미심사 특허 공보 No. 8-317002에 공개된 제2 이전 기술 수신기에 있어서, IF 주파수의 2배인 주파수 파형이 국부 발진기에 의해 생성되고, 그리고나서 이 파형은 위상 시프터에 의해 주파수 분할되어 90°의 위상차를 가진 2개의 반송파를 형성한다. 그래서, 길버트(Gilbert) 체배기와 같은 주파수 더블링 회로나 대역 통과 필터가 불필요하다. 그래서, 얻을 수 있는 변조/복조 정확성이 개선되고 휴대 전화에 있어서 다른 주파수 대역에 대한 어떠한 변화도 필요하지 않다.

그러나, IF 신호는 제2 이전 기술 수신기에 이용된다. 그래서, 이 수신기에서 구성은 직접 변환 방법을 이용하는 수신기에는 적용할 수 없다.

제3의 이전 기술 수신기는 일본 미심사 특허 공보 No. 9-200070(97.7)에 공개되어 있다. 이 이전 기술 수신기는 다른 주파수 대역에서 수신된 신호를 공통 중간 주파수(IF) 신호로 변환하도록 설계되어 회로 구성을 단순화하고 있다.

수신된 신호는 제1 스위칭 수단에 의해 주파수 대역에 따라 분류된다. 그리고나서, 수신된 신호는 대응하는 필터와 대응하는 증폭기와 제2 스위칭 수단을 거쳐 제1 주파수 믹서에 보내진다. 제1 및 제2 스위칭 수단은 주파수 스위칭 신호에 의해 제어된다. 반면에, 제1 국부 발진기에 의해 생성되는 제1 국부 신호는 제1 주파수 믹서에 공급된다. 그래서, 제1 IF의 제1 IF 신호는 제1 주파수 믹서에서 수신된 신호와 제1 국부 신호를 혼합함으로써 생성된다.

제1 국부 신호는 수신된 신호의 주파수 대역에 대응하는 제1 국부 주파수를 가지고 있다. 제1 국부 주파수는 제1 주파수 믹서의 출력이 제1 IF와 항상 동일한 방식으로 수신된 신호의 주파수 대역의 변화에 따라서 변화된다.

제1 주파수 믹서(즉 제1 IF 신호)의 출력은 필터를 통해서 제2 주파수 믹서에 보내진다. 반면에, 제2 국부 주파수의 제2 국부 신호는 제2 주파수 믹서에 공급된다. 그래서, 제2 IF의 제2 IF 신호는 제1 IF 신호와 제2 국부 신호를 혼합함으로써 생성된다.

일본 미심사 특허 공보 No. 9-200070에 공개된 제3 이전 기술 수신기에 있어서, 제1 국부 주파수는 제1 주파수 믹서의 출력이 제1 IF와 항상 동일한 방식으로 수신된 신호의 주파수 대역의 변화에 따라서 변화된다. 그래서, 수신기에서 제1 주파수 믹서에 연이은 단계는 수신된 신호의 다른 주파수 대역에서 공용될 수 있다.

그러나, 상기 기술된 제2 이전 기술 수신기와 유사하게, 제1 및 제2 IF 신호가 제3 이전 기술 수신기에 이용된다. 그래서, 이 수신기의 구성은 직접 변환 방법을 이용하는 수신기에 적용할 수 없다.

따라서, 본 발명의 목적은 다른 주파수 대역에 대해 VCO 와 인접 소자를 공용할 수 있고, 직접 변환 방법을 이용하는 선택적 호출 무선 수신기를 제공하는데 있다.

본 발명의 또 하나의 목적은 수신기의 소자/부품의 관리 및 제조시 생산 제어를 용이하게 하고, 직접 변환 방법을 이용하는 선택적 호출 무선 수신기를 제공하는 것이다.

상기 목적 및 구체적으로 언급하지 않은 다른 목적들도 이하의 설명으로부터 기술계의 숙련자들에게 분명하게 될 것이다.

본 발명에 따른 선택적 호출 무선 수신기는 (a) 초기 국부 신호를 생성하기 위한 것으로, 초기 국부 신호를 생성하는 VCO 및 초기 국부 신호를 제어하는 PLL 회로를 포함하는 PLL 주파수 합성기; (b) 초기 국부 신호를 이용하여 디지털 변조된 수신 신호를 90°의 위상차를 가지는 제1 및 제2 기저 대역 신호의 조합으로 직교 변환하기 위한 직교 변환기, 직교 변환기는 (b-1) 초기 국부 신호를 가변 배수로 체배하여 체배된 초기 국부 신호를 생성하기 위한 제1 주파수 체배기; (b-2) 체배된 초기 국부 신호로부터 90°의 위상차를 갖는 제1 및 제2 국부 신호를 생성하기 위한 제1 위상 시프터; (b-3) 제1 국부 신호와 수신된 신호를 혼합하여 제1 기저 대역 신호를 생성하기 위한 제1 주파수 믹서; 및 (b-4) 제2 국부 신호와 수신된 신호를 혼합하여 제2 기저 대역 신호를 생성하기 위한 제2 주파수 믹서를 포함함; (c) 수신된 신호의 주파수에 따라서 직교 변환기의 특성을 제어하기 위한 것으로, 제1 주파수 체배기의 가변 배수를 원하는 값으로 설정하고, 수신된 주파수에 따라서 제1 위상 시프터의 특성을 최적화하기 위하여 직교 변환기를 제어하는 직교 변환기 제어기; (d) 제1 및 제2 기저 대역 신호를 복조하여 복조된 신호를 생성하기 위한 복조기; 및 (e) 복조된 신호를 디코딩하여 수신된 신호에 의해 전송된 정보를 추출하기 위한 디코더를 포함한다.

본 발명에 따른 선택적 호출 무선 수신기에 있어서, 직교 변환기는 초기 국부 신호를 가변 배수로 체배하여 체배된 초기 국부 신호를 생성하기 위한 제1 주파수 체배기 및 체배된 초기 국부 신호로부터 제1 및 제2 국부 신호를 생성하기 위한 제1 위상 시프터를 포함한다.

또한, 직교 변환기 제어기가 부가적으로 제공되어 수신된 신호의 주파수 대역에 따라서 직교 변환기의 특성을 제어한다. 특히, 직교 변환기 제어기는 제1 주파수 체배기의 배수를 원하는 값으로 설정하고, 수신된 신호의 주파수 대역에 따라서 제1 위상 시프터의 특성을 최적화하기 위해 직교 변환기를 제어한다.

따라서, 주파수 합성기의 VCO, 제1 주파수 체배기, 및 직교 변환기의 제1 위상 시프터(즉 VCO의 주변 소자)는 수신된 신호의 다른 주파수 대역에 대해서 공용될 수 있다. 그 결과, 수신된 신호의 주파수 대역에 따라서 직교 변환기의 특성을 조정함으로써 본 수신기의 소자/부품 관리 및 제조시 생산 제어를 용이하게 한다.

본 발명에 따른 양호한 실시예에서, 제1 위상 시프터는 제어 신호에 의해 커패시턴스가 변하는 커패시턴스 가변 커패시터로 구성된다. 이 경우에, 제1 위상 시프터의 특성이 쉽게 변한다는 장점이 있다.

본 발명에 따른 또 하나의 양호한 실시예에서, 제2 위상 시프터가 더 제공된다. 제1 및 제2 국부 신호는 각각 제1 및 제2 위상 시프터에 의해 생성된다. 제1 및 제2 위상 시프터의 각각은 제어 신호에 의해 커패시턴스가 변하는 커패시턴스 가변 커패시터로 구성된다. 이 경우에, 제1 및 제2 위상 시프터의 특성이 쉽게 최적화된다는 부가적인 장점이 있다.

제1 및 제2 위상 시프터 중 하나는 커패시터와 저항을 포함하는 고대역 통과 필터의 구조를 가지고 있고, 나머지 하나는 커패시터와 저항을 포함하는 저대역 통과 필터의 구조를 가지고 있는 것이 바람직하다. 이 경우에, 제1 및 제2 위상 시프터가 쉽게 형성된다는 장점이 있다.

본 발명에 따른 수신기의 또 하나의 양호한 실시예에서, 제2 주파수 체배기가 더 제공된다. 제1 및 제2 주파수 체배기 중 하나는 수신된 신호의 주파수 대역에 따라서 선택적으로 이용된다. 이 경우에, 체배된 초기 국부 신호의 주파수 변화 가능 범위가 더 넓게 된다는 부가적인 장점이 있다.

제1 및 제2 주파수 체배기 중 하나는 전류를 제1 및 제2 주파수 체배기중 선택된 하나에/로부터 공급/싱크함으로써 선택적으로 활성화되는 것이 바람직하다. 이 경우에, 제1 및 제2 체배기의 선택이 쉽게 실행된다는 부가적인 장점이 있다.

본 발명에 따른 수신기의 더 양호한 실시예에서, 제2 위상 시프터와 제2 주파수 체배기가 더 제공된다. 제1 및 제2 국부 신호는 각각 제1 및 제2 위상 시프터에 의해 생성된다. 제1 및 제2 위상 시프터의 각각은 전압원으로부터 공급된 제어 전압에 의해 커패시턴스가 변하는 커패시턴스 가변 커패시터를 포함한다. 제1 및 제2 주파수 체배기 중 하나는 전류원/싱크에 의해 공급/싱크된 전류를 제1 및 제2 주파수 체배기 중 원하는 하나에/로부터 공급하여 수신된 신호의 주파수 대역에 따라서 선택적으로 활성화된다. 전압원 및 전류원/싱크는 PLL 주파수 합성기의 주요부가 형성되는 IC 칩상에 형성된다. 이 경우에, 본 발명의 장점이 효과적으로 나타난다.

제어 신호에 대한 데이타 집합이 재기록 가능 리드 온리 메모리(ROM)에 저장되고, 데이타 집합은 주 제어기에 의해 판독되도록 설계되는 것이 양호하다. 이 경우에, 수신기의 주파수 대역은 재기록 가능 롬의 내용을 단지 재기입함으로써 쉽게 변할 수 있다는 부가적인 장점이 있다.

본 발명의 효과적으로 실시에 대해서 동반하는 도면을 참조로 설명될 것이다.

도 1은 본 발명의 제1 실시예에 따른 선택적 호출 무선 수신기의 회로 구성을 도시하는 블럭 다이어그램.

도 2는 본 발명의 제1 실시예에 따른 선택적 호출 무선 수신기에 이용되는 저대역 통과 필터 구조를 가진 위상 시프터의 회로 다이어그램.

도 3은 본 발명의 제1 실시예에 따른 선택적 호출 무선 수신기에 이용되는 위상 시프터의 위상차와 전압 이득과의 관계를 차단 주파수 fc에 의해 정규화된 입력 주파수의 함수로 도시하는 보드(Bode) 다이어그램.

도 4는 본 발명의 제1 실시예에 따른 선택적 호출 무선 수신기에 이용되는 저대역 통과 필터 구조를 가진 위상 시프터 - 저항, 커패시터, 및 가변 커패시터로 구성됨 - 의 회로 다이어그램.

도 5는 본 발명의 제1 실시예에 따른 선택적 호출 무선 수신기에 이용되는 가변 커패시터의 측정 방법을 도시하는 회로 다이어그램.

도 6은 본 발명의 제1 실시예에 따른 선택적 호출 무선 수신기에 이용되는 가변 커패시터의 역바이어스 전압과 커패시턴스와의 관계를 도시하는 그래프.

도 7은 본 발명의 제2 실시예에 따른 선택적 호출 무선 수신기의 회로 구성을 도시하는 블럭 다이어그램.

<도면의 주요 부분에 대한 부호의 설명>

1 : 안테나

2 : 고주파 증폭기

3, 4 : 믹서

5, 6, 21 : 저대역 통과 필터(LPF)

7, 8 : 기저 대역 증폭기

9 : 복조기

10 : 디코더

11, 12 : 위상 시프터

13 : 주파수 체배기

14 : 버퍼 회로

15, 16 : 전류원

17a, 17b, 18a, 18b : 제어 전압

20 : 전압 제어 발진기

22 : 전하 펌프

23 : 위상 검출기

24, 26 : 카운터

25 : 프리스케일러(prescaler)

27 : 발진기

40 : 직교 변환기

60 : 제어기

70 : 주파수 합성기

본 발명의 양호한 실시예는 첨부된 도면을 참조하면서 이하에 기술될 것이다.

[제1 실시예]

본 발명의 제1 실시예에 따른 선택적 호출 무선 수신기는 도 1에 도시된 구조를 가지고 있다. 이 수신기는 직접 변환 방법을 이용하는 페이징 수신기로서 역할하고, 150㎒와 300㎒의 2개의 주파수 대역에 적용할 수 있다. 150㎒ 대역은 135㎒ 내지 175㎒의 주파수 범위를 가지고 있고, 300㎒ 대역은 270㎒ 내지 350㎒의 주파수 범위를 가지고 있다.

도 1에서, 이 수신기는 안테나(1), RF 증폭기(2), 주파수 믹서/복조기 IC(50), 디코더(10), 2개의 가변 위상 시프터(11, 12), 4개의 정전압원(17a, 17b, 18a, 및 18b), 2개의 정전류 싱크(15, 16), PLL 주파수 합성기(70), 및 제어기(60)을 포함한다.

안테나(1)은 특정 정보를 포함하는 원하는 디지털 변조된 RF 신호 S1을 수신한다. RF 증폭기(2)는 수신된 RF 신호 S1을 증폭하고, 증폭된 RF 신호 S2를 주파수 믹서/복조기 IC(50)에 출력한다.

주파수 믹서/복조기 IC(50)은 2개의 주파수 믹서(3, 4), 2개의 저대역 통과 필터(5, 6), 2개의 기저 대역 증폭기(7, 8), 및 복조기(9)를 포함한다.

증폭된 RF 신호 S2는 주파수 믹서(3, 4)에 입력된다. 반면에, 위상 시프터(11, 12)로부터 각각 공급되는 국부 동위상 신호 SI 및 국부 직교 위상 신호 SQ가 주파수 믹서(3, 4)에 각각 입력된다.

주파수 믹서(3)은 증폭된 RF 신호 S2의 주파수와 국부 동위상 신호 SI의 주파수를 혼합하여 기저 대역 I 신호 S3를 저대역 통과 필터(5)에 출력한다. 저대역 통과 필터(5)는 기저 대역 I 신호 S3의 고주파 성분을 제거하여 필터된 기저 대역 I 신호 S5를 기저 대역 증폭기(7)에 출력한다. 기저 대역 증폭기(7)은 필터된 기저 대역 I 신호 S5를 증폭하여, 증폭되고 필터된 기저 대역 I 신호 S7을 복조기(9)에 출력한다.

주파수 믹서(4)는 증폭된 RF 신호 S2의 주파수와 국부 직교 위상 신호 Q의 주파수를 혼합하여 기저 대역 Q 신호 S4를 저대역 통과 필터(6)에 출력한다. 저대역 통과 필터(6)은 기저 대역 Q 신호 S4의 고주파 성분을 제거하여 필터된 기저 대역 Q 신호 S6을 기저 대역 증폭기(8)에 출력한다. 기저 대역 증폭기(8)은 필터된 기저 대역 Q 신호 S6를 증폭하여, 증폭되고 필터된 기저 대역 Q 신호 S8을 복조기(9)에 출력한다.

복조기(9)는 증폭되고 필터된 기저 대역 I 신호 S7과 증폭되고 필터된 기저 대역 Q 신호 S8을 복조하고, 복조된 신호 S9을 디코더(10)에 출력한다. 복조된 신호 S9는 안테나(1)에 의해 수신된 디지털 변조된 RF 신호 S1에 특정 정보를 포함하는 디지털 신호이다.

디코더(10)은 복조된 신호 S9를 디코드하여 복조된 신호 S9에 포함된 정보를 추출하고, 추출된 정보를 포함하는 출력 신호 S10을 출력한다. 이렇게 추출된 전송 정보는 전형적으로 이 수신기의 스크린(도시하지 않음)상에 표시된다.

국부 동위상 신호 SI 및 국부 직교 위상 신호 SQ는 PLL 주파수 합성기(70), 주파수 체배기(13, 14) 중 선택된 하나, 및 위상 시프터(11, 12)에 의해 생성된다.

PLL 주파수 합성기(70)은 전압 제어 발진기(VCO; 20), 저대역 통과 필터(21), 전하 펌프(22), 위상 검출기 또는 위상 비교기(23), 카운터(24), 프리스케일러(prescaler; 25), 카운터(26), 및 수정(28)을 이용하는 기준 발진기(27)를 포함한다.

PLL 주파수 합성기(70)의 기준 발진기(27)는 수정(28)의 발진 주파수에 따른 주파수에서 발진하고, 펄스 신호 S27을 카운터(26)에 출력한다. 카운터(26)은 신호 S27의 펄스를 카운트하고, 카운터 데이타 신호 S31에 따른 분할 인자에 의해 펄스를 분할함으로써, 기준 주파수 fr의 기준 신호 S26을 위상 검출기(23)에 출력한다.

카운터 데이타 신호 S31은 제어기(60)에 의해 카운터(26)에 입력된다. 카운터 데이타 신호 S31에 포함된 카운터 데이타는 이이피롬(EEPROM; 61)에 미리 저장된다. 제어기(60)은 신호 S61을 통해서 이이피롬(61)에 저장된 카운터 데이타를 판독하고, 이렇게 판독된 데이타를 카운터(26)에 제공한다.

PLL 주파수 합성기(70)의 VCO(20)은 기준 주파수 fr에 비례하는 국부 주파수 fvco의 국부 신호 S20을 2개의 체배기(13, 14) 중 활성화 또는 선택된 하나에 출력한다. 이것과 동시에, VCO(20)에 의해 출력된 국부 신호 S20은 신호 S20a로서 프리스케일러(25)에 피드백된다. 프리스케일러(25)는 이렇게 피드백된 국부 신호 S20a의 주파수 fvco를 분할하고, 주파수 분할된 국부 신호 S25를 카운터(24)에 출력한다. 카운터(24)는 주파수 분할된 국부 신호 S25의 주파수를 더 분할하고, 주파수 fv의 주파수 분할된 국부 신호 S24를 위상 검출기(23)에 출력한다.

위상 검출기(23)은 기준 주파수 fr의 기준 신호 S26와 주파수 fv의 주파수 분할된 국부 신호 S24의 위상들을 비교하고, 그리고나서 위상 비교의 결과에 따라서 신호 S23을 전하 펌프(22)에 출력한다. 전하 펌프(22)는 전압 신호(S22)를 위상 검출기(23)의 신호 S23에 따라서(즉 신호 S26과 S24사이의 위상차에 비례하여) 저대역 통과 필터(21)을 통해서 VCO(20)에 출력하고, 그럼으로써 주파수 분할된 국부 신호 S24의 주파수 fv를 기준 신호 S26의 기준 주파수 fr로 일치시킨다. 그래서, 주파수 분할된 국부 신호 S24의 주파수 fv는 기준 신호 S26의 기준 주파수 fr과 동일하게 유지된다. 따라서, VCO(20)의 국부 주파수 fvco는 기설정 값들 중 선정된 하나로 고정된다.

프리스케일러(25)와 카운터(24)는 VCO(20)의 국부 신호 S20의 주파수 fvco를 카운터(24)의 가장 높은 동작 가능 주파수보다 더 낮은 주파수까지 감소시키는 역할을 하는 알려진 펄스-스왈로우(swallow) 구조의 프로그래머블 주파수 분할기를 구성한다. 카운터(24)는 프리스케일러(25)의 주파수 분할 인자가 변하는 방식에 필요한 대로 스위칭 신호 S24a를 프리스케일러(25)에 전송한다.

카운터(24)는 신호 S25의 펄스를 카운트하고, 카운터 데이타 신호 S30에 따른 분할 인자에 의해 신호 S25의 주파수를 분할함으로써 주파수 fv의 신호 S24를 위상 검출기(23)에 출력한다. 카운터 데이타 신호 S30은 제어기(60)에 의해 카운터(24)에 입력된다. 카운터 데이타 신호 S30에 포함된 카운터 데이타는 이이피롬(61)에 미리 저장된다. 제어기(60)은 이이프롬(61)에 저장된 카운터 데이타를 판독하고, 그리고나서 데이타를 카운터(24)에 인가한다.

상기 언급한 것과 같이, VCO(20), 저대역 통과 필터(21), 전하 펌프(22), 위상 검출기(23), 카운터(24), 및 프리스케일러(25)는 PLL을 구성한다.

가변 위상 시프터(11, 12), 주파수 체배기(13, 14)중 원하는 것 하나, 및 주파수 믹서(3, 4)는 직교 변환기(40)을 구성한다. 2개의 주파수 체배기(13, 14) 중 하나가 선택적으로 활성화되고, 이 수신기에 이용된다.

직교 변환기(40)은 VCO(20)에 의해 출력되는 주파수 fvco의 출력 또는 국부 신호 S20을 수신하고, 신호 S20의 주파수 fvco를 2 또는 1의 배수로 체배기(13) 또는 (14)에 의해 체배하며, 가변 위상 시프터(11, 12)에 의해 동위상 국부 신호(SI)와 직교 위상 국부 신호(SQ)를 각각 생성한다.

제1 실시예에서, 체배기(13)은 국부 신호 S20의 국부 주파수 fvco를 2로 체배하는 기능을 가지고 있다. 그래서, 체배기(13)은 VCO의 신호 S20의 주파수 fvco의 2배인 주파수 2fvco인 출력 신호 SIQ를 생성한다. 반면에, 체배기(14)는 국부 신호 S20의 국부 주파수 fvco를 1로 체배하는 기능을 가지고 있다. 다른 말로 하면, 체배기(14)는 버퍼로서 역할을 한다. 그래서, 체배기(14)의 출력 신호(SIQ)는 신호 S20의 주파수와 동일한 주파수 fvco를 가지고 있다.

주파수 체배기(13, 14)의 선택은 2개의 정전류 싱크(15, 16) 중 원하는 것 하나를 선택 신호 S29를 통해 활성화함으로써 수행된다. 선택 신호 S29는 제어기(60)에 의해 전송된다. 선택 신호 S29에 포함된 선택 데이타는 이이프롬(61)에 미리 저장된다. 제어기(60)은 이이프롬(61)에 저장된 선택 데이타를 신호 S61을 통해서 판독하고, 그리고나서 2개의 전류 싱크(15, 16) 중 하나를 선택하거나 활성화시킨다.

주파수 체배기(13)이 이용되게 된다면, 대응하는 전류 싱크(15)만이 선택 신호 S29에 의해 활성화되어 정전류(Ia)를 체배기(13)로부터 싱크시킨다. 주파수 체배기 또는 버퍼(14)가 이용되게 된다면, 대응하는 전류 싱크(16)만이 선택 신호 S29에 의해 활성화되어 정전류(Ib)를 체배기(14)로부터 싱크시킨다.

2개의 정전압원(17a, 18a)는 가변 위상 시프터(12)에 일정 제어 전압(Va, Vc)를 각각 공급한다. 전압원(17a, 18a) 중 하나는 스위치(SW1)에 의해 선택된다. 똑같이, 정전압원(17b, 18b)는 가변 위상 시프터(11)에 일정 제어 전압(Vb, Vd)를 각각 공급한다. 제어 전압 Vc는 제어 전압 Va보다 낮다. 제어 전압 Vd는 제어 전압 Vb보다 낮다. 전압원(17b, 18b) 중 하나는 스위치(SW2)에 의해 선택된다. 스위치(SW1, SW2)의 스위칭 동작은 선택 신호 S29를 이용하여 동시에 수행된다.

2개의 정전류 싱크(15, 16) 및 4개의 정전압원(17a, 17b, 18a, 18b)은 PLL IC(30)상에 제공된다. 그래서, 정전류 싱크(15, 16) 및 정전압원(17a, 17b, 19a, 18b)를 제공하는데 전용 유닛 또는 칩이 더 필요하지 않다는 부가적인 장점이 있다. 다시 말하면, 정전류 싱크(15, 16) 및 정전압원(17a, 17b, 19a, 18b)의 존재로 인해 조립 공정이 더 추가되지 않는다.

스위치(SW1, SW2)의 스위칭 동작 및 정전류 싱크(15 또는 16)의 활성화 동작은 동일 선택 신호 S29를 이용하여 수행되기 때문에, 이들 2개의 동작은 거의 동시에 수행된다. 특히, 전압원(17a, 17b)가 스위치(SW1, SW2)에 의해 선택되면, 정전류 싱크(15)가 활성화되어 주파수 더블링 체배기(13)을 선택한다. 전압원(18a, 18b)가 스위치(SW1, SW2)에 의해 선택되면, 정전류 싱크(16)이 활성화되어 체배기 또는 버퍼(14)를 선택한다.

가변 위상 시프터(11)은 커패시터 C1, 가변 커패시터 CV1, 및 저항 R1이 서로 직렬로 연결되어 구성되어 있다. 가변 커패시터 CV1의 2개의 단자는 저항 R1의 대응하는 단자와 커패시터 C1의 대응하는 단자에 접속된다. 저항 R1의 다른 단자는 접지된다. 저항 R1과 가변 커패시터 CV1의 접속점은 주파수 믹서(3)의 입력 단자에 접속된다. 커패시터 C1의 다른 단자는 체배기(13, 14)의 출력 단자에 공통으로 접속된다. 가변 위상 시프터(11)이 커패시터 C1과 저항 R1으로 구성되는 고대역 통과 필터(HPF)에 가변 커패시터 CV1을 첨가하여 형성된 구조를 가지고 있으므로, 위상 시프터(11)은 가변 필터링 주파수 범위를 가지는 고대역 통과 필터로서 역할한다.

마찬가지로, 가변 위상 시프터(12)는 커패시터 C2, 가변 커패시터 CV2, 및 저항 R2가 서로 직렬로 연결되어 구성되어 있다. 커패시터 C2의 2개의 단자는 저항 R1의 대응하는 단자와 가변 커패시터 CV2의 대응하는 단자에 접속된다. 가변 커패시터 CV2의 다른 단자는 접지된다. 저항 R2와 커패시터 C2의 접속점은 주파수 믹서(4)의 입력 단자에 접속된다. 저항 R2의 다른 단자는 체배기(13, 14)의 출력 단자에 공통으로 접속된다. 가변 위상 시프터(12)가 커패시터 C2와 저항 R2로 구성되는 저대역 통과 필터(LPF)에 가변 커패시터 CV2를 첨가하여 형성된 구조를 가지고 있으므로, 위상 시프터(12)는 가변 필터링 주파수 범위를 가지는 저대역 통과 필터로서 역할한다.

전압(Va 또는 Vc)는 위상 시프터(12)내의 커패시터 C2와 가변 커패시터 CV2의 접속점에 인가된다. 전압(Vb 또는 Vd)는 위상 시프터(11)내의 커패시터 C1과 가변 커패시터 CV1의 접속점에 인가된다.

VCO(20), 저대역 통과 필터(21), 제어기(60), 및 이이프롬(61)은 PLL IC(30)의 외부에 제공된다.

다음으로, 도 1의 제1 실시예에 따른 선택적 호출 무선 수신기의 동작이 이하에 설명된다.

PLL 주파수 합성기(70)은 국부 주파수(fcvo)의 국부 신호 S20을 주파수 체배기(13, 14)에 출력한다. 주파수 합성기(70)의 동작은 잘 알려져 있으므로, 여기에서 설명은 생략한다.

상기 기술한 것과 같이, 제1 실시예에 따른 수신기는 150㎒와 300㎒의 주파수 대역에 적용 가능하다. 이런 종류의 종래 선택적 호출 무선 수신기에 있어서, PLL 주파수 합성기의 VCO와 직교 변환기의 위상 시프터의 회로 파라미터는 각각 의도된 주파수 대역에 따라서 최적화된다. 다시 말하면, 의도된 주파수 대역이 150㎒와 300㎒의 사이에서 변한다면 전용 회로 파라미터를 가지고 있는 VCO와 위상 시프터가 이용될 필요가 있다.

이것과는 달리, 제1 실시예에 따른 수신기에 있어서, PLL 주파수 합성기내에서 VCO(20)의 출력인 국부 신호 S20의 국부 주파수 fvco는 150㎒의 주파수 대역에서 최초로 최적화된다. 또한, 직교 변환기(40)에서, 배수가 1인 체배기(14; 즉 버퍼)는 선택 신호 S29를 통해서 대응하는 정전류 싱크(16)을 활성화함으로써 이용된다.

이 수신기가 300㎒의 주파수 대역에서 이용된다면, 배수가 2인 체배기(13)은 버퍼(14)대신에 선택 신호 S29를 통해서 대응하는 정전류 싱크(15)를 활성화함으로써 이용되고, 그 동안 국부 신호 S20의 국부 주파수 fvco가 변하지 않는다.

게다가, 직교 변환기(40)내의 가변 위상 시프터(11, 12)의 회로 파라미터는 150㎒의 주파수 대역에서 최초로 최적화된다. 위상 시프터(11, 12)는 선택 신호 S29를 통해 스위치(SW1, SW2)를 동작시켜 전압원(18a, 18b)로부터 낮은 제어 전압(Vc, Vd)로 각각 인가된다. 그럼으로써 가변 커패시터(CV1, CV2)의 단자간 전압을 감소시킨다. 그 결과, 커패시터(CV1, CV2)의 커패시턴스가 증가된다.

이 수신기가 300㎒의 주파수 대역에서 이용된다면, 위상 시프터(11, 12)는 선택 신호 S29를 통해 스위치(SW1, SW2)를 동작시켜 전압원(17a, 17b)로부터 높은 제어 전압(Va, Vb)로 각각 인가된다. 그럼으로써 가변 커패시터(CV1, CV2)의 단자간 전압을 증가시킨다. 그 결과, 커패시터(CV1, CV2)의 커패시턴스가 감소된다.

체배기(13 및 14) 중 활성화된 체배기에 의해 생성된 체배된 국부 신호 SIQ는 위상 시프터(11 및 12)에 공통으로 입력된다. 체배된 신호 SIQ는 수신된 신호 S1의 캐리어 주파수와 같은 주파수인 fcvo 또는 2fcvo를 가진다.

가변 위상 시프터(11)은 입력된 신호 SIQ의 위상을 45°지연 또는 선행시켜 주파수 fcvo 또는 2fcvo의 동상 국부 신호 SI를 주파수 믹서(3)에 출력한다. 가변 위상 시프터(12)는 입력된 신호 SIQ의 위상을 45°선행 또는 지연시켜 국부 신호 SI와 동일한 주파수 fcvo 또는 2fcvo인 직교 위상 국부 신호 SQ를 주파수 믹서(4)에 출력한다. 따라서, 동상 및 직교 위상 국부 신호 SI 및 SQ는 주파수는 동일하고 90°만큼 위상차가 난다.

주파수 믹서(3)은 수신된 증폭된 신호 S2의 주파수를 동상 국부 신호 SI의 주파수 fcvo 또는 2fcvo와 혼합하여 동상 기저 대역 신호 S3를 출력한다. 주파수 믹서(4)는 수신된 증폭된 신호 S2의 주파수를 직교 위상 국부 신호 SQ의 주파수 fcvo 또는 2fcvo와 혼합하여 직교 위상 기저 대역 신호 S4를 출력한다. 동상 및 직교 위상 기저 대역 신호 S3 및 S4는 주파수는 동일하고 90°만큼 위상차가 난다.

동상 기저 대역 신호 S3는 저대역 통과 필터(5)와 기저대역 증폭기(7)을 통해 복조기(9)로 입력된다. 직교 위상 기저대역 신호 S4는 저대역 통과 필터(6)과 기저 대역 증폭기(8)을 통해 복조기(9)로 입력된다. 복조기(9)는 복조된 디지털 신호 S9를 디코더(10)에 출력하여 신호 S9로부터 전송된 정보를 신호 S10으로서 추출한다.

상술한 바와 같이, 제1 실시예에 따른 수신기는 직접 변환 방법을 사용하며, 직교 변환기(40)의 주파수 믹서(3 및 4)에 의해 출력된 2개의 기저대역 신호(S3 및 S4)는 90°위상차를 가질 필요가 있다. 이러한 90°위상차를 생성하기 위해, 90°위상차를 갖는 동상 및 직교 위상 국부 신호 SI 및 SQ는 가변 위상 시프터(11 및 12)에 의해 생성된다.

가변 위상 시프터(11)은 저항 R1과 커패시터 C1으로 구성된 고대역 통과 필터의 전형적인 구성에 가변 커패시터 CV1을 추가함으로써 구현된다. 가변 위상 시프터(12)는 저항 R2와 커패시터 C2로 구성된 저대역 통과 필터의 전형적인 구성에 가변 커패시터 CV2를 추가함으로써 구현된다.

위상 시프터(11)에서 인가된 신호 SIQ의 위상 변화는 서로 다른 제어 전압 Vb 및 Vd(Vd < Vb) 중 원하는 한 전압을 선택 신호 S29를 통해 제공함으로써 제어된다. 상대적으로 더 낮은 전압 Vd는 위상 시프터(11)의 주파수 특성을 150 MHz의 주파수 대역으로 최적화하도록 선택된다. 상대적으로더 높은 전압 Vd는 위상 시프터(11)의 주파수 특성을 300MHz의 주파수 대역으로 최적화하도록 선택된다.

위상 시프터(12)에서 인가된 신호 SIQ의 위상 변화는 서로 다른 제어 전압 Va 및 Vc(Vc < Va) 중 원하는 한 전압을 선택 신호 S29를 통해 제공함으로써 제어된다. 상대적으로 더 낮은 전압 Vc는 위상 시프터(12)의 주파수 특성을 150 MHz의 주파수 대역으로 최적화하도록 선택된다. 상대적으로더 높은 전압 Va는 위상 시프터(12)의 주파수 특성을 300MHz의 주파수 대역으로 최적화하도록 선택된다.

상술한 설명으로부터 알수 있는 바와 같이, 제1 실시예에 따른 선택적 호출 무선 수신기에서, 전체 PLL 주파수 합성기(70)과 전체 직교 변환기(40)은 의도된 주파수 대역에 따라 제어 전압쌍 Va 및 Vb 및 제어 전압쌍 Vc 및 Vd중 원하는 하나를 선택함으로써 150 MHz 및 300MHz의 주파수 대역에 공통으로 사용될 수 있다.

도 2는 저대역 통과 필터 구성을 갖는 2개의 위상 시프터의 회로 구성을 도시한다. 도 2에서, 저항 R10과 커패시커 C10은 그들 각각의 대향하는 단자에서 서로 직렬 접속된다. 커패시터 C10의 다른 단자는 접지된다. 저항 R10의 다른 단자는 위상 시프터 입력 단자 T_i10으로서 역할한다. 커패시터 C10과 저항 R10의 접속점은 이 위상 시프터의 출력 단자 T_o10으로 역할한다.

주파수 f의 AC 전압 V_i은 입력 단자 T_i10과 접지를 교차하여 입력된다. 출력 전압 V_o는 접지에 대한 출력 단자 T_o10으로부터 얻어진다.

발명자는 도 2에 도시된 회로를 사용하여 위상 시프터의 전압 이득 A₀(dB)와 위상 시프트 θ₀(°)를 측정했다. 이 측정 결과가 도 3의 보드도에 도시되어 있는데, 여기서 곡선 A는 전압 이득 A₀를 가리키고, 곡선 B는 위상 시프트 θ₀를 가리키며, 입력 주파수 f의 횡좌표는 차단 주파수 f_c에 의해 정규화되어 있다.

도 2의 위상 시프터의 차단-주파수 f_c는 아래의 수학식 1에 의해 주어진다.

여기서 C는 커패시터 C10의 커패시턴스이고, R은 저항 R10의 저항이다.

도 3의 곡선 A 및 B로부터 알수 있는 바와 같이, 정규화된 입력 주파수(f/f_c)가 1과 같을 때, 위상 시프트 θ₀는 45°이며 전압 이득 A₀는 입력 전압 V_i에 대하여 3dB만큼 감소한다. 이것은 만일 차단 주파수 fc의 입력 전압 V_i가 도 2의 위상 시프터에 인가되면, 출력 전압 Vo는 입력 전압 V_i에 관해 3dB만큼 저하된 진폭을 가지며, 위상은 입력 전압 Vi에 관해 45°지연된 위상(-45°)를 가진다는 것을 의미한다.

도 3에서의 위치 Ab, Bb, Ac, Bc에서의 다른 예시적 값들이 표 1에 열거되어 있다.

f/f_c	A₀	θ₀	위치
2.0	-7dB	64°	Ab, Bb
10.0	-20dB	84°	Ac, Bc
20.0	-26dB	89°	Ad, Bd

저항 R10이 도 2의 커패시터 C10으로 대체되면, 고대역 통과 필터 구성을 갖는 전형적인 위상 시프터가 얻어진다. 고대역 통과 필터 구성을 갖는 위상 시프터에서, 만일, 차단 주파수 f_c의 입력 전압 V_i가 이 위상 시프터에 인가되면, 출력 전압 V_o는 입력 전압 V_i에 대해 3dB만큼 저하된 진폭을 가지며, 입력 전압 V_i에 대해 45°만큼 앞선 위상(+45°)를 가진다.

따라서, 저대역 통과 필터와 고대역 통과 필터로 구성된 2개의 위상 시프터의 출력 전압 V_o는 결과적으로 90°의 위상 시프트를 갖는다.

일반적으로, 출력 전압 V_o의 전압 이득 A_o과 위상 시프트 θ_o는 다음 수학식 2와 수학식 3으로 나타낸다.

상기 수학식 1을 이용하여, 고대역 통과 필터 구성의 가변 위상 시프터(11)와 저대역 통과 필터 구성의 가변 위상 시프터(12)의 차단 주파수 f_o를 다음 수학식 4으로 나타낸다.

여기에서, C0은 커패시터 C1 또는 C2 및 가변 커패시터 CV1 또는 CV2의 전체 커패시턴스이고 R0는 저항기 R1과 R2의 저항치이다.

위상 시프터(12)의 차단 주파수 f_c는 도 4에서 나타낸 회로를 이용하여 역전압 VR을 변경시키면서 측정될 수 있고, 이 회로는 저대역 통과 필터 구성을 갖는 가변 위상 시프터(12)의 구성과 동일하다. 도 4의 저항기 R20, 커패시터 C20, 및 가변 커패시터 CV20는 도 2의 가변 위상 시프터(12)의 저항기 R2, 커패시터 C2, 및 가변 커패시터 CV2에 대응한다. 도 4에서 커패티서 C20과 가변 커패시터 CV20의 접점 양단에 인가되는 역전압 VR은 도 1의 제어 전압(17a 또는 18a)에 대응한다. 저항기 R20의 단자는 입력 단자 T_i20으로 작용하고 저항기 R20과 커패시터 C20의 접점은 출력 단자 T_o20으로 작용한다.

도 4에서 나타낸 차단 주파수 f_c는 다음 수학식 5로 나타낸다.

여기에서 R은 저항 R20의 저항이고, C20, CV20은 커패시터(C20, CV20)의 각각의 커패시턴스이다.

수학식 5를 이용하여, 도 1의 제1 실시예에 따른 수신기의 가변 위상 시프터(11 및 12)의 차단 주파수 f_c를 일반적으로 다음 수학식 6 및 수학식 7로 각각 나타낸다.

여기에서, R1과 R2는 저항기 R1과 R2의 저항치이고, C1과 C2는 커패시터 C1과 C2의 커패시턴스이고, CV1과 CV2는 가변 커패시터 CV1과 CV2의 커패시턴스이다.

가변 커패시터 CV1과 CV2의 커패시턴스 CV1과 CV2를 제어 전압 Va, Vb, Vc, 및 Vd를 변경시켜 조정할 수 있기 때문에, 커패시턴스 CV1과 CV2의 값은 가변 커패시터 CV1과 CV2의 용량-전압(C-V) 특성에 따라 결정된다.

도 5는 가변 커패시터 CV1과 CV2의 C-V 특성을 측정하는 데에 사용되는 회로도를 나타내고, 여기에서, CV30은 가변 커패시터를, T_i30은 입력 단자를, T_o30은 출력 단자를 나타낸다. 주파수 f의 ac전압 V1이 입력 단자 T_i30과 접지 양단에 인가된다. 가변 dc 역전압 VR이 입력 단자 T_i30과 접지 양단에 인가된다.

도 6은 도 5의 가변 커패시터 CV30의 C-V 특성을 나타내고, 여기에서 CV(㎊)는 커패시터 CV30의 커패시턴스를 나타낸다. 이 그래프는 25℃의 온도에서 발명자의 측정으로 얻은 것이다.

도 6으로부터 커패시터 CV30의 용량이 역전압 VR의 증가에 따라 점차 감소하는 것을 알 수 있다. 이것은 차단 주파수 f_c가 역전압 VR의 증가에 따라 상승하는 것을 의미한다.

다음으로, 채널 분리에 관한 설명이 이하에 기술된다.

일반적으로, 채널 분리(즉, 인접 채널 간의 주파수 피치)는 이런 종류의 무선 수신기에 대해 리걸(legal)하게 조정된다. 따라서, 이 수신기는 리걸 조정을 만족하도록 설계 및 제작될 필요가 있다.

도 1에서 나타낸 제1 실시예에 따른 수신기에 의하면, 주파수 피치가 12.5㎑인 경우, VCO(20)의 국부 신호 S20의 국부 주파수 fvco는 주파수 피치 12.5㎑에서 카운터(24 및 26)의 값을 적당히 설정함으로써 변경될 수 있다. 그러나, 300㎒의 주파수 대역에 맞추기 위해서, PLL 주파수 합성기(70)의 VCO(20)의 국부 주파수 fcvo가 주파수 더블링 체배기(14)에서 2로 체배된다. 따라서, 이 경우에는, VCO(20)의 국부 주파수 fcvo는 25(=12.5×2)㎑에서 변경된다. 이 주파수 피치는 상기 리걸 조정과 일치하지 않게 된다.

결과적으로, VCO(20)의 국부 신호 S20의 국부 주파수 fvco는 카운터(24 및 26)의 값을 적당히 설정함으로써 주파수 피치 6.25(=12.5÷2)㎑에서 변경되도록 설계될 필요가 있다.

리걸 조정은 150㎒, 300㎒, 450㎒, 및 900㎒의 4개 주파수 대역이 이러한 종류의 페이징 수신기에 적용가능하게 정의한다. 그래서, 제1 실시예에 따른 수신기는 150㎒ 및 300㎒ 대신에 450㎒ 및 900㎒의 주파수 대역에 적용될 수 있다.

〔제2 실시예〕

도 7은 본 발명의 제2 실시예에 따른 선택적 호출 무선 수신기를 나타낸다.

이 무선 수신기는 배수 3을 갖는 주파수 체배기(33)가 배수 2를 갖는 체배기(13) 대신에 사용된 점을 제외하고는 도 1에서 나타낸 제1 실시예에 따른 무선 수신기의 구성과 동일하다. 따라서, 제1 실시예의 구성과 동일한 구성에 대한 설명은 도 7의 동일한 구성 요소에 동일한 참조 부호를 사용함으로써 생략하여 설명을 간략하게 하도록 했다.

제2 실시예에 따른 수신기는 제1 실시예와 동일한 장점을 갖는 것이 명백하다. 또한, 배수 3을 갖는 체배기(33)를 사용하기 때문에, 이 수신기는 두 주파수 대역 150㎒와 450㎒ 또는 두 주파수 대역 300㎒와 900㎒에 맞출 수 있다.

본 발명의 바람직한 실시예를 설명했지만, 본 발명의 정신에서 벗어나지 않고 당업자에게는 여러 변형을 실시할 수 있음이 명백함이 이해될 것이다. 따라서, 본 발명의 영역은 다음의 청구범위에 의해서만 결정되는 것이다.

이상과 같이, 이 발명에 의하면, 직접 변환 방식의 페이저의 믹서에 가하는 국부 신호로서, 적용 주파수대가 높은 경우에는 VCO의 출력 주파수를 체배하는 체배 회로를 통해서 믹서에 공급하는 계통과, 적용 주파수대가 낮은 경우에는 버퍼 회로를 통해서 믹서에 공급하는 계통으로 나누고, 각각 상호 90°의 위상차를 갖는 국부 I 신호와 국부 Q 신호를 믹서에 공급함과 동시에, 적용하는 주파수대에 따라서 체배 회로와 버퍼 회로에 공급하는 전류원과 직교 변환 회로에 인가하는 제어 전압을 PLL 내에 설치하고 연동하여 스위칭하도록 했으므로 적용 주파수대가 다른 무선 호출 수신기의 제조에 대해서 적용 주파수에 따라서 VCO 주변의 변경점이 많은 부품의 공유화가 가능하게 되고, 부품 관리와 생산 관리가 용이하게 된다.

Claims

선택적 호출 무선 수신기에 있어서,

(a) 초기 국부 신호를 생성하기 위한 것으로, 상기 초기 국부 신호를 생성하는 VCO 및 상기 초기 국부 신호를 제어하는 PLL 회로를 포함하는 PLL 주파수 합성기;

(b) 상기 초기 국부 신호를 이용하여 디지털 변조된 수신 신호를 90°의 위상차를 가지는 제1 및 제2 기저 대역 신호의 조합으로 직교 변환하기 위한 직교 변환기,

상기 직교 변환기는,

(b-1) 상기 초기 국부 신호를 가변 배수로 체배하여 체배된 초기 국부 신호를 생성하기 위한 제1 주파수 체배기;

(b-2) 상기 체배된 초기 국부 신호로부터 90°의 위상차를 갖는 제1 및 제2 국부 신호를 생성하기 위한 제1 위상 시프터;

(b-3) 상기 제1 국부 신호와 상기 수신된 신호를 혼합하여 상기 제1 기저 대역 신호를 생성하기 위한 제1 주파수 믹서; 및

(b-4) 상기 제2 국부 신호와 상기 수신된 신호를 혼합하여 상기 제2 기저 대역 신호를 생성하기 위한 제2 주파수 믹서

를 포함함;

(c) 상기 수신된 신호의 주파수 대역에 따라서 상기 직교 변환기의 특성을 제어하기 위한 것으로, 상기 제1 주파수 체배기의 상기 가변 배수를 원하는 값으로 설정하고, 상기 수신된 신호의 상기 주파수 대역에 따라서 상기 제1 위상 시프터의 특성을 최적화하기 위하여 상기 직교 변환기를 제어하는 직교 변환기 제어기;

(d) 상기 제1 및 제2 기저 대역 신호를 복조하여 복조 신호를 생성하기 위한 복조기; 및

(e) 상기 복조 신호를 디코딩하여 상기 수신된 신호에 의해 전송된 정보를 추출하기 위한 디코더

를 포함하는 선택적 호출 무선 수신기.
제1항에 있어서, 상기 제1 위상 시프터는 제어 신호에 의해 커패시턴스가 변하는 커패시턴스 가변 커패시터를 포함하는 선택적 호출 무선 수신기.
제1항에 있어서, 상기 선택적 호출 무선 수신기는 제2 위상 시프터를 더 포함하고, 상기 제1 및 제2 국부 신호는 상기 제1 및 제2 위상 시프터에 의해 각각 생성되며, 상기 제1 및 제2 위상 시프터 각각은 제어 신호에 의해 커패시턴스가 변하는 커패시턴스 가변 커패시터를 포함하는 선택적 무선 호출 무선 수신기.
제1항에 있어서, 상기 제1 및 제2 위상 시프터 중 상기 하나는 커패시터와 저항을 포함하는 고대역 통과 필터의 구조를 가지고 있고, 상기 나머지 하나는 커패시터와 저항을 포함하는 저대역 통과 필터의 구조를 가지고 있는 선택적 무선 호출기.
제1항에 있어서, 상기 선택적 호출 무선 수신기는 제2 주파수 체배기를 더 포함하고, 상기 제1 및 제2 주파수 체배기 중 하나는 상기 수신된 신호의 상기 주파수에 따라서 선택적으로 이용되는 선택적 호출 무선 수신기.
제5항에 있어서, 상기 제1 및 제2 주파수 체배기 중 하나는 전류를 상기 제1 및 제2 주파수 체배기에/로부터 공급/싱크함으로써 선택적으로 활성화되는 선택적 호출 무선 수신기.
제1항에 있어서, 상기 선택적 호출 무선 수신기는 제2 위상 시프터와 제2 주파수 체배기를 더 포함하고,

상기 제1 및 제2 국부 신호는 상기 제1 및 제2 위상 시프터에 의해 각각 생성되며, 상기 제1 및 제2 위상 시프터의 각각은 전압원으로부터 공급된 제어 전압에 의해 커패시턴스가 변하는 커패시턴스 가변 커패시터를 포함하고,

상기 제1 및 제2 주파수 체배기는 전류원/싱크에 의해 공급/싱크된 전류를 상기 제1 및 제2 주파수 체배기 중 원하는 하나에 공급하여 상기 수신된 신호의 상기 주파수 대역에 따라서 선택적으로 활성화되고,

상기 전압원 및 상기 전류원/싱크는 상기 PLL 주파수 합성기의 주요부가 형성되어 있는 IC 칩상에 형성되는 선택적 호출 무선 수신기.
제1항에 있어서, 상기 제어 신호에 대한 데이타 집합이 재기록 가능 리드 온리 메모리(Read-Only Memory)에 저장되고, 상기 데이타 집합은 주 제어기에 의해 판독되도록 설계되는 선택적 호출 무선 수신기.
선택적 호출 무선 수신기에 있어서,

(a) 초기 국부 신호를 생성하기 위한 것으로, 상기 초기 국부 신호를 생성하는 VCO 및 상기 초기 국부 신호를 제어하는 PLL 회로를 포함하는 PLL 주파수 합성기;

(b) 상기 초기 국부 신호를 이용하여 디지털 변조된 수신 신호를 90°의 위상차를 가지는 제1 및 제2 기저 대역 신호의 조합으로 직교 변환하기 위한 직교 변환기,

상기 직교 변환기는,

(b-1) 상기 초기 국부 신호를 제1 배수로 체배하여 제1 체배된 초기 국부 신호를 생성하기 위한 제1 주파수 체배기;

(b-2) 상기 초기 국부 신호를 제2 배수로 체배하여 제2 체배된 초기 국부 신호를 생성하기 위한 제2 주파수 체배기;

(b-3) 상기 제1 및 제2 체배된 초기 국부 신호 중 선택된 하나로부터 제1 국부 신호를 생성하기 위한 제1 위상 시프터;

(b-4) 상기 제1 및 제2 체배된 초기 국부 신호 중 선택된 하나로부터 상기 제1 국부 신호에 대해 90°의 위상차를 가지고 있는 제2 국부 신호를 생성하기 위한 제2 위상 시프터;

(b-5) 상기 제1 국부 신호와 상기 수신된 신호를 혼합하여 상기 제1 기저 대역 신호를 생성하기 위한 제1 주파수 믹서; 및

(b-6) 상기 제2 국부 신호와 상기 수신된 신호를 혼합하여 상기 제2 기저 대역 신호를 생성하기 위한 제2 주파수 믹서

를 포함함;

(c) 상기 수신된 신호의 주파수 대역에 따라서 상기 직교 변환기의 특성을 제어하기 위한 것으로, 상기 제1 및 제2 체배된 초기 국부 신호 중 하나를 상기 제1 및 제2 위상 시프터에 선택적으로 전송하고, 상기 수신된 신호의 상기 주파수 대역에 따라서 상기 제1 및 제2 위상 시프터의 특성을 최적화하기 위하여 상기 직교 변환기를 제어하는 직교 변환기 제어기;

(d) 상기 제1 및 제2 기저 대역 신호를 복조하여 복조 신호를 생성하기 위한 복조기; 및

(e) 상기 복조 신호를 디코딩하여 상기 수신된 신호에 의해 전송된 정보를 추출하기 위한 디코더

를 포함하는 선택적 호출 무선 수신기.
제9항에 있어서, 상기 제1 위상 시프터는 제어 신호에 의해 커패시턴스가 변하는 커패시턴스 가변 커패시터를 포함하는 선택적 호출 무선 수신기.
제9항에 있어서, 상기 제1 및 제2 위상 시프터 중 상기 하나는 커패시터와 저항을 포함하는 고대역 통과 필터의 구조를 가지고 있고, 상기 나머지 하나는 커패시터와 저항을 포함하는 저대역 통과 필터의 구조를 가지고 있는 선택적 무선 호출기.
제9항에 있어서, 상기 제1 및 제2 주파수 체배기 중 하나는 전류를 상기 제1 및 제2 주파수 체배기에/로부터 공급/싱크함으로써 선택적으로 활성화되는 선택적 호출 무선 수신기.
제9항에 있어서, 상기 제어 신호에 대한 데이타 집합이 재기록 가능 리드 온리 메모리(Read-Only Memory)에 저장되고, 상기 데이타 집합은 주 제어기에 의해 판독되도록 설계되는 선택적 호출 무선 수신기.