KR100291188B1 - 반도체 메모리장치의 센스앰프 - Google Patents

Abstract

본 발명은 반도체 메모리장치의 센스앰프에 관한 것으로, 전원전압단과 제1출력노드사이에 연결되고 제2출력노드에 게이트 접속된 제1풀업트랜지스터와, 전원전압단과 상기 제2출력노드사이에 연결되고 상기 제1출력노드에 게이트 접속된 제2풀업트랜지스터와, 상기 제2출력노드에 연결되고 제1입력신호를 게이트입력하여 상기 제2출력노드의 전압을 풀다운노드로 전송하는 제1입력트랜지스터와, 상기 제1출력노드에 연결되고 제2입력신호를 게이트입력하여 상기 제1출력노드의 전압을 상기 풀다운노드로 전송하는 제2입력트랜지스터와, 상기 풀다운노드와 접지전압단 사이에 연결되고 센스앰프 인에이블신호입력에 응답하여 동작하는 구동수단과, 상기 제2출력노드와 제1풀업트랜지스터 사이에 연결되고 상기 제1입력신호에 응답하여 동작하는 제1스위칭트랜지스터와, 상기 제1출력노드와 제2풀업트랜지스터 사이에 연결되고 상기 제2입력신호에 응답하여 동작하는 제2스위칭트랜지스터를 구비하여, 미세한 입력신호하에서도 종래의 단순 크로스 커플형 센스앰프보다 큰 출력 스윙폭을 유지하는 효과가 있다. 또한 레이아웃 면적을 줄이는 효과가 있다.

Description

반도체 메모리장치의 센스앰프

본 발명은 반도체 메모리장치(Semiconductor Memory Device)에 관한 것으로, 특히 셀 데이터(cell data)를 감지 및 증폭하는 센스앰프(Sense Amplifier)에 관한 것이다.

반도체 메모리장치의 집적도(density)가 크게 증가되고 있다. 현재 반도체 메모리장치는 크게 리드/라이트(read/write) 메모리와 리드전용메모리(ROM)로 구분할 수 있다. 특히 리드/라이트 메모리는 다이나믹램(Dynamic RAM)과 스태틱램(Static RAM)으로 나뉘어진다. 다이나믹램은 1개의 트랜지스터(transistor)와 1개의 캐패시터(capacitor)로 1개의 기본 셀(cell)이 구성되어 집적도에서 가장 앞서고 있는 소자이다. 그러나 전력소비가 많아 특히 고속동작과 저전력(low power)을 요하는 분야에서는 스태틱램을 사용하게 된다. 잘 알려진 바와 같이, 스태틱램은 6개의 트랜지스터로 또는 4개의 트랜지스터와 2개의 저항으로 기본 셀 구조가 이루어지는데, 이 기본 셀 구조가 래치(latch)형태로 구성되어 전력소비 측면에서 상당히 우수한 반도체 메모리장치임은 주지의 사실이다.

스태틱램은 고속동작을 위해 특히 셀 데이터를 감지 및 증폭하는 센스앰프의 역할이 매우 중요하다.

도1은 종래의 센스앰프 회로도이다. 도1의 구성은 크로스커플(cross couple) 구조의 전형적인 예를 나타내고 있다.

도1의 구성은, 전원전압단과 제1출력노드(N1)사이에 연결되고 제2출력노드(N2)에 게이트 접속된 제1풀업(pull-up)트랜지스터(pmos1)와, 전원전압단과 상기 제2출력노드(N2)사이에 연결되고 상기 제1출력노드(N1)에 게이트 접속된 제2풀업트랜지스터(pmos2)와, 상기 제2출력노드(N2)에 연결되고 제1입력신호 sai를 게이트입력하여 상기 제2출력노드(N2)의 전압을 풀다운(pull-down)노드(N3)로 전송하는 제1입력트랜지스터(nmos1)와, 상기 제1출력노드(N1)에 연결되고 제2입력신호 saib를 게이트입력하여 상기 제1출력노드(N1)의 전압을 상기 풀다운노드(N3)로 전송하는 제2입력트랜지스터(nmos2)와, 상기 풀다운노드(N3)와 접지전압단 사이에 연결되고 센스앰프 인에이블신호 psei 입력에 응답하여 동작하는 구동수단(R1, R2, nmos3)으로 이루어진다. 여기서 구동수단(R1, R2, nmos3)은, 상기 풀다운노드(N3)에 연결되고 전원전압단에 게이트 접속되어 항상 온(on)상태로 있는 엔모스트랜지스터로 이루어진 제1저항(R1)과, 상기 제1저항(R1)에 직렬연결되고 전원전압단에 게이트 접속되어 항상 온상태로 있는 엔모스트랜지스터로 이루어진 제2저항(R2)과, 상기 제2저항(R2)과 접지전압단 사이에 연결되고 센스앰프 인에이블신호 psei 입력에 응답하여 동작하는 구동트랜지스터(nmos3)로 이루어진다.

도1의 동작을 살피면, 센스앰프 인에이블신호 psei가 인에이블되어 입력되면 구동트랜지스터(nmos3)가 온되면서 동작이 인에이블된다. 그리고 제1 및 제2입력신호 sai, saib를 각각 입력하는 제1 및 제2입력트랜지스터(nmos1, nmos2)의 스위칭동작에 따라 제1 및 제2풀업트랜지스터(pmos1, pmos2)가 구동된다. 그러면 상기 제1 및 제2입력신호 sai, saib에 따른 대응되는 출력신호 sa1o-o, sa1ob-o가 출력된다.

그러나 여기서 초기 입력 sai와 saib의 전압레벨의 차이가 작기 때문에 이에 따른 제1 및 제2입력트랜지스터(nmos1, nmos2) 그리고 제1 및 제2풀업트랜지스터(pmos1, pmos2)의 입력차이도 상대적으로 작아서 출력신호 sa1o-o, sa1ob-o가 큰 차이를 나타내지 못하는 문제점이 발생한다. 그리고 종래에는 이러한 문제점을 해결하기 위하여 다시 2차 센스앰프를 통하여 완전한 센싱을 수행하여야 하는 부담을 감수하여야만 하였다.

따라서 본 발명은 상기 문제점을 해결하기 위해 안출된 것으로서, 미세한 입력신호의 차이에서도 센싱폭을 증가시킨 반도체 메모리장치의 센스앰프를 제공함을 그 목적으로 한다.

도1은 종래기술에 의한 센스앰프 회로도,

도2는 본 발명에 의한 센스앰프 회로의 일 실시예,

도3은 도1 및 도2의 동작파형도,

도4는 종래에 대비되는 본 발명에 의한 센스앰프의 출력파형도.

*도면의 주요 부호에 대한 설명

sai,saib : 센스앰프 입력신호

sa1o-o, sa1ob-o, sa1o-n, sa1ob-n : 센스앰프 출력신호

nmos1, nmos2 : 입력트랜지스터

pmos1, pmos2 : 풀업트랜지스터

nmos3: 구동트랜지스터,

NM1, NM2 : 스위칭 트랜지스터.

상기 목적을 달성하기 위한 본 발명에 의한 센스앰프는, 전원전압단과 제1출력노드사이에 연결되고 제2출력노드에 게이트 접속된 제1풀업트랜지스터와, 전원전압단과 상기 제2출력노드사이에 연결되고 상기 제1출력노드에 게이트 접속된 제2풀업트랜지스터와, 상기 제2출력노드에 연결되고 제1입력신호를 게이트입력하여 상기 제2출력노드의 전압을 풀다운노드로 전송하는 제1입력트랜지스터와, 상기 제1출력노드에 연결되고 제2입력신호를 게이트입력하여 상기 제1출력노드의 전압을 상기 풀다운노드로 전송하는 제2입력트랜지스터와, 상기 풀다운노드와 접지전압단 사이에 연결되고 센스앰프 인에이블신호입력에 응답하여 동작하는 구동수단을 포함하여 이루어지는 반도체 메모리장치의 센스앰프에 있어서, 상기 제2출력노드와 제1풀업트랜지스터 사이에 연결되고 상기 제1입력신호에 응답하여 동작하는 제1스위칭트랜지스터와, 상기 제1출력노드와 제2풀업트랜지스터 사이에 연결되고 상기 제2입력신호에 응답하여 동작하는 제2스위칭트랜지스터를 구비하는 센스앰프임을 특징으로 한다. 상기 구성에서 제1 및 제2스위칭트랜지스터는 엔모스(NMOS)트랜지스터로 이루어짐을 특징으로 한다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다. 도면에서 종래기술과 동일한 구성요소에 대하여는 동일한 도면 부호를 인용하였다.

도2는 본 발명에 의한 센스앰프회로의 실시예이다. 그 구성은, 전원전압단과 제1출력노드(N1)사이에 연결되고 제2출력노드(N2)에 게이트 접속된 제1풀업트랜지스터(pmos1)와, 전원전압단과 상기 제2출력노드(N2)사이에 연결되고 상기 제1출력노드(N1)에 게이트 접속된 제2풀업트랜지스터(pmos2)와, 상기 제2출력노드(N2)에 연결되고 제1입력신호 sai를 게이트입력하여 상기 제2출력노드(N2)의 전압을 풀다운노드(N3)로 전송하는 제1입력트랜지스터(nmos1)와, 상기 제1출력노드(N1)에 연결되고 제2입력신호 saib를 게이트입력하여 상기 제1출력노드(N1)의 전압을 상기 풀다운노드(N3)로 전송하는 제2입력트랜지스터(nmos2)와, 상기 풀다운노드(N3)와 접지전압단 사이에 연결되고 센스앰프 인에이블신호 psei 입력에 응답하여 동작하는 구동수단(R1, R2, nmos3)과, 상기 제2출력노드(N2)와 제1풀업트랜지스터(pmos1) 사이에 연결되고 상기 제1입력신호 sai에 응답하여 동작하는 제1스위칭트랜지스터(NM1)와, 상기 제1출력노드(N1)와 제2풀업트랜지스터(pmos2) 사이에 연결되고 상기 제2입력신호 saib에 응답하여 동작하는 제2스위칭트랜지스터(NM2)로 구성된다. 여기서 제1 및 제2스위칭트랜지스터(NM1),(NM2)는, 신호 전송속도와 점유면적을 고려하여 각각 엔모스(NMOS)트랜지스터로 구성 실시되었다. 그리고 상기 구동수단(R1, R2, nmos3)은, 상기 풀다운노드(N3)에 연결되고 전원전압단에 게이트 접속되어 항상 온(on)상태로 있는 엔모스트랜지스터로 이루어진 제1저항(R1)과, 상기 제1저항(R1)에 직렬연결되고 전원전압단에 게이트 접속되어 항상 온상태로 있는 엔모스트랜지스터로 이루어진 제2저항(R2)과, 상기 제2저항(R2)과 접지전압단 사이에 연결되고 센스앰프 인에이블신호 psei 입력에 응답하여 동작하는 구동트랜지스터(nmos3)로 종래와 동일하게 구성 실시되었다.

도2의 구성에 따른 본 발명에 의한 센스앰프의 동작은 다음과 같다. 먼저 센스앰프인에이블신호 psei가 인에이블(enable)되어 입력되면 구동트랜지스터(nmos3)가 온(on)되면서 동작이 인에이블된다. 그리고 제1 및 제2입력신호 sai, saib를 각각 입력하는 제1 및 제2입력트랜지스터(nmos1, nmos2)의 스위칭동작이 진행되면서, 이 스위칭동작에 따른 출력노드(N1),(N2)의 전압이 제1 및 제2스위칭트랜지스터(NM1),(NM2)를 거쳐서 제1 및 제2풀업트랜지스터(pmos1, pmos2)를 구동시킨다. 이때 제1 및 제2스위칭트랜지스터(NM1),(NM2)는 제1 및 제2입력신호 sai, saib의 제어를 받아 스위칭동작하기 때문에 제1 및 제2입력트랜지스터(nmos1, nmos2)의 출력을 보다 효과적으로 제1 및 제2풀업트랜지스터(pmos1, pmos2)로 전달한다. 그러면 상기 제1 및 제2입력신호 sai, saib에 따른 대응되는 출력신호 sa1o-n, sa1ob-n가 출력되며, 여기서 제1 및 제2풀업트랜지스터(pmos1, pmos2)의 입력의 차이가 커지기 때문에 이들의 출력은 보다 큰 전압차이를 유지하게 된다.

이와 같이 본 발명은 이른바 엔모스형 스위치로 동작하는 제1 및 제2스위칭트랜지스터(NM1),(NM2)를 사용함에 의해, 미세한 입력신호하에서도 종래의 단순 크로스 커플형 센스앰프보다 큰 출력 스윙폭을 유지하게 된다. 또한 종래의 센스앰프는 피모스트랜지스터로 이루어진 풀업트랜지스터의 사이즈에 비해 엔모스트랜지스터로 이루어지는 입력트랜지스터의 사이즈가 커야만 양호하게 센싱을 할 수 있었지만, 본 발명에 의한 센스앰프는 엔모스형 스위치가 사용되기 때문에 입력트랜지스터의 사이즈를 작게 해도 센싱이 가능하다. 그래서 레이아웃 면적을 작게 할 수 있다.

도3은 종래 및 본 발명에 의한 센스앰프의 동작 파형도이다.

그리고 도4는 종래에 대비되는 본 발명에 의한 센스앰프의 출력파형을 보여주고 있다. 도4에서 swing1은 종래의 센스앰프의 출력단의 센싱폭이고, swing2는 본 발명에 의한 센스앰프의 출력단 센싱폭을 나타낸다. 도4에 나타난 바와 같이, 본 발명에 의한 센스앰프의 센싱폭이 50% 정도 증가했다.

상술한 내용은 본 발명의 실시예에 관하여 설명이 이루어졌지만, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시가 가능함을 이해할 수 있을 것이다.

상술한 바와 같이 본 발명에 의한 센스앰프는 미세한 입력신호하에서도 종래의 단순 크로스 커플형 센스앰프보다 큰 출력 스윙폭을 유지하는 효과가 있다. 또한 레이아웃 면적을 줄이는 효과가 있다.

Claims (2)

1. 전원전압단과 제1출력노드사이에 연결되고 제2출력노드에 게이트 접속된 제1풀업트랜지스터와, 전원전압단과 상기 제2출력노드사이에 연결되고 상기 제1출력노드에 게이트 접속된 제2풀업트랜지스터와, 상기 제2출력노드에 연결되고 제1입력신호를 게이트입력하여 상기 제2출력노드의 전압을 풀다운노드로 전송하는 제1입력트랜지스터와, 상기 제1출력노드에 연결되고 제2입력신호를 게이트입력하여 상기 제1출력노드의 전압을 상기 풀다운노드로 전송하는 제2입력트랜지스터와, 상기 풀다운노드와 접지전압단 사이에 연결되고 센스앰프 인에이블신호입력에 응답하여 동작하는 구동수단을 포함하여 이루어지는 반도체 메모리장치의 센스앰프에 있어서,

   상기 제2출력노드와 제1풀업트랜지스터 사이에 연결되고 상기 제1입력신호에 응답하여 동작하는 제1스위칭트랜지스터와,

   상기 제1출력노드와 제2풀업트랜지스터 사이에 연결되고 상기 제2입력신호에 응답하여 동작하는 제2스위칭트랜지스터를 구비함을 특징으로 하는 센스앰프.
2. 제1항에 있어서,

   상기 제1 및 제2스위칭트랜지스터는 각각 엔모스트랜지스터로 이루어짐을 특징으로 하는 센스앰프.