KR100290875B1 - 폴리머필림형성에의한이방성에치방법 - Google Patents

폴리머필림형성에의한이방성에치방법 Download PDF

Info

Publication number
KR100290875B1
KR100290875B1 KR1019930006661A KR930006661A KR100290875B1 KR 100290875 B1 KR100290875 B1 KR 100290875B1 KR 1019930006661 A KR1019930006661 A KR 1019930006661A KR 930006661 A KR930006661 A KR 930006661A KR 100290875 B1 KR100290875 B1 KR 100290875B1
Authority
KR
South Korea
Prior art keywords
etching
film
gas
polymer film
plasma
Prior art date
Application number
KR1019930006661A
Other languages
English (en)
Inventor
양대근
Original Assignee
김영환
현대반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체 주식회사 filed Critical 김영환
Priority to KR1019930006661A priority Critical patent/KR100290875B1/ko
Application granted granted Critical
Publication of KR100290875B1 publication Critical patent/KR100290875B1/ko

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 플라즈마 에치장비를 이용한 식각막(2)의 이방성 에치에 관한 것으로, 에치장비내의 전극 사이에 반응가스를 주입하여 플라즈마 방전시 정 이온의 충돌 및 화학적 반응에 의해 에칭이 진행된다.
또한, 공정층(3) 표면에서 공정층(3)의 표면이 식각되면서 반응가스와, 이온충돌에 의해 발생된 에치부산물에 의해 폴리머막이 형성되고, 정이온 충돌의 가능성이 적은 공정층(3)과 식각막(2) 측벽에 폴리머막이 형성되어 플라즈마 방전에 의한 식각막(2)의 에칭이 진행되면서 식각막(2)의 측면이 보호되어, 언더컷 및 측면 식각이 방지되고 수직식각이 측면식각보다 빨리 진행되어 식각막(2)을 원하는 수직두께로의 식각이 가능하고, 측면 식각비(Rate)가 감소되어 정밀한 패턴을 형성할 수 있다.

Description

폴리머 필림 형성에 의한 이방성 에치방법
제1도 (A)-(E)는 종래의 에칭방법을 설명하기 위한 단면도
제2도 (A)는 본 발명에 사용된 플라즈마 에칭장비 구조도 (B), (C)는 본 발명의 에칭방법을 설명하기 위한 단면도
*도면의 주요부분에 대한 부호의 설명
1.반도체기판 2.식각막 3.공정층 4.폴리머 필림
10.반응로 11.상부전극 12.하부전극 13.웨이퍼척
14.웨이퍼 15.유전체판 16,17.상,하부전원
본 발명은 이방성 에치에 관한 것으로, 특히 식각막의 측면과 공정층의 표면및 측면에 폴리머 필림을 형성하여 측면 식각의 비를 감소시키는데 적당하도록 한 폴리머 필림을 이용한 이방성 에치방법에 관한 것이다.
제1도 (A)-(E)는 종래의 기술을 설명하기 위한 공정단면도로서, 이로부터 종래 기술을 설명하면 다음과 같다.
먼저, 제1도(A)와 같이 평탄한 면을 갖는 반도체기판(1)상에 식각막(Poly-Ai, Si3N4, SiO2등 모든 식각물질)(2)이 형성되고, 상기 식각막(2)상에 공정층(모든 마스킹용 물질)(3)을 형성한 후, 공정층(3)을 패터닝하여 일정폭을 갖는 공정층(3)패턴이 형성된 샘플(Sample)에 있어, 식각막(2)을 이방성 식각하기 위해 플라즈마 반응로에 샘플을 로딩(loading)하고, 플라즈마 반응로내의 두 전극 사이에 에칭가스를 사용하는 전계에 의한 에칭 및 마이크로 웨이브 형으로 에칭가스를 사용하는 전계 및 자계에 의한 에칭방법 등으로 공정을 수행한다.
이때 반응로 내의 총입력은 수십-수토르(Torr)이하로 하고 전계를 형성하는 전원 공급방식은 상부전극에 인가하는 플라즈마형과 하부전극에 인가하는 RIE(Reative Ion Etching)형이다.
이때 식각막(2) 및 공정층(3)의 측벽에 형성되는 폴리머막은 탄소(Carbon)을 포함하는 가스 소오스(Source)의 플라즈마 방전에 의해 형성되거나, 불소(Fluorine)를 포함하는 가스 소오스의 플라즈마 방전에 의해 발생된 비포화 레디컬(radical)의 형성에 관련되어 형성되거나, 이온 충격에 의해 제거된 수평표면에서 발생된 식각 생성물질에 의한 형성등이 있다.
즉 이와 같은 방법에 의해 식각막(2)의 이방성 식각 공정시 폴리머 필림이 형성되어, 식각막(2)의 측면에 형성되어 플라즈마에 의한 에칭시 공정층(3)의 하부에 위치하는 식각막(2)의 언더컷(under) 및 측면 식각(Lateral Etch)을 방지하는 역할을 한다.
그러나 이와같은 종래의 기술로 식각막(2) 식각공정시 측면에 형성되는 폴리머 필림에 의해 식각막(2)의 측면식각이 방지되어, 이방성 식각에 따라 식각막(2)의 측면식각이 방지되어, 이방성 식각에 따라 식각막(2)을 식각할 수 있으나 제1도 (B)-(E)와 같이 폴리머 필림(4)이 형성되는 위치가 불명확한 문제가 있다.
본 발명은 이와 같은 종래 기술의 문제점을 해결하기 위해 안출한 것으로, 플라즈마 에칭장치를 이용하여 식각막의 측벽 및 공정층의 표면과 측벽에 폴리머막을 식각공정중 생성되게하여 식각막을 이방성 에치하는데 목적이 있다.
이와 같은 목적을 달성하기 위한 본 발명의 실시예를 첨부된 도면을 참조하여 설명하면 다음과 같다.
제2도는 본 발명에 사용된 플라즈마 에칭장비의 개략적인 구성을 나타낸 것으로, 반응로(10) 상측에 상부전극(11)이 위치하고 상부전극(11) 하측에는 유전체판(15)이 위치하고 있으며, 하측에는 상부전극(11)과 일정간격 떨어져 하부전극(12)이 위치하고 하부전극(12)상에는 반도체기판(14)을 로딩(loading)하는 웨이퍼척(13)에 접속되어 있다.
그리고, 상,하부전극(11,12)에는 RF(Radio Frequency)전원(16,17)이 각각 연결되어 구성된다.
단, 상부전극(11)은 나선형 코일을 이용한 TCP(Transformer Coupled Plasma)형이다.
제2도 (B)는 본 발명의 이방성 에치를 설명하기 위한 샘플(Sample)단면도로서, 반도체기판(1)상에 식각막(SiO2,Si3N4,Poly-Si,MoSix등 모든 식각물질)(2)을 형성하고, 식각막(2) 상에 마스크용 물질로서 공정층(SiO2,Si3N4,Poly-Si,P/R등 모든 마스킹용 물질)(3)을 형성한 후 이 공정층(3)을 마스킹막으로 사용하기 위해 패터닝한다.
상기 공정층(3)이 패터닝된 샘플의 식각막(2)을 이방성 에치하기 위해 샘플(Sample)을 플라즈마 에치장비에 로딩하고 플라즈마 분위기에서 식각막(2)을 식각한다.
이때 플라즈마 형성은 상,하부전극(11,12) 사이에 반응가스를 주입하고, 전계 또는 전계+자계를 발생시켜 플라즈마를 발생시킨다.
이 플라즈마의 발생에 의해 식각은 방향성을 갖는 정(Positive) 이온 충돌과 식각되는 물질과의 화학적 반응에 의해 진행된다.
플라즈마의 형성은 식각진행 도중 공정층(3)이 식각되어짐으로써 이온(ion)충돌 확률이 적은 측면에 증착량이 많아지고, 평면에서는 이온충돌 확률이커 이온충돌에 의한 화학반응이 일어난다.
그리고, 폴리머 필림은 플라즈마 방전으로 가스에 의한 플라즈마 형성, 비포화기(radical) 형성으로 재결합에 의한 플라즈마 형성과, 평면에서 이온충돌에 의해 발생된 식각 부산물과 반응가스와의 재결합에 의해 형성된다.
따라서, 제2도(C)와 같이 폴리머 필림은 공정층(3)을 마스크로 식각막(2)을 플라즈마 식각하는 동안 플라즈마 방전에 의해 식각막(2)의 측벽과 공정층(3)의 평면 및 측벽에 형성되어, 공정층(3) 하단의 식각막(2)이 언더컷(undercut) 및 측면식각(lateral etch)없이 이방성 식각이 진행되어 선택적인 식각이 가능하다.
이와 같은 에칭 특성을 갖는 이방성 식각의 실시예를 설명하면 다음과 같다.
제2도 (B)와 같이 반도체기판(1)상에 식각막으로서 산화막(SiO2)을 300Å정도 증착하고 산화막상에 640℃의 온도로 폴리실리콘(Poly-si)을 2500Å 증착하여 산화막과 폴리실리콘으로된 식각막(2)을 형성한다.
그리고 폴리실리콘에 80KeV의 에너지로 아세닉(As)을 1.0x1016cm-3의 농도로 주입한다.
이어 확산도에 N2/O2(1%)가스를 주입하면서 900℃의 온도로 샘플을 10분간 열처리한다.
다음, 폴리실리콘 상에 감광막을 도포하고 100℃∼140℃의 온도로 경화한 뒤 포토-에칭공정으로, 감광막패턴을 공정층(3)으로 형성한다.
상기와 같은 물질들로 형성된 샘플을 플라즈마 식각장비에 로딩한 상태에서, 반응로 내의 압력;1.5mTorr, 전극간격 6cm, 반응가스 Cl2+O2가스 및 C2HCl2F3+SF6=20+20SCCM, 전극온도;20℃, RF파워;13,56MHZ, 상부전극 파워=300∼600W, 하부전극;10W∼60W의 조건으로 공정을 수행한다.
그리고, MoSix를 250℃의 온도에서 스퍼터링하여 300Å을 형성하여 식각막(2)을 형성하고 식각막(2)위에 감광막패턴을 형성하여 공정층(3)을 형성한다. 이 샘플에서 MoSix을 이방성 식각하기 위해서 반응로의 압력;10mTorr, 전극간격;6cm, 반응가스 BCl3+N2+SF6=20+20+20SCCM, 전극온도;50℃, 상부전극=400W, 하부전극;100W로 한조건에서 에칭공정을 수행하였다.
(단 상기 전극의 파워공급은 마이크로 웨이브를 이용할 수도 있고 반응가스로 Halocarbon 가스를 사용할 수도 있다.)
이와 같은 플라즈마 에칭 공정후, 폴리실리콘막, MoSix막상의 공정층(3)인 감광막패턴을 300℃ 온도, 시간 3분의 조건으로 자외선+오존(O3)가스 에칭한 후 폴리머 필림 형성상태를 관찰하고, 오제(Auger)분석으로 식각되는 식각막(2)의 표면에 탄소(C)와 불소(F)의 농도를 검사한다.
이와 같은 본발명은 식각막(2)의 측벽과 공정층(3)의 표면 및 측벽에 폴리머 필림을 형성함으로써, 식각막(2)의 수직식각 두께의 조절이 용이하고, 언더컷(undercut) 및 측면식각(Lateral etch)등이 방지되는 이방성 식각(anisotropic)이 이루어져 정밀한 패턴이 형성되는 효과가 있다.

Claims (6)

  1. 반도체기판(1)상의 식각막(2) 상측에, 식각막(2)을 패턴하기 위한 공정층(3)을 패터닝하고, 이 샘플을 플라즈마 에칭 장비내에 로딩(loading)하는 단계;
    상하전극(11,12) 사이에 반응가스를 넣고, 전계 또는 전계+자계를 가하여 가스 혼합물의 플라즈마 방전에 의해 상기 공정층(3)이 식각되어짐에 따라 이온 충돌확률이 적은 상기 공정층(3) 및 상기 식각막(2)의 측벽에 폴리머막(4)이 형성되고, 동시에 이온충돌 확률이 큰 수평면은 큰 이온충돌에 의한 화학반응에 의해 상기 공정층(3) 및 식각막(2)이 식각되어 상기 공정층(3)의 표면에도 폴리머막(4)을 형성하는 단계를 통하여 이방성 식각이 진행됨을 특징으로 하는 폴리머 필림 형성에 의한 이방성 에치방법.
  2. 제1항에 있어서, 폴리머막(4)은 플라즈마 방전에 의해 가스에 따른 폴리머막(4)형성, 가스의 비포화기(unsaturated radocal)형성에 따른 재결합에 의한 형성, 수평면에서 이온 충돌에 의해 발생된 부산물과 가스와의 재결합에 의해 형성됨을 특징으로 하는 폴리머 필림 형성에 의한 이방성 에치방법.
  3. 제1항에 있어서, 식각막(2) MoSix, NiN, TiW, WSix등의 에치에는 BCl3+ SF6+ N2가스를 사용함을 특징으로 하는 폴리머 필림 형성에 의한 이방성 에치방법.
  4. 제1항에 있어서, 플라즈마 형성은 마이크로 웨이브 소오스를 이용함을 특징으로 하는 폴리머 필림 형성에 의한 이방성 에치방법.
  5. 제4항에 있어서, 식각막(2)이 폴리실리콘일 경우 에칭용 가스로는 Cl2또는 Cl2+O2가스를 사용함을 특징으로 하는 폴리머 필림 형성에 의한 이방성 에치방법.
  6. 제1항에 있어서, 식각막(2)이 MoSix일 경우 플라즈마 반응가스로는 BCl3+N2+SF6를 사용함을 특징으로 하는 폴리머 필림 형성에 의한 이방성 에치방법.
KR1019930006661A 1993-04-20 1993-04-20 폴리머필림형성에의한이방성에치방법 KR100290875B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930006661A KR100290875B1 (ko) 1993-04-20 1993-04-20 폴리머필림형성에의한이방성에치방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930006661A KR100290875B1 (ko) 1993-04-20 1993-04-20 폴리머필림형성에의한이방성에치방법

Publications (1)

Publication Number Publication Date
KR100290875B1 true KR100290875B1 (ko) 2001-09-17

Family

ID=37525885

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930006661A KR100290875B1 (ko) 1993-04-20 1993-04-20 폴리머필림형성에의한이방성에치방법

Country Status (1)

Country Link
KR (1) KR100290875B1 (ko)

Similar Documents

Publication Publication Date Title
US8337713B2 (en) Methods for RF pulsing of a narrow gap capacitively coupled reactor
CA1160761A (en) Fabrication of microminiature devices using plasma etching of silicon and resultant products
US5611888A (en) Plasma etching of semiconductors
KR100530246B1 (ko) 자체 세정가능한 에칭 공정
US5378311A (en) Method of producing semiconductor device
US5310454A (en) Dry etching method
US6008139A (en) Method of etching polycide structures
US5266154A (en) Dry etching method
US20060201911A1 (en) Methods of etching photoresist on substrates
KR100718072B1 (ko) 기판의 실리콘층에 직통으로 접촉홀을 형성하기 위한 방법
US20150132960A1 (en) Substrate processing apparatus and substrate processing method
JPS61107730A (ja) 複合励起プラズマ・エツチング・システム
CA1160759A (en) High-selectivity plasma-assisted etching of resist- masked layer
KR100382720B1 (ko) 반도체 식각 장치 및 이를 이용한 반도체 소자의 식각 방법
US5880033A (en) Method for etching metal silicide with high selectivity to polysilicon
JPH07335612A (ja) 半導体集積回路装置の製造方法
KR100595090B1 (ko) 포토레지스트 마스크를 사용한 개선된 엣칭방법
JP3350973B2 (ja) プラズマ処理方法およびプラズマ処理装置
US20030068898A1 (en) Dry etching method for manufacturing processes of semiconductor devices
KR100290875B1 (ko) 폴리머필림형성에의한이방성에치방법
Gottscho et al. Use of plasma processing in making integrated circuits and flat-panel displays
KR20030049086A (ko) 기판 건식 세정 장치 및 방법
JP2602285B2 (ja) 半導体装置の製造方法
WO2018102088A1 (en) Method for generating vertical profiles in organic layer etches
KR100317310B1 (ko) 반도체소자의콘택홀형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110222

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee