KR100281693B1 - 고속 삼상 부스터 회로 - Google Patents

고속 삼상 부스터 회로 Download PDF

Info

Publication number
KR100281693B1
KR100281693B1 KR1019980036102A KR19980036102A KR100281693B1 KR 100281693 B1 KR100281693 B1 KR 100281693B1 KR 1019980036102 A KR1019980036102 A KR 1019980036102A KR 19980036102 A KR19980036102 A KR 19980036102A KR 100281693 B1 KR100281693 B1 KR 100281693B1
Authority
KR
South Korea
Prior art keywords
voltage
circuit
node
level
word line
Prior art date
Application number
KR1019980036102A
Other languages
English (en)
Other versions
KR20000018498A (ko
Inventor
최수환
임영호
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019980036102A priority Critical patent/KR100281693B1/ko
Priority to TW088108624A priority patent/TW578155B/zh
Priority to JP24797499A priority patent/JP3817396B2/ja
Priority to US09/389,279 priority patent/US6084800A/en
Publication of KR20000018498A publication Critical patent/KR20000018498A/ko
Application granted granted Critical
Publication of KR100281693B1 publication Critical patent/KR100281693B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits

Landscapes

  • Read Only Memory (AREA)
  • Dc-Dc Converters (AREA)

Abstract

여기에 개시된 부스터 회로는 프리챠지 신호에 응답하여 상기 워드라인 공급 노드와 전원전압을 선택적으로 연결하기 위한 프리챠지 트랜지스터, 활성화 신호에 응답하여 프로그램 모드 동안 프로그램 레벨인 더 높은 워드 라인 공급 전압으로 상기 워드 라인 공급 노드를 펌핑 업하기 위한 고전압 발생 회로, 부스터 커패시터를 구동하기 위해 출력 노드로 삼상 출력 전압을 선택적으로 발생하는 구동 회로, 상기 부스터 커패시터는 상기 구동 회로의 출력 노드와 상기 워드 라인 공급 노드 사이에 연결되고, 상기 구동 회로는 프리챠지 모드 동안 로우 상태, 독출 모드 동안 하이 레벨 그리고 프로그램 모드 동안 상기 워드라인 공급 노드와 동일한 펌핑업된 삼상 출력 전압을 발생하고, 상기 구동 회로는 상기 펌프 회로의 커패시터 로딩을 줄이기 위해 상기 삼상 출력 전압이 승압 레벨일 때 상기 부스터 커패시터 양단의 전압을 동일하게 하고 그리고 상기 고전압 발생 회로는 상기 구동 회로의 출력 노드가 승압레벨로 챠지된 후 상기 워드라인 공급 노드를 프로그램 레벨로 상승시킨다.

Description

고속 삼상 부스터 회로(FAST 3-STATE BOOSTER CIRCUIT)
본 발명은 전압 부스터 회로 (a voltage booster circuit)에 관한 것으로서, 더 구체적으로는 독출 및 프로그램 동작 모드 동안 EEPROM 메모리 셀들(electriaclly erasble programmable read-only memories)의 어레이 내에 로우 디코더 (row decoder)를 통해 워드 라인들을 구동하기 위한 삼상 출력 (3-state output)을 발생하는 구동 회로를 포함하는 개선된 전압 부스터 회로에 관한 것이다.
일반적으로 반도체 집적 회로에서는 외부 전원 전압 (external supply voltage)보다 큰 전압이 내부적으로 요구되는 경우가 있다. 예를 들어, 플래시 EEPROM에서는 메모리 셀들의 독출 동작 모드 (read mode of operation)를 위해 약 +5.0V의 제 1 고전압 (a first high voltage)을 필요로 하고, 프로그램 동작 모드 (program mode of operation)를 위해서는 약 +10.0V의 제 2 고전압 (a second high voltage)을 필요로 한다. 결과적으로, 반도체 메모리들은 외부 전원전압보다 높게 승압되는(boosted) 출력 신호들을 발생하는 하나 또는 그 이상의 내부 전압 부스팅 회로들 (internal voltage boosting circuit)을 포함하는 것이 일반적이다.
도 1은 종래 기술에 따른 전압 부스터 회로를 개략적으로 보여주는 블록도이다.
전압 부스터 회로는 로우 디코더 (20-n)를 통해 메모리 어레이에서 워드 라인들 (W/Ln)에 전달되는 워드라인 공급 전압 word line supply voltage : 이하 VPP라 칭함)을 발생한다. 상기 VPP는 로우 디코더 (20-n)를 통해 복수개의 워드 라인들중 선택된 워드 라인으로 전달된다. 전압 부스터 회로는 메모리 장치들의 프로그램 모드시에 사용되는 고전압 발생 회로 (high voltage generating circuit; 14)를 포함한다. 상기 고전압 발생 회로 (14)는 인에이블 신호 (ENVPP)가 하이일 때, 약 10V의 전압을 내부 워드라인 공급 노드 (1)에 워드라인 공급 전압 (VPP)를 챠지 업 (charge up)하는 역할을 한다. 상기 부스터 회로는 고전압으로 부스팅하기에 앞서 워드라인 공급 전압 (VPP)를 외부 전원 전압인 VCC로 프리챠지하는 프리챠지 로직 회로 (12)를 포함한다. 상기 프리챠지 로직 회로 (12)는 P 채널 풀업 트랜지스터 (P1)를 통해 다른 동작 모드에서 워드 라인 공급 전압 (VPP)를 외부 전원 전압 VCC와 동일하게 유지한다. 커패시터 CL은 로우 디코더의 전기 용량 로딩 (capacitive loading)과 워드라인 공급 노드 (1)에 연결되는 리드 라인 (lead line; 2)과 관련된 모든 기생 커패시턴스 (parasitic capacitance)의 합을 나타낸다.
도 2a를 참조하여, 도 1의 전압 부스터 회로의 동작을 설명한다. 먼저, t1에서 인에이블 신호 (enable signal; ENVPP)와 프리챠지 바 신호 (percharge bar signal; PRECHARGEB) 가 모두 로우레벨(VSS)이고 킥바 신호 (kick bar signal; KICKB)가 하이레벨(VCC)이라고 가정한다. 그에 따라, VKICK에 연결된 낸드 게이트 (18)의 출력은 로우레벨 (VSS)이다. 더 나아가, 공급 노드 (1)로의 워드라인 공급 전압 VPP은 상기 PMOS 풀업 트랜지스터 (P1)가 턴온됨에 따라 VCC로 프리챠지된다.
상기 t1에서 KICKB가 하이레벨에서 로우레벨로 천이되고, PRECHARGEB는 t2에서 전원 전압레벨로 상승하고, t3에서 VKICK는 로우레벨에서 하이레벨로 천이하게 된다. 상기 공급 노드 (1)의 워드 라인 공급 전압 (VPP)는 t3에서 부스터 커패시터 (CBOOST)를 통해 VKICK에 의해 부스팅된다. 그결과, PRECHARGEB는 t4에서 부스팅 레벨 (boost-level: V1)로 상승하게 된다.
상기 워드라인 공급 전압 VPP는 다음과 같은 식에 의해 얻어진다.
[수학식 1]
여기서, VKICK 및 VPPinit는 VCC(power supply potential)이다.
상기 수학식으로부터 필요한 워드라인 공급 전압 (VPP)의 최대 레벨이 도 1의 전압 부스터 회로에 의해 발생 가능한 전압레벨보다 낮으면 종래 부스터 회로는 적절하게 동작할 것이다. 그러나, 앞서 설명한 바와 같이, 상기 워드라인 공급 전압 (VPP)는 상기 플래시 메모리 셀들의 프로그램 모드에서 약 10V로 펌핑이 되어야 한다. 따라서, 더 높은 전압을 발생하는 고전압 발생 회로와 같은 또 다른 수단이 요구된다.
그러나, 상기 전압 부스터 회로는 VCC 또는 VSS 레벨로 유지되는 VKICK에 항상 연결되어 있는 부스터 커패시터 (CBOOST)로 인해 고전압 발생 회로 (14)에서 보이는 전체 커패시턴스가 매우 커지게 된다. 그 결과, 종래 전압 부스터 회로는 고전압 발생 회로로 VPP를 프로그램 레벨까지 올리기 위해 시간이 늘리거나 또는 고전압 발생 회로의 사이즈를 크게 해야 한다. 상기 제 1 방법은 프로그램 시간을 증가시키고, 상기 제 2 방법은 메모리 디바이스의 단자와 복잡성을 증가시킨다. 그러므로 이들중 만족할 만한 해결책을 선택할 수 없다.
상기 프로그램모드시 커패시턴스 증가에 대해 다음과 같은 수학식으로 구체적으로 설명한다. VPPmin이 상기 플래시 메모리 셀들의 독출 모드에서 요구되는 최소 공급 전압이라 하고, VCCmin은 상기 플래시 메모리 셀의 최소 VCC라고 하자.
[수학식 2]
상기 VPPmin = 4.2V, VCCmin = 2.5V라고 가정하면,
상기 부스터 커패시터 CBOOST에 대해 정리하면,
CBOOST=2.125CL
그러므로 상기 부스터 커패시터로 인해 증가되는 전체 커패시턴스는 다음과 같다.
[수학식 3]
CTBOOST=CBOOST+CL=3.125CL
도 2b를 참조하면, 프로그램 모드로 진입하기 전의 초기조건으로 ENVPP, VKICK, PRECHARGEB들은 모두 로우레벨이고 워드라인 공급 전압 VPP와 KICKBM는 VCC가 된다.
t1에서 ENVPP가 로우레벨에서 하이레벨로 천이하게 되면, VKICK도 하이레벨로 천이하여 워드라인 공급 전압 (VPP)이 승압된다. 상기 ENVPP는 고전압 발생 회로 (14)를 활성화화시켜 상기 워드 라인 공급 전압 (VPP)을 프로그램 레벨 (program level)로 챠지 업 (charge-up)시킨다. 그러나 VKICK가 상기 부스터 커패시터 (CBOOST)에 항상 연결되어 있기 때문에 상기 고전압 발생 회로 (14)는 t2와 t3 구간에서 워드 라인 공급 전압을 프로그램 레벨로 챠지업하기 위해 펌핑 시간을 늘리거나 펌프 용량을 증가시켜야 한다. 이는 t2와 t3의 구간을 증가시키는 요인으로 작용하게 된다.
본 발명의 목적은 낮은 공급 전압에서도 효율적으로 동작하고, 프로그램 모드에서 작은 챠지 펌프로도 워드라인 전압을 더 펌프업할 수 있도록 부스터 커패시터를 단절시키는 구동 회로를 포함하는 개선된 전압 부스터 회로를 제공하기 위함이다.
도 1은 종래 기술에 따른 전압 부스터 회로의 블록도;
도 2a는 종래 기술에 따른 독출 동작 모드 동안 도 1의 여러 포인트들의 전압을 보여주는 타이밍도;
도 2b는 종래 기술에 따른 프로그램 동작 모드 동안 도 1의 여러 포인트들의 전압을 보여주는 타이밍도;
도 3은 본 발명에 따른 삼상 부스터 회로의 블록도;
도 4는 도 3의 삼상 부스터 회로의 프리챠지 로직 회로의 상세한 회로도;
도 5는 도 3의 삼상 부스터 회로의 삼상 구동 회로의 상세한 회로도; 그리고
도 6은 본 발명에 따른 프로그램 동작 모드 동안 도 3의 여러 포인들의 전압을 보여주는 타이밍도이다.
*도면의 주요부분에 대한 부호 설명
10, 100 : 부스터 회로 12, 110 : 프리챠지 로직 회로
130 : 삼상 구동 회로 14, 150 : 고전압 발생 회로
(구성)
상술한 바와 같은 목적을 달성하기 위한 일 특징에 의하면, 독출 및 프로그램 동작 모드 동안 플래시 EEPROM 메모리 셀들의 어레이에서 로우 디코더를 통해 워드라인들을 구동하기 위해 전원 전압보다 높게 부스팅된 전압을 워드라인 공급 노드로 인가하는 전압 부스터 회로에 있어서, 프리챠지 신호에 응답하여 상기 워드라인 공급 노드와 전원전압을 선택적으로 연결하기 위한 프리챠지 트랜지스터, 활성화 신호에 응답하여 프로그램 모드 동안 프로그램 레벨인 더 높은 워드 라인 공급 전압으로 상기 워드 라인 공급 노드를 펌핑 업하기 위한 고전압 발생 회로, 부스터 커패시터를 구동하기 위해 출력 노드로 삼상 출력 전압을 선택적으로 발생하는 구동 회로, 상기 부스터 커패시터는 상기 구동 회로의 출력 노드와 상기 워드 라인 공급 노드 사이에 연결되고, 상기 구동 회로는 프리챠지 모드 동안 로우 상태, 독출 모드 동안 하이 레벨 그리고 프로그램 모드 동안 상기 워드라인 공급 노드와 동일한 펌핑업된 삼상 출력 전압을 발생하고, 상기 구동 회로는 상기 펌프 회로의 커패시터 로딩을 줄이기 위해 상기 삼상 출력 전압이 승압 레벨일 때 상기 부스터 커패시터 양단의 전압을 동일하게 하고 그리고 상기 고전압 발생 회로는 상기 구동 회로의 출력 노드가 승압레벨로 챠지된 후 상기 워드라인 공급 노드를 프로그램 레벨로 상승시킨다.
바람직한 실시예에 있어서, 상기 프리챠지 트랜지스터는, P 채널 풀업 트랜지스터를 포함하며, 상기 P 채널 풀업 트랜지스터는 상기 전원전압에 연결되는 소오스를 포함하며, 그것의 게이트는 상기 프리챠지 신호에 연결되고 그리고 그것의 드레인은 상기 워드라인 공급 노드에 연결된다.
바람직한 실시예에 있어서, 독출 모드로 진입하기에 앞서 상기 워드라인 공급 노드를 전원 전압 레벨로 프리챠지하기 위한 로우 상태의 프리챠지 신호를 발생하는 프리챠지 로직 회로를 부가적으로 포함한다.
바람직한 실시예에 있어서, 상기 고전압 발생 회로는, 고전압 챠지 펌프 회로를 포함한다.
바람직한 실시예에 있어서, 상기 구동 회로는 독출 모드 동안 하이레벨을 유지한다.
바람직한 실시예에 있어서, 상기 구동 회로는, 프로그램 모드 동안 상기 고전압 발생 회로를 통해 상기 워드라인 공급 노드에 인가되는 전압과 동일한 전압을 상기 부스터 커패시터에 공급한다.
바람직한 실시예에 있어서, 상기 구동 회로는, 전원 전압과 상기 출력 노드 사이에 직렬로 연결되는 제 1 P 채널 풀업 트랜지스터들과; 상기 출력 노드와 접지사이에 연결되는 N 채널 풀 다운 트랜지스터와; VPP와 접지 사이에 연결되는 제 2 P 채널 풀 업 트랜지스터를 포함한다.
바람직한 실시예에 있어서, 상기 구동 회로는, 독출 및 프로그램 초기 동안 상기 N 채널 풀 다운 트랜지스터가 턴온되어 로우레벨을 유지하고, 독출 모드 동안 상기 제 1 P 채널 풀업 트랜지스터들이 턴온되어 하이레벨을 유지하고 그리고 프로그램 모드 동안 상기 제 2 P 채널 풀업 트랜지스터가 턴온되어 승압레벨을 유지한다.
이와 같은 회로에 의해서, 프로그램 모드시 워드라인 공급 전압을 프로그램 레벨로 보다 빨리 승압시킬 수 있다.
(실시예)
본 발명의 신규성을 갖는 전압 부스터 회로의 회로적인 특성은 프로그램 모드시 부스터 커패시터 양단의 전압 레벨을 동일하게 하여 연결되지 않는 것과 같은 효과를 얻는다. 이는 고전압 발생 회로가 VPP를 보다 빨리 승압시킬 수 있도록 한다.이하 본 발명의 실시예에 따른 참조 도면 도 3 내지 도 6에 의거하여 설명한다.
도 3은 본 발명에 따른 삼상 부스터 회로의 블록도이다.
전압 부스터 회로 (100)는 프리챠지 로직 회로 (precharge logic circuit)(110), PMOS 풀업 트랜지스터 (PMOS pull-up transistor)(P11), 부스터 커패시터 (CBOOST), 삼상 구동 회로 (3-state driver circuit)(130) 그리고 고전압 발생 회로 (high voltage generating circuit)(150)로 구성된다. CL은 로우 디코더 회로들의 정전용량 로딩과 워드라인 공급 전압 VPP이 출력되는 워드라인 공급 노드 (N1)에 연결되는 리드 라인 (3)에서의 모든 기생 커패시턴스 (parasitic capacitance)를 나타낸다. 상기 구동 회로 (150)의 출력은 상기 부스터 커패시터 (CBOOST)를 구동한다. 구동 회로 (150)는 세가지의 출력 상태를 가지는데, 프리챠지 모드 (precharge mode)일 때 로우레벨, 독출 모드 (read mode)일 때 하이레벨, 그리고 프로그램 모드 (program mode)일 때 워드라인 전압 공급 노드(1)와 동일한 전압 (VPP) 레벨이다. 상기 프로그램 모드에서 VKICK가 워드라인 전압 공급 노드 (N1)와 동일한 VPP레벨로 출력됨에 따라 부스터 커패시터 (CBOOST)가 고전압 발생 회로 (150)의 정전용량으로 나타나지 않게 된다.
도 4는 도 3의 프리챠지 로직 회로의 상세 회로도이다.
프리챠지 로직 회로 (110)는 낸드 게이트 (ND1), 두 개의 인버터들 (INV1, INV2), 한쌍의 NMOS 입력 트랜지스터들 (a pair of input transistors)(MN1, MN2), 한쌍의 PMOS 로드 트랜지스터들 (a pair of loda transistors)(MP1, MP2), 그리고 NMOS 및 PMOS 구동 트랜지스터들 (MN3, MP3)로 구성된다. 상기 인버터 (INV1)는 상기 인에이블 신호 (ENVPP)를 받아들이는 입력을 갖는다. 상기 낸드 게이트 (ND1)는 KICKB를 받아들이는 노드를 제 1 입력으로 갖고, 상기 인버터 (INV1)의 출력을 제 2 입력으로 갖는다. 상기 인버터 (INV2)의 입력은 상기 낸드 게이트 (ND1)의 출력에 연결된다.
상기 NMOS 입력 트랜지스터 (MN1)의 드레인은 PMOS 로드 트랜지스터 (MP1)의 드레인과 PMOS 로드 트랜지스터 (MP2)의 게이트에 연결되며, 그것의 게이트는 인버터 (INV2)의 출력에 연결된다. 상기 NMOS 입력 트랜지스터 (MN2)의 드레인은 상기 PMOS 로드 트랜지스터 (MP2)의 드레인과 상기 PMOS 로드 트랜지스터 (MP1)의 게이트에 연결되며, 그것의 게이트는 상기 인버터 (INV2)의 입력에 연결된다. 상기 PMOS 로드 트랜지스터 (MP1) 및 (MP2)의 소오스들은 워드 라인 공급 전압 (VPP)에 함께 연결된다. 상기 NMOS 및 PMOS 트랜지스터들 (MN3, MP3)의 게이트는 상기 PMOS 로드 트랜지스터의 게이트 (MP1) 및 노드 (N3)에 공통으로 연결되며, 그것들의 드레인은 PRECHARGEB가 출력되는 출력 노드 (N4) 에 연결된다.
도 5는 도 3의 삼상 구동 회로의 상세 회로도이다.
삼상 구동 회로 (130)는 낸드 게이트 (ND2), 노어 게이트 (NR1), 인버터들 (INV3, INV4, INV5, INV6), 한쌍의 NMOS 입력 트랜지스터들 (MN4, MN5), 한쌍의 PMOS 로드 트랜지스터들 (MP4, MP5), 그리고 출력단 (output stage)(120)으로 구성된다. 상기 출력단(120)은 PMOS 풀-업 트랜지스터들 (MP6 MP7, MP10), NMOS 풀-다운 트랜지스터 (MN6) 그리고 한쌍의 벌크가 바이어스된 PMOS 트랜지스터들 (MP8, MP9)로 구성된다.
상기 인버터 (INV3)는 KICKB를 받아들이는 입력을 갖고, 상기 인버터 (INV4)는 ENVPP를 받아들이는 입력을 갖는다. 상기 낸드 게이트 (ND2)는 상기 인버터 (INV3) 및 (INV4)의 출력들을 제 1 및 제 2 입력으로 갖는다. 상기 노어 게이트 (NR1)는 KICKB를 입력으로 받아들이는 인버터 (INV5)의 출력에 연결되는 제 1 입력과 상기 ENVPP를 받아들이는 제 2 입력을 갖는다. 상기 NMOS 입력 트랜지스터 (MN4)의 드레인은 상기 PMOS 로드 트랜지스터의 드레인 (MP4) 및 상기 PMOS 로드 트랜지스터 (MP5)의 게이트에 연결되고 그것의 게이트는 상기 인버터 (INV6)의 출력에 연결된다. 그리고 상기 NMOS 입력 트랜지스터 (MN5)의 드레인은 상기 PMOS 로드 트랜지스터 (MP5)의 드레인 및 상기 PMOS 로드 트랜지스터 (MP4)의 게이트에 연결되고 그것의 게이트는 상기 인버터 (INV6)의 입력에 연결된다. 상기 PMOS 로드 트랜지스터 (MP3) 및 (MP4)의 소오스는 워드라인 공급 전압인 VPP에 연결된다.
상기 PMOS 풀-업 트랜지스터 (MP6)는 전원 전압 (VCC)에 함께 연결되는 소오스 및 벌크, 상기 낸드 게이트 (ND2)의 출력에 연결되는 게이트 그리고 상기 PMOS 풀-업 트랜지스터 (MP7)의 소오스에 연결되는 드레인을 갖는다. 상기 PMOS 풀-업 트랜지스터 (MP7)의 게이트는 상기 PMOS 로드 트랜지스터 (MP5)의 게이트 및 노드 (N5)에 연결되고, 드레인은 상기 NMOS 풀-다운 트랜지스터 (MN6)의 드레인에 연결되며, 벌크는 상기 PMOS 트랜지스터들 (MP6, MP7)의 드레인과 소오스가 연결되는 노드 (N7)에 연결된다. 상기 NMOS 풀-다운 트랜지스터 (MN6)는 상기 PMOS 로드 트랜지스터 (MP7)의 드레인에 연결되는 드레인을 가지며, 그것의 게이트는 상기 노어 게이트 (NR1)의 출력에 연결되고 그것의 소오스는 접지에 연결된다. 그리고 상기 NMOS 풀 다운 트랜지스터 (MN6)의 드레인은 VKICK를 발생하는 출력 노드 (N9)에 연결된다.
상기 PMOS 트랜지스터(MP8)는 게이트가 노드 (N5)에 연결되고 소오스와 벌크는 상기 PMOS 풀-업 트랜지스터 (MP7)의 벌크 및 PMOS 트랜지스터 (MP9)의 드레인에 연결되고, 드레인은 VCC에 연결된다. 상기 PMOS 트랜지스터 (MP9)의 게이트는 드레인은 소오스와 벌크는 워드라인 공급 전압 (VPP)에 함께 연결된다. 상기 PMOS 풀-업 트랜지스터 (MP10)의 게이트는 상기 PMOS 트랜지스터 (MP9)의 게이트 및 PMOS 트랜지스터의 게이트 및 노드 (N6)에 연결되고 소오스와 벌크는 워드라인 공급 전압 (VPP)에 함께 연결되고 드레인은 상기 VKICK를 발생하는 출력 노드 (N9)에 연결된다.
도 6은 프로그램 모드시 도 3의 회로에서 여러 포인트들의 전압을 보여주는 타이밍도이다.
먼저, 독출 모드시 도 2a를 참조하여 전압 부스터 회로를 설명한다. 먼저, 초기조건으로 활성화 신호 ENVPP가 로우레벨이고, 상기 KICKB는 하이레벨이 된다. 그에 따라 도 5에서 인버터 (INV5)는 로우레벨을 출력하고 노어 게이트 (NR1)는 하이레벨을 출력하여 NMOS 풀업 트랜지스터 (MN6)를 턴온시켜 로우레벨의 VKICK가 출력된다. 이와 동시에 프리챠지 로직 회로 (110)에 있어서, 낸드 게이트 (ND1)가 로우레벨을 출력하여 NMOS 입력 트랜지스터 (545)가 턴온되고, NMOS 구동 트랜지스터 (580)도 턴온되어 로우레벨의 PRECHARGEB가 출력된다. 상기 로우레벨의 PRECHARGEB로 인해 PMOS 풀-업 트랜지스터 (P11)가 턴온되어 워드라인 공급 전압 VPP는 VCC레벨로 상승하게 된다. 다음으로 t1에서 KICKB가 하이레벨로 천이함에 따라 풀업 PMOS 트랜지스터 (MP10)가 턴온되어 VKICK는 VCC 레벨로 풀업된다. t3에서 워드라인 공급 전압 VPP는 상기 VKICK에 의해 부스팅된다. 그리고 t4에서 PRECHARGEB는 부스팅 레벨로 풀업되어 상기 PMOS 풀업 트랜지스터 (P11)는 독출 모드 동안 턴오프된다. t5에서 KICK가 하이레벨로 천이되어 풀다운 NMOS 트랜지스터 (MN6)가 턴온된다. 그에 따라 VSS레벨의 VKICK가 출력되고 워드라인 공급 전압 (VPP)은 VCC, 그리고 PRECHARGEB는 VPP에서 VCC로 떨어지게 된다.
도 6을 참조하면, 프로그램 모드시 초기에 ENVPP가 로우레벨에서 하이레벨로 천이되면 PMOS 풀업 트랜지스터 (MP7)와 NMOS 풀 다운 트랜지스터 (MN6)가 턴오프된다. 이때, PMOS 풀업 트랜지스터 (MP10)는 턴온되어 VKICK는 워드라인 공급 전압 (VPP)과 동일한 레벨로 챠지업된다. 그리고 상기 고전압 발생 회로 (150)는 상기 ENVPP에 의해 활성화되어 워드라인 공급 전압 (VPP)을 챠지업시키고 그에 따라 VKICK도 상기 PMOS 트랜지스터 (MP10)에 의해 VPP레벨로 챠지업된다.
본 발명은 프로그램 모드시 부스터 커패시터 양단의 전압레벨을 동일하게 챠지업하므로써 커패시터가 연결되지 않는 효과를 얻을 수 있다. 그에 따라 종래 도 2b에서 워드라인 공급 전압이 프로그램레벨로 챠지업되기까지의 t2와 t3의 구간이 길었던 것에 비해 본 발명에서는 고전압 발생 회로가 부스터 커패시터의 영향을 받지 않고 보다 짧은 시간내 (t2와 t3 사이)에 프로그램 레벨로 워드라인 공급 전압을 챠지업시킬 수 있다. 그리고 프로그램 레벨로 챠지업된 워드라인 공급 전압은 디스챠지될 경우에도 종래와 비해 시간이 적게 걸린다. 이는 부스터 커패시터가 양단의 동일 전압 레벨로 인해 구동 회로에 연결되지 않는 것과 같은 효과를 얻어 고전압 발생 회로가 VPP를 챠지업 시키기 위한 펌핑 능력이 향상되었기 때문이다.
본 발명에 따르면, 반도체 메모리 장치의 프로그램 모드시 워드라인 공급 전압을 보다 빠른 시간내에 프로그램 레벨로 승압시킬 수 있다.

Claims (8)

  1. 독출 및 프로그램 동작 모드 동안 플래시 EEPROM 메모리 셀들의 어레이에서 로우 디코더를 통해 워드라인들을 구동하기 위해 전원 전압보다 높게 부스팅된 전압을 워드라인 공급 노드로 인가하는 전압 부스터 회로에 있어서:
    프리챠지 신호에 응답하여 상기 워드라인 공급 노드와 전원전압을 선택적으로 연결하기 위한 프리챠지 트랜지스터와;
    활성화 신호에 응답하여 프로그램 모드 동안 프로그램 레벨인 더 높은 워드 라인 공급 전압으로 상기 워드 라인 공급 노드를 펌핑 업하기 위한 고전압 발생 회로와;
    부스터 커패시터를 구동하기 위해 출력 노드로 삼상 출력 전압을 선택적으로 발생하는 구동 회로와;
    상기 부스터 커패시터는 상기 구동 회로의 출력 노드와 상기 워드 라인 공급 노드 사이에 연결되고;
    상기 구동 회로는 프리챠지 모드 동안 로우 상태, 독출 모드 동안 하이 상태 그리고 프로그램 모드 동안 상기 워드라인 공급 노드와 동일한 펌핑업된 삼상 출력 전압을 발생하고;
    상기 구동 회로는 상기 펌프 회로의 커패시터 로딩을 줄이기 위해 상기 삼상 출력 전압이 승압 레벨 (VPP) 일 때 상기 부스터 커패시터 양단의 전압을 동일하게 하고; 그리고
    상기 고전압 발생 회로는 상기 구동 회로의 출력 노드가 승압레벨로 챠지된 후 상기 워드라인 공급 노드를 프로그램 레벨로 상승시키는 전압 부스터 회로.
  2. 제 1 항에 있어서,
    상기 프리챠지 트랜지스터는, P 채널 풀업 트랜지스터를 포함하며, 상기 P 채널 풀업 트랜지스터는 상기 전원전압에 연결되는 소오스를 포함하며, 그것의 게이트는 상기 프리챠지 신호에 연결되고 그리고 그것의 드레인은 상기 워드라인 공급 노드에 연결되는 전압 부스터 회로.
  3. 제 2 항에 있어서,
    독출 모드로 진입하기에 앞서 상기 워드라인 공급 노드를 전원 전압 레벨로 프리챠지하기 위한 로우 상태의 프리챠지 신호를 발생하는 프리챠지 로직 회로를 부가적으로 포함하는 전압 부스터 회로.
  4. 제 1 항에 있어서,
    상기 고전압 발생 회로는, 고전압 챠지 펌프 회로를 포함하는 전압 부스터 회로.
  5. 제 1 항에 있어서,
    상기 구동 회로는 독출 모드 동안 하이레벨을 유지하는 전압 부스터 회로.
  6. 제 1 항에 있어서,
    상기 구동 회로는, 프로그램 모드 동안 상기 고전압 발생 회로를 통해 상기 워드라인 공급 노드에 인가되는 전압과 동일한 전압을 상기 부스터 커패시터에 공급하는 전압 부스터 회로.
  7. 제 1 항에 있어서,
    상기 구동 회로는, 전원 전압과 상기 출력 노드 사이에 직렬로 연결되는 제 1 P 채널 풀업 트랜지스터들과;
    상기 출력 노드와 접지사이에 연결되는 N 채널 풀 다운 트랜지스터와;
    VPP와 접지 사이에 연결되는 제 2 P 채널 풀 업 트랜지스터를 포함하는 전압 부스터 회로.
  8. 제 7 항에 있어서,
    상기 구동 회로는, 독출 및 프로그램 초기 동안 상기 N 채널 풀 다운 트랜지스터가 턴온되어 로우레벨을 유지하고;
    독출 모드 동안 상기 제 1 P 채널 풀업 트랜지스터들이 턴온되어 하이레벨을 유지하고; 그리고
    프로그램 모드 동안 상기 제 2 P 채널 풀업 트랜지스터가 턴온되어 승압레벨을 유지하는 전압 부스터 회로.
KR1019980036102A 1998-09-02 1998-09-02 고속 삼상 부스터 회로 KR100281693B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019980036102A KR100281693B1 (ko) 1998-09-02 1998-09-02 고속 삼상 부스터 회로
TW088108624A TW578155B (en) 1998-09-02 1999-05-26 A circuit of boosting a voltage for use in a flash memory device
JP24797499A JP3817396B2 (ja) 1998-09-02 1999-09-01 電圧ブースタ回路
US09/389,279 US6084800A (en) 1998-09-02 1999-09-02 Circuit of boosting a voltage for use in a flash memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980036102A KR100281693B1 (ko) 1998-09-02 1998-09-02 고속 삼상 부스터 회로

Publications (2)

Publication Number Publication Date
KR20000018498A KR20000018498A (ko) 2000-04-06
KR100281693B1 true KR100281693B1 (ko) 2001-02-15

Family

ID=19549344

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980036102A KR100281693B1 (ko) 1998-09-02 1998-09-02 고속 삼상 부스터 회로

Country Status (4)

Country Link
US (1) US6084800A (ko)
JP (1) JP3817396B2 (ko)
KR (1) KR100281693B1 (ko)
TW (1) TW578155B (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4557342B2 (ja) * 2000-01-13 2010-10-06 富士通セミコンダクター株式会社 半導体装置
US6430087B1 (en) * 2000-02-28 2002-08-06 Advanced Micro Devices, Inc. Trimming method and system for wordline booster to minimize process variation of boosted wordline voltage
KR100351054B1 (ko) * 2000-06-13 2002-09-05 삼성전자 주식회사 승압 전압 레벨 안정화 회로를 구비한 반도체 메모리장치
US6407600B1 (en) * 2000-06-27 2002-06-18 Intel Corporation Method and apparatus for providing a start-up control voltage
JP2002353312A (ja) 2001-05-24 2002-12-06 Hitachi Ltd 半導体集積回路装置
KR100542709B1 (ko) * 2003-05-29 2006-01-11 주식회사 하이닉스반도체 반도체 메모리 소자의 부스팅 회로
KR100576924B1 (ko) * 2004-04-20 2006-05-03 주식회사 하이닉스반도체 고전압 발생 회로
KR100645049B1 (ko) * 2004-10-21 2006-11-10 삼성전자주식회사 프로그램 특성을 향상시킬 수 있는 불 휘발성 메모리 장치및 그것의 프로그램 방법
US7139205B1 (en) * 2004-12-30 2006-11-21 Intel Corporation Apparatuses and methods for pre-charging intermediate nodes for high-speed wordline
US7528648B2 (en) * 2006-02-23 2009-05-05 Cypress Semiconductor Corporation Replica biased system
KR100675014B1 (ko) * 2006-02-24 2007-01-29 삼성전자주식회사 온도센서를 위한 전력공급장치
US7619945B2 (en) * 2006-08-18 2009-11-17 Unity Semiconductor Corporation Memory power management
KR100845774B1 (ko) * 2006-10-13 2008-07-14 주식회사 하이닉스반도체 반도체 메모리 장치 및 이를 이용한 전압 제어 방법
US7760558B2 (en) * 2008-01-15 2010-07-20 Spansion Llc Voltage booster by isolation and delayed sequential discharge
US20100052772A1 (en) * 2008-08-29 2010-03-04 Caleb Yu-Sheng Cho Charge-Recycle Scheme for Charge Pumps
US8164964B2 (en) * 2009-09-16 2012-04-24 Arm Limited Boosting voltage levels applied to an access control line when accessing storage cells in a memory
JP2011222081A (ja) * 2010-04-09 2011-11-04 Toshiba Corp 半導体記憶装置
JP5808937B2 (ja) * 2011-04-20 2015-11-10 ラピスセミコンダクタ株式会社 半導体メモリの内部電源電圧生成回路及び内部電源電圧生成方法
KR20130037065A (ko) * 2011-10-05 2013-04-15 에스케이하이닉스 주식회사 반도체 장치
TWI643455B (zh) * 2015-06-22 2018-12-01 西凱渥資訊處理科技公司 用於控制射頻開關之設備與方法
US9691451B1 (en) * 2016-11-21 2017-06-27 Nxp Usa, Inc. Write assist circuit and method therefor
CN110277128B (zh) * 2019-06-03 2023-02-03 上海华力集成电路制造有限公司 应用于低压闪存存储器的升压电路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930008886B1 (ko) * 1991-08-19 1993-09-16 삼성전자 주식회사 전기적으로 프로그램 할 수 있는 내부전원 발생회로
KR19990050472A (ko) * 1997-12-17 1999-07-05 구본준 승압전압 발생회로
US5940333A (en) * 1998-07-08 1999-08-17 Advanced Micro Devices, Inc. Recursive voltage boosting technique

Also Published As

Publication number Publication date
JP2000076879A (ja) 2000-03-14
US6084800A (en) 2000-07-04
KR20000018498A (ko) 2000-04-06
JP3817396B2 (ja) 2006-09-06
TW578155B (en) 2004-03-01

Similar Documents

Publication Publication Date Title
KR100281693B1 (ko) 고속 삼상 부스터 회로
KR960011206B1 (ko) 반도체메모리장치의 워드라인구동회로
EP0861517B1 (en) A fast 3-state booster circuit
US5550504A (en) Dram using word line potential control circuit
KR0159448B1 (ko) 반도체 기억장치
KR0158485B1 (ko) 본딩옵션용 워드라인전압 승압회로
JPS6137704B2 (ko)
US6225854B1 (en) Voltage boosting circuit having cross-coupled precharge circuits
EP0740308B1 (en) Dynamic semiconductor memory device
US5952851A (en) Boosted voltage driver
KR19990050472A (ko) 승압전압 발생회로
US6532177B1 (en) Low voltage charge pump apparatus and method
KR0164808B1 (ko) 반도체 메모리 장치의 센스앰프 회로
JP3272982B2 (ja) 半導体装置
US5577000A (en) Sense amplifier circuit
KR0154755B1 (ko) 가변플레이트전압 발생회로를 구비하는 반도체 메모리장치
JP2007164973A (ja) 半導体メモリ装置の昇圧電圧発生回路及び昇圧電圧の発生方法
KR100296322B1 (ko) 워드라인 부트스트랩 회로
KR960000836B1 (ko) 반도체 메모리 장치의 워드라인 구동회로
KR100765439B1 (ko) 이중 승압 셀 바이어스 기법을 이용한 스태틱 램
KR100247648B1 (ko) 로오 디코더 회로
KR940008719B1 (ko) 전압승압회로
KR950009235B1 (ko) 반도체 메모리 장치의 워드라인 구동회로
KR100524908B1 (ko) 반도체 메모리장치의 초기화 회로
JP3255847B2 (ja) 低電力形の駆動回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081103

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee