KR100278104B1 - 프로브 카드 - Google Patents

프로브 카드 Download PDF

Info

Publication number
KR100278104B1
KR100278104B1 KR1019990051626A KR19990051626A KR100278104B1 KR 100278104 B1 KR100278104 B1 KR 100278104B1 KR 1019990051626 A KR1019990051626 A KR 1019990051626A KR 19990051626 A KR19990051626 A KR 19990051626A KR 100278104 B1 KR100278104 B1 KR 100278104B1
Authority
KR
South Korea
Prior art keywords
circuit board
probe
probes
main circuit
probe card
Prior art date
Application number
KR1019990051626A
Other languages
English (en)
Other versions
KR20000017761A (ko
Inventor
김수학
Original Assignee
김수학
호산전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김수학, 호산전자주식회사 filed Critical 김수학
Priority to KR1019990051626A priority Critical patent/KR100278104B1/ko
Priority to PCT/KR2000/000086 priority patent/WO2001036986A1/en
Priority to AU24644/00A priority patent/AU2464400A/en
Publication of KR20000017761A publication Critical patent/KR20000017761A/ko
Application granted granted Critical
Publication of KR100278104B1 publication Critical patent/KR100278104B1/ko

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07342Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips

Abstract

본 발명은 반도체 에칭공정을 통해 형성된 미세 탐침을 갖는 실리콘 유리 재질의 절연기판을 회로기판에 부착한 뒤 각 미세 탐침과 회로기판을 와이어로 본딩하여 이들이 회로적으로 연결되도록 하고 미세하게 심어진 금속선을 갖는 패드를 이용하여 회로기판과 주회로기판이 회로적으로 연결되어 프로브 카드가 완성되도록 함으로써, 미세 탐침을 갖는 프로브 카드의 생산성이 향상되도록한 프로브 카드에 관한 것으로서, 특히 측정대상 소자의 접점과 접촉되는 탐침이 에칭공정을 통하여 무수히 많이 형성된 절연기판, 상기 절연기판이 부착되고 상기 각 탐침과 일대일 대응되는 단자 들이 상기 해당 탐침과 와이어로 연결된 회로기판, 상기 측정대상 소자로 측정신호를 보내는 탐침장비와 연결된 주회로기판, 그리고 상기 회로기판과 주회로기판의 사이에 놓이는 패드는 절연재로 구성되며 상기 회로기판의 저면과 상기 주회로기판의 상면으로 돌출되어 상기 회로기판들을 회로적으로 연결하는 금속선이 무수히 많이 심어지도록 구성되어 있다.

Description

프로브 카드 {Probe card}
본 발명은 반도체 웨이퍼(semiconductor wafer)와 같은 소형 전자소자의 전기적인 특성을 검사하는 프로브 카드(Probe card)에 관한 것으로서, 더욱 상세하게는 반도체를 에칭하여 전기소자의 접점과 접촉되는 탐침을 미세하고 견고하게 제작할수 있도록 하고 또한 이들 미세 탐침이 탑재된 회로기판과 주회로기판의 회로적인 연결이 편리하도록하여 프로브 카드의 조립성이 향상되도록한 프로브 카드에 관한 것이다.
일반적으로 반도체 직접회로 소자(semiconductor integrated circuit device) 등의 전기 회로 소자(electrical circuit divice)를 제작할 때에는 소자의 제작 공정중, 제작후, 그리고 리드프레임(lead frame)을 붙이기 전에 그 전체적 또는 부분적인 전기적 특성이 설계와 일치하도록 제조되었는지를 시험하게 된다. 이러한 시험에 사용되는 장비가 탐침장비(probe station)이며 이 장비에 프로브 카드가 장착된다. 프로브 카드는 탐침장치내의 각종 전기적 신호를 발생시키는 부분과 반도체 웨이퍼(wafer)상에 형성된 단일 또는 복수의 소자상의 전기 접점(pad) 사이를 연결시켜 주는 역할을 한다.
도 1은 종래 프로브 카드의 평면도 이고, 도 2는 종래 프로브 카드의 단면도 로서, 프로브 카드는 두 부분으로 구성되어 있다. 그 하나는 탐침을 구조적으로 지지하며 탐침장비와 탐침을 연결하는 회로가 형성되어 있는 회로기판(1)이며, 다른 하나는 기판에 장착되는 탐침(2)으로 이 탐침이 도 3에 보인 바와 같이 측정대상 소자(3)에 직접 접촉한다.
프로브 카드는 탐침장비 외각의 머리판(5)에 의해 지지되는 삽입링의 아래면에 부착된다. 프로브 카드 아래에는 작업선반(7)이 위치하며, 작업선반은 수평방향(X, Y축 방향)과 수직방향(Z축 방향)의 3차원으로 움직일 수 있도록 제작되어 있다. 이 작업선반 위에 측정대상 소자(3)가 놓인다.
측정은 우선 측정 대상 소자를 작업선반에 고정시키는 것으로 시작된다. 그 후 작업선반이 X와 Y축 방향으로 이동하여 프로브 카드의 탐침을 측정대상 소자의 접점(4)위에 위치시킨다. 그 후 Z축 방향을 따라 탐침(2)이 아래쪽으로 이동하거나 작업선반(7)이 위쪽으로 이동하여 탐침과 측정대상 소자의 접점(4)과의 접촉이 일어나도록 한다. 그 후 탐침장비는 소자의 전기적 특성을 측정하기 위한 전기적 신호를 발생시키는데, 이 전기적 신호는 일명 포고핀(pogo pin ; 6)을 통하여 프로브 카드의 회로기판(1)으로 전달된다.
이 신호는 회로기판에서 탐침(2)의 첨단까지 연결된 전기배선을 통해 회로기판에서 탐침으로, 그리고 탐침에서 측정대상 소자로 이동한다. 그 후 소자에서 나오는 전기적 응답신호는 위의 역순으로 이동하여 탐침장비로 전달된다.
도 3에 제시된 기존 방식은 수평방식(horizontal type) 또는 텅스텐 바늘(tungsten needle) 방식이라 지칭된다. 이 방식은 끝을 뾰족하게 가공한 텅스텐 바늘로 구성된 탐침(2)을 틀에 고정시키고 그 첨단을 측정대상 소자의 접점(4)과 접촉하게 하여 측정을 시행하는 방식이다. 하지만 최근의 반도체 소자의 전기 접점은 매우 작아져서, 수십 마이크로 미터 이하의 크기를 가진 접점이 수십 마이크로 미터의 간격으로 소자당 수십 개씩 배열되어 있는 경우도 있다.
기존 방식의 경우 탐침으로 사용되는 텅스텐 바늘의 두께는 수백 마이크로미터 범위이므로 종래의 탐침에 의하여서는 인접하여 있는 접점에 대하여 측정을 수행하거나 원하는 회로패턴을 모두 측정하기는 불가능하다. 또한 접점의 사이즈가 작으므로 탐침을 미세한 접점의 특정위치에 정확히 접촉하도록 설치하는 것도 어렵다.
이러한 점들을 개선하고자 개발된 것이 수직방식이다. 수직방식은 미세한 탐침을 기판에 배열하는 형태로 되어 있으므로 많은 수의 탐침을 좁은 간격으로 배치할수 있고, 탐침의 길이도 짧으므로 제작된 프로브 카드의 전기적 특성이 우수하다. 수직탐침의 제작시 중요한 점은 설치된 탐침이 모두 측정대상 소자의 전기접점(Pad)과 접촉을 하도록 해야한다는 것이다.
이를 위하여는 접점과의 접촉을 보장할수 있도록 각각의 탐침이 특정한 값 이상의 압력으로 접점을 누르며 접촉하여야 하고, 제작된 탐침의 첨단이 매우 균일하게 배열되어 있어서 그 편평도가 우수하고 각각의 탐침이 일정 정도 이상의 탄성을 지니고 있어야 한다.
이 탐침이 탄성을 가져 탄성변형을 일으킬수 있으면, 탐침 첨단의 편평도에 미세한 오차가 있거나 혹은 측정대상 소자의 접점의 위치에 오차가 있는 경우, 예를 들어 소자가 형성된 반도체 웨이퍼가 완전히 평탄하지 않고 약간의 뒤틀림이 있는 경우에도 프로브 카드를 사용하여 필요한 전기적 측정을 시행할수 있다. 이러한 방식의 탐침의 제작기술로 공개된 것은 미국 특허 번호 4,961,052나 미국 특허 번호 5,172,050, 그리고 미국 특허 번호 5,723,347 등이 있다.
본 발명자는 요구되는 기계적 특성, 예를 들면 적절한 탄성 변형과 기계적 강도를 가진 수직형 탐침을 제작하고, 이 탐침을 절연기판상에 적절한 위치에 고밀도로 부착한 프로브 카드를 국내 특허 출원 제 98-41311호로 선출원 중에 있다. 프로브 카드에 부착된 탐침은 측정대상 소자의 전기 접점과 접촉하여 측정 대상 소자의 전기적 특성을 측정할수 있어야 하며 탐침과 탐침 사이에는 누설 전류가 없어야 한다. 그리고 탐침은 측정후 원형태로 복원되어야 하며, 그 카드의 정해진 수명(예 : 30만회의 접촉) 동안 변형이 없어야 한다.
본 발명자에 의해 선출원된 프로브 카드는 위의 조건을 만족하는 것으로서, 본 발명은 선출원된 프로브 카드를 구체화한 것이다. 본 발명의 목적은 반도체 에칭 공정을 통하여 형성된 미세 탐침을 갖는 절연기판을 회로기판에 부착한 뒤 각 미세 탐침과 회로기판을 와이어로 본딩하여 이들이 회로적으로 연결되도록 하고 미세하게 심어진 금속선을 갖는 패드를 이용하여 회로기판과 주회로기판이 회로적으로 연결되어 프로브 카드가 완성되도록 함으로써, 미세 탐침을 갖는 프로브 카드의 생산성이 향상되도록한 프로브 카드를 제공함에 있다.
도 1은 종래 프로브 카드의 평면도
도 2는 종래 프로브 카드의 단면도
도 3은 종래 프로브 카드의 탐침과정을 나타낸 개략도
도 4는 본 발명 프로브 카드의 분리 사시도
도 5는 본 발명 프로브 카드의 평면도
도 6a,b는 본 발명 프로브 카드의 조립상태를 나타낸 단면도
도 7은 본 발명 프로브 카드의 회로기판을 나타낸 평면도
도 8은 본 발명 프로브 카드의 회로기판의 발췌한 사시도
도 9a는 본 발명 프로브 카드의 회로기판을 발췌한 단면도
도 9b는 본 발명의 패드를 확대한 평면도
도 10a,b는 본 발명 프로브 카드의 탐침의 작동상태를
나타낸 단면도
<도면의 주요부분에 대한 부호설명>
10 : 탐침
11 : 첨단부
12 : 도금층
13 : 와이어
20 : 절연기판
21 : 통로
30 : 회로기판
31 : 단자
32 : 연결단자
33 : 회로선
40 : 주회로기판
41 : 단자
42 : 회로선
50 : 패드
51 : 금속선
60 : 틀체
61 : 통로
62 : 받침턱
63 : 나사못
64 : 볼트
65 : 너트
66 : 수평조절볼트
67 : 고정너트
68 : 조절너트
69 : 절연지
70 : 측정대상 소자
71 : 접점
상기 목적을 달성하기 위하여 본 발명은 측정대상 소자의 접점과 접촉되는 탐침이 에칭공정을 통하여 무수히 많이 형성된 절연기판, 상기 절연기판이 부착되고 상기 각 탐침과 일대일 대응되는 단자 들이 상기 해당 탐침과 와이어로 연결된 회로기판, 상기 측정대상 소자로 측정신호를 보내는 탐침장비와 연결된 주회로기판, 그리고 상기 회로기판과 주회로기판의 사이에 놓이는 패드는 절연재로 구성되며 상기 회로기판의 저면과 상기 주회로기판의 상면으로 돌출되어 상기 회로기판들을 회로적으로 연결하는 금속선이 무수히 많이 심어지도록 구성되어 있다.
이하 본 발명의 바람직한 실시예를 첨부 도면에 따라 상세히 설명하면 다음과 같다.
도 4는 본 발명 프로브 카드의 분리 사시도 이고, 도 5는 본 발명 프로브 카드의 평면도 이다. 본 발명은 반도체 웨이퍼 상의 전기 접점과 접촉되는 탐침(10)을 갖는 절연기판(20), 절연기판(20)이 부착되고 탐침(10)과 회로적으로 연결되는 회로기판(30), 탐침장비와 연결되는 주회로기판(40), 그리고 회로기판(30)과 주회로기판(40)을 결합시키는 틀체(60)로 구성된다.
절연기판(20)에 형성된 탐침(10)은 반도체를 에칭하는 공정을 통하여 제작되는 것으로 이의 제작방법은 다음과 같다.
양면을 연마가공(polishing)한 <110>의 결정방향을 가진 실리콘 웨이퍼에 산화실리콘 박막이나 질화실리콘 박막을 열분해 화학증착법(thermal CVD), 물리증착법(PVD), 플라즈마 도움 화학증착법(Plasma Enhanced CVD)등의 방법을 사용하여 증착하고, 광학 석판술(photolithography)을 사용하여 탐침 형성영역의 패턴을 정의하고 식각하여, 실리콘 식각용 마스크(mask)로 사용한다. KOH 용액을 이용한 비등방성 습식 식각(anisotropic wet etching)법을 사용하여 5에서 500 마이크로 미터 사이의 깊이로 실리콘 층을 수직으로 식각한다.
이때 식각 깊이는 후술되는 탐침 첨단부의 높이보다 클수도 작을 수도 있으나 탐침의 첨단을 제외한 다른 부분이 측정대상 소자에 닿을 가능성을 없애기 위해서는 탐침의 높이보다 작은 것이 유리하다. 그후 실리콘의 식각된 면을 유리재질로 된 절연기판(glass substrate ; 20) 위에 접촉시킨후 1에서 5기압 사이의 압력을 가하며 온도를 섭씨 300도에서 600도 사이로 올려 실리콘과 절연기판(20)을 융해접합(fusion bond)시킨다. 또는 온도를 섭씨 200도에서 500도 사이로 올린 후에 100V에서 2000V사이의 전압을 인가하고 1mA에서 100mA사이의 전류가 흐르도록 하여 실리콘과 절연기판을 전기접합(anodic bond)시킬수도 있다.
절연기판(20)에 부착된 실리콘의 상부면에 산화실리콘박막이나 질화실리콘박막을 열분해 화학증착법, 물리증착법, 플라즈마 도움 화학증착법 등의 방법을 사용하여 증착하고, 광학석판술의 방법으로 탐침(10)의 첨단부(11) 형성영역의 패턴을 정의하고 식각한다. 식각된 산화실리콘박막이나 질화실리콘박막을 실리콘 식각용 마스크(mask)로 사용하고, KOH 용액을 이용한 비등방성 습식 식각법을 사용하여 5에서 500 마이크로 미터 사이의 깊이로 실리콘층을 수직으로 제거함으로써 탐침의 첨단부(11)를 제작한다. 그 후 산화실리콘박막이나 질화실리콘박막을 열분해 화학증착법, 물리증착법, 플라즈마 도움 화학증착법 등의 방법을 사용하여 전체적으로 증착하고, 광학 석판술을 사용하여 탐침 형성영역의 패턴을 정의하고 식각하여 탐침을 제작한다. 이상과 같은 공정을 거쳐 탐침의 기본적인 형태가 제작된다. 탐침(10)의 전기 전도도를 높이기 위해 붕소(boron), 인(phosphorus)을 이온주입(ion implantation) 방법이나 열처리법으로 실리콘 탐침에 첨가시키는 공정을 진행시킬 수 도 있다.
절연기판(20)은 직사각형의 유리재질로 구성되어 있으며 상,하측을 관통하는 통로(21)가 길이방향에 수직한 방향으로 다수개 구비된다. 탐침(10)은 절연기판(20) 상면의 전,후방측에 서로 대칭되도록 구비되고, 또한 각 통로(21) 사이의 절연기판(20) 상면에 각각 구비된다. 통로(21) 사이에 구비된 탐침(10)은 한쪽방향으로 정열되어 있으며 절연기판(20)과 회로기판(30)은 접착재에 의해 서로 부착된다.
회로기판(30)은 틀체(60)를 통하여 주회로기판(40)에 체결된다. 틀체(60)는 디바이스(device)의 형태에 따라 변경될수 있으나 본 발명은 정사각형으로 구성되며 틀체(60)의 내부에는 회로기판(30)이 끼워져 놓이는 받침턱(62)이 구비된다. 그리고 받침턱(62)의 내주연에는 회로기판(30)의 저면이 주회로기판(40) 쪽으로 노출되도록 상,하측을 관통하는 통로(61)가 구비된다. 회로기판(30)은 틀체(60)의 받침턱(62)에 나사못(63)으로 체결되며 틀체(60)와 주회로기판(40)은 볼트(64)와 너트(65)를 통하여 서로 체결된다.
도 6a,b는 본 발명 프로브 카드의 조립상태를 나타낸 단면도 이고, 도 7은 본 발명 프로브 카드의 회로기판을 나타낸 평면도이다. 회로기판(30)과 주회로기판(40)은 패드(50)를 통하여 서로 연결된다. 패드(50)는 실리콘고무 재질로 구성되어 이들 회로기판(30)(40)을 회로적으로 절연시킨다. 그리고 패드(50)에는 미세한 금속선이 수십마이크로 미터의 간격을 유지하며 무수히 많이 심어져 있으며 이들 금속선에 의해 회로기판(30)의 단자와 주회로기판(40)의 단자들이 서로 연결된다.
회로기판(30)과 주회로기판(40)의 조립된 평탄도를 조절하는 수평조절볼트(66)가 주회로기판(40)의 하부에 구비된다. 수평조절볼트(66)는 주회로기판(40)에 형성된 다수개의 고정너트(67)에 체결되어 있으며 수평조절볼트(66)의 선단이 틀체(60)의 저면과 접촉된다. 수평조절볼트(66)는 삼방향으로 구비되며 볼트(64)와 너트(65)를 통하여 틀체(60)와 주회로기판(40)이 체결된 상태에서 수평조절볼트(66)가 사용된다. 각 수평조절볼트(66)는 풀고 조이는 과정을 반복하면서 이들 수평조절볼트(66)의 선단이 틀체(60)의 저면을 가압한다. 이때 틀체(60)와 주회로기판(40) 사이의 평탄도가 조절되며 평탄도가 조절된다.
도 8은 본 발명 프로브 카드의 회로기판의 발췌한 사시도 이다. 절연기판(20)에 부착된 탐침(10)은 그 선단에 첨단부(11)가 구비되며 탐침(10)과 첨단부(11)의 표면에는 텅스텐 등이 도금된 도금층이 형성되어 전기신호의 전달이 원활하도록 하였다. 회로기판(30)과 탐침(10)은 와이어(13)로 본딩되어 탐침(10)의 도금층과 회로기판(30)의 단자(31)가 회로적으로 연결된다. 그리고 회로기판(30)에 형성된 단자(31)와 회로기판을 관통하여 형성된 연결단자(32)가 회로선(33)을 통하여 서로 연결되어 있으며, 회로기판(30)의 연결단자(32)와 주회로기판(40)의 단자(41)가 패드(50)를 통하여 서로 연결된다.
도 9a,b는 본 발명 패드의 단면도 로서, 실리콘 재질로 구성된 패드(50)의 내부에 상,하측면을 관통하는 금속선(51)이 무수히 많이 심어져 있다. 금속선(51)은 그 선경이 35마이크로 미터 내외이며 이들 금속선(51) 사이의 종방향 간격(D1)은 0.07 ∼ 0.15mm 정도이고 횡방향 간격(D2)은 0.4mm 정도이며, 패드의 두께는 0.5 ∼ 4.0mm 정도이다. 횡방향으로 배열된 금속선(51)들은 지그재그의 형태로 배열되어 서로 중첩되지 않도록 구성된다.
이러한 패드(50)는 회로기판(30)과 주회로기판(40)의 사이에 놓이며 회로기판(30)과 주회로기판(40)이 볼트(64)와 너트(65)를 통하여 서로 체결되면 그 체결력에 의해 이들 기판(30)(40)의 사이에 눌린 상태로 구비된다.
패드(50)에 형성된 각 금속선(51) 들은 회로기판의 연결단자(32)와 주회로기판(40)에 형성된 단자(41)를 연결시켜 준다. 연결단자(32)와 연결단자(32) 및 단자(41)와 단자(41) 사이의 떨어진 간격 보다 이들 금속선(51) 사이의 떨어진 간격이 더 조밀하기 때문에 연결단자(32)와 단자(41)들이 일대일 대응된 상태에서 다수개의 금속선(51)이 다발(묶음)의 형태로 이들을 연결시켜준다. 한 개의 연결단자(32)와 단자(41)는 다수개의 금속선(51)에 의해 연결되어 연결단자(32)의 전기적 신호가 단자(41) 쪽으로 전달된다. 그리고 연결단자(32)와 연결단자(32) 및 단자(41)와 단자(41)의 사이에는 어느 쪽으로도 연결되지 않은 금속선(51)이 있으며 이들 연결되지 않은 금속선(51)은 전기적인 신호를 전달하지 않는다. 미설명부호 69는 틀체(60)와 주회로기판(40) 사이를 절연시키는 절연지를 나타낸다.
이처럼 구성된 본 발명은 실리콘 유리재질로 구성된 절연기판(20)의 상부에 실리콘 재질로 구성된 미세 탐침(10)이 무수히 많이 형성된다. 이들 미세 탐침(10)은 반도체 에칭 공정을 통하여 형성되며 절연기판(20)과 회로기판(30)은 접착재를 통하여 서로 접착된다. 절연기판(20)에는 상,하측면을 관통하는 다수개의 통로(21)가 형성되어 있고 절연기판(20)의 전,후방측 상면에 서로 대응되도록 미세 탐침(10)이 배열되어 있다. 그리고 각 통로(21)의 일측변 마다 미세 탐침(10)이 배열되어 있음으로 미세 탐침 들을 무수힌 많이 형성시킬수 있다.
절연기판(20)의 상부에 형성된 미세 탐침(10) 들은 도 10에 도시된 바와 같이 그 표면에 텅스텐 등의 도금층(12)이 형성되어 있으며 이 도금층(12)은 첨단부(11) 까지 형성된다. 그리고 도금층(12)과 회로기판(30)의 단자(31)가 와이어(13)를 통하여 본딩되어 이들이 회로적으로 연결된다. 각 탐침(10)은 휨 변형이 가능하도록 자유단으로 형성되며 첨단부(11)가 반도체 웨이퍼로 구성된 측정 소자(70)의 접점(71)과 접촉되면 그 접촉압력에 의해 탐침(10)이 휨변형된다. 그리고 휨변형된 탐침(10)의 하단이 절연기판(20)의 표면에 닿아 그 휨변형이 저지되어 탐침의 파손이 방지된다.
도 8에 도시된 바와 같이 탐침(10)과 회로기판(30)이 와이어(13)를 통하여 회로적으로 연결되며 회로기판(30)의 단자(31)와 연결단자(32)가 회로선(33)으로 연결된다. 또한 회로기판(30)과 주회로기판(40)은 패드(50)를 통하여 서로 연결된다. 패드(50)는 실리콘 고무 재질로 구성된 절연체 로서, 패드(50)에는 상,하측을 관통하는 금속선(51)이 무수히 많이 형성된다. 이 금속선(51) 들에 의해 회로기판의 각 연결단자(32)와 주회로기판의 각 단자(41)가 서로 일대일 연결된다. 그리고 주회로기판의 단자(41)는 회로선(42)을 통하여 탐침장비와 연결된다.
절연기판(20)이 부착된 회로기판(30)은 틀체(60)의 내부에 끼워진 상태에서 나사못(63)에 의해 틀체의 받침턱(62)에 체결 고정된다. 그리고 틀체(60)는 볼트(64)와 너트(65)를 통하여 주회로기판(40)의 상부에 체결 고정되며 이들 틀체(60)와 주회로기판(40)은 수평조절볼트(66)에 의해 조절되어 이들의 평탄도가 조절된 상태로 프로브 카드가 완성된다.
완성된 프로브 카드는 탐침장비에 장착되어 포그 핀과 연결되며 측정대상 소자(70)는 작업 선반에 놓여진다. 반도체 웨이퍼인 측정대상 소자와 프로브 카드가 상,하측과 좌,우측 방향으로 각각 조절되어 해당 탐침(10)의 첨단부(11)가 소자(70)의 접점(71)과 탄성적으로 접촉된다. 이후 탐침장비의 각종 전기적인 신호가 반도체 웨이퍼로 전달되어 웨이퍼의 특성을 검사하게된다.
이상에서와 같이 본 발명에 따르면 높이가 매우 균일하고 정밀하게 배치된 미세 탐침을 편평한 절연기판 위에 설치할 수 있음으로 다수의 반도체 소자의 전기적 특성을 동시에 정확하게 측정할수 있다. 또한 각 탐침의 길이가 짧고 각각의 탐침의 크기가 일정하기 때문에 우수한 전기적 특성을 가진 프로브 카드를 제작할수 있으며, 단결정 실리콘으로 제작되어 탄성 특성 및 복원력이 우수하고 소성변형이 거의 발생되지 않는다.
또한 미세하게 배열된 탐침이 회로기판과 와이어로 본딩된 뒤 이 회로기판과 주회로기판이 미세한 금속선이 무수히 많이 심어진 패드에 의해 회로적으로 연결된다. 패드는 회로기판의 단자 들과 주회로기판의 단자들 사이에 위치되며 그 놓이는 위치를 정확하게 조정하지 않더라도 이들 회로기판과 주회로기판의 단자들이 각각 회로적으로 연결됨으로 프로브 카드의 생산성이 향상되는 등의 효과가 있다.

Claims (5)

  1. 측정대상 소자(70)의 접점(71)과 접촉되는 탐침(10)이 에칭공정을 통하여 무수히 많이 형성된 절연기판(20),
    상기 절연기판(20)이 부착되고 상기 각 탐침(10)과 일대일 대응되는 단자(31) 들이 상기 해당 탐침(10)과 와이어(13)로 연결된 회로기판(30),
    상기 측정대상 소자(70)로 측정신호를 보내는 탐침장비와 연결된 주회로기판(40), 그리고
    상기 회로기판(30)과 주회로기판(40)의 사이에 놓이는 패드(50)는
    절연재로 구성되며 상기 회로기판(30)의 저면과 상기 주회로기판(40)의 상면으로 돌출되어 상기 회로기판(30)(40)을 회로적으로 연결하는 금속선(51)이 무수히 많이 심어진 것을 특징으로하는 프로브 카드.
  2. 제 1 항에 있어서, 상기 절연기판(20)은 상면과 저면을 관통하는 통로(21)가 다수개 구비되고,
    상기 절연기판(20)의 전,후방쪽으로 상기 각 탐침(10)이 대응되도록 정렬되며 상기 정렬된 각 탐침(10)과 연결된 와이어(13)가 상기 회로기판(30)의 단자(31)들과 일대일로 연결되고,
    상기 각 통로(21)의 일측변 마다 상기 나머지 탐침(10)들이 한방향으로 정렬되며 상기 통로(21) 쪽으로 정렬된 각 탐침(10)들과 연결된 와이어(13)는 통로(21)를 통하여 상기 회로기판의 단자(31)와 일대일로 연결된 것을 특징으로하는 프로브 카드.
  3. 제 1 항에 있어서, 상기 주회로기판(40)의 상부에 체결되는 틀체(60)가 구비되고,
    상기 틀체(60)의 중앙에는 상기 주회로기판(40)의 상면이 노출되도록 통로(61)가 형성되며,
    상기 통로(61)의 상단 내주연에 상기 회로기판(30)이 놓이도록 상기 틀체(60)의 상부에 받침턱(62)이 형성되어 상기 회로기판(30)이 나사못(63)으로 체결 고정되고,
    상기 패드(50)가 상기 주회로기판(40)과 회로기판(30) 사이의 상기 통로(61)에 끼워지도록 구성된 것을 특징으로하는 프로브 카드.
  4. 제 1 항에 있어서, 상기 회로기판(30)의 각 단자(31)들이 상기 각 탐침(10)과 와이어(13)를 통하여 일대일로 연결되고 상기 회로기판(30)의 상,하단을 관통하는 다수개의 연결단자(32) 들이 상기 각 단자(31)와 회로선(33)을 통하여 일대일로 연결되며,
    상기 주회로기판(40)의 상면에 형성된 다수개의 단자(41) 들이 상기 패드(50)의 금속선(51) 들을 통하여 상기 회로기판(30)의 각 연결단자(32)들과 회로적으로 연결되고 상기 주회로기판(40)의 단자(41) 들은 회로선(42)을 통하여 탐침장비와 연결되도록 구성된 것을 특징으로하는 프로브 카드.
  5. 제 4 항에 있어서, 상기 패드(50)는 실리콘 고무 재질로 구성되며 상기 각 금속선(51)은 직경이 35마이크로 미터 이내 이며 이들 금속선(51) 사이의 종방향 간격이 0.07 ∼ 0.15mm 정도 이고, 횡방향 간격이 0.4mm 정도로 구성되어 상기 회로기판(30)의 해당 연결단자(32)들과 주회로기판(40)의 단자(41)들을 금속선 다발의 형태로 연결하도록 구성된 것을 특징으로하는 프로브 카드.
KR1019990051626A 1999-11-19 1999-11-19 프로브 카드 KR100278104B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019990051626A KR100278104B1 (ko) 1999-11-19 1999-11-19 프로브 카드
PCT/KR2000/000086 WO2001036986A1 (en) 1999-11-19 2000-02-03 Probe card
AU24644/00A AU2464400A (en) 1999-11-19 2000-02-03 Probe card

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990051626A KR100278104B1 (ko) 1999-11-19 1999-11-19 프로브 카드

Publications (2)

Publication Number Publication Date
KR20000017761A KR20000017761A (ko) 2000-04-06
KR100278104B1 true KR100278104B1 (ko) 2001-01-15

Family

ID=19620930

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990051626A KR100278104B1 (ko) 1999-11-19 1999-11-19 프로브 카드

Country Status (3)

Country Link
KR (1) KR100278104B1 (ko)
AU (1) AU2464400A (ko)
WO (1) WO2001036986A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2001277799A1 (en) * 2000-08-16 2002-02-25 Apex International Inc Probe, probe card and probe manufacturing method
KR20000064001A (ko) * 2000-08-16 2000-11-06 홍영희 프로브 및 프로브 카드
KR100805217B1 (ko) * 2007-08-02 2008-02-21 주식회사 에이엠에스티 프로브 카드
KR101122479B1 (ko) * 2010-01-08 2012-02-29 삼성전기주식회사 프로브 카드
KR101227547B1 (ko) * 2011-07-15 2013-01-31 주식회사 세디콘 프로브 카드

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3116326B2 (ja) * 1992-12-01 2000-12-11 日本電信電話株式会社 プロ―ブカ―ド
US5559446A (en) * 1993-07-19 1996-09-24 Tokyo Electron Kabushiki Kaisha Probing method and device
KR0117115Y1 (ko) * 1993-12-17 1998-04-27 문정환 웨이퍼 테스트용 프로브 카드
KR970006517Y1 (ko) * 1993-12-21 1997-06-25 금성일렉트론 주식회사 웨이퍼 테스트용 프로브 카드
JPH0915262A (ja) * 1995-06-28 1997-01-17 Nec Kansai Ltd プローブカード

Also Published As

Publication number Publication date
AU2464400A (en) 2001-05-30
WO2001036986A1 (en) 2001-05-25
KR20000017761A (ko) 2000-04-06

Similar Documents

Publication Publication Date Title
KR100791944B1 (ko) 프로브 블록
US8134381B2 (en) Connection board, probe card, and electronic device test apparatus comprising same
US7064566B2 (en) Probe card assembly and kit
KR101293348B1 (ko) 한번에 다수 방식으로 와이어 본드 프로브 카드를 구축하는 방법
USRE42637E1 (en) Probe card
US6922069B2 (en) Needle assembly of probe card
KR100319130B1 (ko) 반도체웨이퍼의전기적특성측정용미세캔티레버형탐침
JP2001284421A (ja) コンタクトストラクチャ
KR20100028127A (ko) 콘택터, 프로브 카드 및 콘택터의 실장방법
US6137297A (en) Electronic test probe interface assembly and method of manufacture
KR20020014677A (ko) 프로브 및 프로브 카드와 프로브의 제조 방법
EP2649463B1 (en) Probe card assemblies and probe pins including carbon nanotubes
KR101002221B1 (ko) 도전성 접촉자 홀더의 제조방법
KR100278104B1 (ko) 프로브 카드
US6956386B2 (en) Micro-cantilever type probe card
KR100328540B1 (ko) 수직형 탐침카드
KR101112749B1 (ko) 반도체 디바이스 테스트 소켓 및 그 제조 방법
KR20030065978A (ko) 프로브 카드의 구조
WO2002015260A1 (en) Probe, probe card and probe manufacturing method
JP2559242B2 (ja) プローブカード
JP2004029035A (ja) 接続装置
JPH08111438A (ja) 集積回路素子用プローバ
JPH07288271A (ja) 集積回路用測定電極
JP2004212148A (ja) プローブカード及びコンタクトプローブの接合固定方法
KR20080114199A (ko) 프로브 카드 제조 방법 및 그에 의한 프로브 카드

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
G15R Request for early publication
A302 Request for accelerated examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121015

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20131014

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20141002

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20151012

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20161011

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20171012

Year of fee payment: 18

FPAY Annual fee payment

Payment date: 20181005

Year of fee payment: 19