KR100278104B1 - Probe card - Google Patents
Probe card Download PDFInfo
- Publication number
- KR100278104B1 KR100278104B1 KR1019990051626A KR19990051626A KR100278104B1 KR 100278104 B1 KR100278104 B1 KR 100278104B1 KR 1019990051626 A KR1019990051626 A KR 1019990051626A KR 19990051626 A KR19990051626 A KR 19990051626A KR 100278104 B1 KR100278104 B1 KR 100278104B1
- Authority
- KR
- South Korea
- Prior art keywords
- circuit board
- probe
- probes
- main circuit
- probe card
- Prior art date
Links
- 239000000523 sample Substances 0.000 title claims abstract description 151
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 229910052751 metal Inorganic materials 0.000 claims abstract description 24
- 239000002184 metal Substances 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 claims abstract description 20
- 238000005259 measurement Methods 0.000 claims abstract description 15
- 238000005530 etching Methods 0.000 claims abstract description 12
- 239000011810 insulating material Substances 0.000 claims abstract description 3
- 230000000149 penetrating effect Effects 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 5
- 229920002379 silicone rubber Polymers 0.000 claims description 3
- 239000004945 silicone rubber Substances 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 abstract description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 12
- 229910052710 silicon Inorganic materials 0.000 abstract description 12
- 239000010703 silicon Substances 0.000 abstract description 12
- 239000011521 glass Substances 0.000 abstract description 4
- 235000012431 wafers Nutrition 0.000 description 9
- 239000010409 thin film Substances 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000007747 plating Methods 0.000 description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000012360 testing method Methods 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000000347 anisotropic wet etching Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000005489 elastic deformation Effects 0.000 description 2
- 230000004927 fusion Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000005979 thermal decomposition reaction Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910001111 Fine metal Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009429 electrical wiring Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
- G01R1/07342—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
Abstract
본 발명은 반도체 에칭공정을 통해 형성된 미세 탐침을 갖는 실리콘 유리 재질의 절연기판을 회로기판에 부착한 뒤 각 미세 탐침과 회로기판을 와이어로 본딩하여 이들이 회로적으로 연결되도록 하고 미세하게 심어진 금속선을 갖는 패드를 이용하여 회로기판과 주회로기판이 회로적으로 연결되어 프로브 카드가 완성되도록 함으로써, 미세 탐침을 갖는 프로브 카드의 생산성이 향상되도록한 프로브 카드에 관한 것으로서, 특히 측정대상 소자의 접점과 접촉되는 탐침이 에칭공정을 통하여 무수히 많이 형성된 절연기판, 상기 절연기판이 부착되고 상기 각 탐침과 일대일 대응되는 단자 들이 상기 해당 탐침과 와이어로 연결된 회로기판, 상기 측정대상 소자로 측정신호를 보내는 탐침장비와 연결된 주회로기판, 그리고 상기 회로기판과 주회로기판의 사이에 놓이는 패드는 절연재로 구성되며 상기 회로기판의 저면과 상기 주회로기판의 상면으로 돌출되어 상기 회로기판들을 회로적으로 연결하는 금속선이 무수히 많이 심어지도록 구성되어 있다.According to the present invention, a silicon glass insulating substrate having a micro probe formed through a semiconductor etching process is attached to a circuit board, and then the micro probes and the circuit board are bonded with wires so that they are connected in a circuit and have finely planted metal wires. The present invention relates to a probe card in which a circuit board and a main circuit board are connected to each other by using a pad to complete a probe card, thereby improving productivity of a probe card having a fine probe. Insulating substrate formed by countless number of probes through the etching process, a circuit board connected to each of the probes and one-to-one correspondence with the probes are connected to the corresponding probes and wires, and connected to the probe equipment for sending a measurement signal to the measurement target element. The main circuit board, and the circuit board and the main circuit board This placed the pad may consist of insulating material consists of a metal wire, which protrudes in the upper surface of the bottom surface and the main circuit board in the circuit board connecting said circuit board to the circuits ever so much myriad plant.
Description
본 발명은 반도체 웨이퍼(semiconductor wafer)와 같은 소형 전자소자의 전기적인 특성을 검사하는 프로브 카드(Probe card)에 관한 것으로서, 더욱 상세하게는 반도체를 에칭하여 전기소자의 접점과 접촉되는 탐침을 미세하고 견고하게 제작할수 있도록 하고 또한 이들 미세 탐침이 탑재된 회로기판과 주회로기판의 회로적인 연결이 편리하도록하여 프로브 카드의 조립성이 향상되도록한 프로브 카드에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a probe card for inspecting electrical characteristics of a small electronic device such as a semiconductor wafer. More particularly, the present invention relates to a probe that contacts a contact of an electrical device by etching a semiconductor. The present invention relates to a probe card that can be manufactured firmly and to facilitate the circuit connection between a circuit board on which these microscopic probes are mounted and a main circuit board to facilitate assembly of the probe card.
일반적으로 반도체 직접회로 소자(semiconductor integrated circuit device) 등의 전기 회로 소자(electrical circuit divice)를 제작할 때에는 소자의 제작 공정중, 제작후, 그리고 리드프레임(lead frame)을 붙이기 전에 그 전체적 또는 부분적인 전기적 특성이 설계와 일치하도록 제조되었는지를 시험하게 된다. 이러한 시험에 사용되는 장비가 탐침장비(probe station)이며 이 장비에 프로브 카드가 장착된다. 프로브 카드는 탐침장치내의 각종 전기적 신호를 발생시키는 부분과 반도체 웨이퍼(wafer)상에 형성된 단일 또는 복수의 소자상의 전기 접점(pad) 사이를 연결시켜 주는 역할을 한다.In general, when manufacturing an electrical circuit device such as a semiconductor integrated circuit device (semiconductor integrated circuit device), during the fabrication process, after fabrication, and before attaching a lead frame, the whole or partial electrical It is tested to see if the properties are manufactured to match the design. The equipment used for this test is a probe station and is equipped with a probe card. The probe card serves to connect a portion of generating various electrical signals in the probe device with electrical contacts (pads) on a single or plural elements formed on a semiconductor wafer.
도 1은 종래 프로브 카드의 평면도 이고, 도 2는 종래 프로브 카드의 단면도 로서, 프로브 카드는 두 부분으로 구성되어 있다. 그 하나는 탐침을 구조적으로 지지하며 탐침장비와 탐침을 연결하는 회로가 형성되어 있는 회로기판(1)이며, 다른 하나는 기판에 장착되는 탐침(2)으로 이 탐침이 도 3에 보인 바와 같이 측정대상 소자(3)에 직접 접촉한다.1 is a plan view of a conventional probe card, Figure 2 is a cross-sectional view of a conventional probe card, the probe card is composed of two parts. One is a circuit board 1 which structurally supports the probe and forms a circuit connecting the probe with the probe, and the other is a probe mounted on the substrate, which is measured as shown in FIG. It is in direct contact with the target element 3.
프로브 카드는 탐침장비 외각의 머리판(5)에 의해 지지되는 삽입링의 아래면에 부착된다. 프로브 카드 아래에는 작업선반(7)이 위치하며, 작업선반은 수평방향(X, Y축 방향)과 수직방향(Z축 방향)의 3차원으로 움직일 수 있도록 제작되어 있다. 이 작업선반 위에 측정대상 소자(3)가 놓인다.The probe card is attached to the underside of the insertion ring which is supported by the head plate 5 on the outside of the probe. A working shelf 7 is located under the probe card, and the working shelf is manufactured to move in three dimensions in the horizontal direction (X, Y axis direction) and vertical direction (Z axis direction). The element to be measured 3 is placed on the work shelf.
측정은 우선 측정 대상 소자를 작업선반에 고정시키는 것으로 시작된다. 그 후 작업선반이 X와 Y축 방향으로 이동하여 프로브 카드의 탐침을 측정대상 소자의 접점(4)위에 위치시킨다. 그 후 Z축 방향을 따라 탐침(2)이 아래쪽으로 이동하거나 작업선반(7)이 위쪽으로 이동하여 탐침과 측정대상 소자의 접점(4)과의 접촉이 일어나도록 한다. 그 후 탐침장비는 소자의 전기적 특성을 측정하기 위한 전기적 신호를 발생시키는데, 이 전기적 신호는 일명 포고핀(pogo pin ; 6)을 통하여 프로브 카드의 회로기판(1)으로 전달된다.The measurement begins by first fixing the element to be measured to the working shelf. The working lathe then moves in the X and Y axis directions to position the probe of the probe card over the contact 4 of the element to be measured. Thereafter, the probe 2 moves downward along the Z-axis direction, or the working shelf 7 moves upward to cause contact between the probe and the contact 4 of the element to be measured. The probe equipment then generates an electrical signal for measuring the electrical characteristics of the device, which is transmitted to the circuit board 1 of the probe card via a pogo pin 6.
이 신호는 회로기판에서 탐침(2)의 첨단까지 연결된 전기배선을 통해 회로기판에서 탐침으로, 그리고 탐침에서 측정대상 소자로 이동한다. 그 후 소자에서 나오는 전기적 응답신호는 위의 역순으로 이동하여 탐침장비로 전달된다.This signal travels from the circuit board to the probe and from the probe to the device to be measured via electrical wiring from the circuit board to the tip of the probe (2). The electrical response signal from the device is then transferred in reverse order to the probe.
도 3에 제시된 기존 방식은 수평방식(horizontal type) 또는 텅스텐 바늘(tungsten needle) 방식이라 지칭된다. 이 방식은 끝을 뾰족하게 가공한 텅스텐 바늘로 구성된 탐침(2)을 틀에 고정시키고 그 첨단을 측정대상 소자의 접점(4)과 접촉하게 하여 측정을 시행하는 방식이다. 하지만 최근의 반도체 소자의 전기 접점은 매우 작아져서, 수십 마이크로 미터 이하의 크기를 가진 접점이 수십 마이크로 미터의 간격으로 소자당 수십 개씩 배열되어 있는 경우도 있다.The existing scheme shown in FIG. 3 is referred to as a horizontal type or tungsten needle scheme. In this method, measurement is carried out by fixing the probe (2) consisting of a tungsten needle with a sharply processed tip to the frame and bringing the tip into contact with the contact point (4) of the element to be measured. However, in recent years, electrical contacts of semiconductor devices have become very small, and there are cases in which dozens of contacts per element are arranged at intervals of several tens of micrometers.
기존 방식의 경우 탐침으로 사용되는 텅스텐 바늘의 두께는 수백 마이크로미터 범위이므로 종래의 탐침에 의하여서는 인접하여 있는 접점에 대하여 측정을 수행하거나 원하는 회로패턴을 모두 측정하기는 불가능하다. 또한 접점의 사이즈가 작으므로 탐침을 미세한 접점의 특정위치에 정확히 접촉하도록 설치하는 것도 어렵다.In the conventional method, since the thickness of a tungsten needle used as a probe is in the range of several hundred micrometers, it is impossible to perform a measurement on adjacent contacts or to measure all desired circuit patterns by a conventional probe. In addition, since the size of the contact is small, it is also difficult to install the probe to exactly contact the specific position of the minute contact.
이러한 점들을 개선하고자 개발된 것이 수직방식이다. 수직방식은 미세한 탐침을 기판에 배열하는 형태로 되어 있으므로 많은 수의 탐침을 좁은 간격으로 배치할수 있고, 탐침의 길이도 짧으므로 제작된 프로브 카드의 전기적 특성이 우수하다. 수직탐침의 제작시 중요한 점은 설치된 탐침이 모두 측정대상 소자의 전기접점(Pad)과 접촉을 하도록 해야한다는 것이다.The vertical method was developed to improve these points. In the vertical method, since a small number of probes are arranged on a substrate, a large number of probes can be arranged at narrow intervals, and the length of the probe is also short, so the electrical characteristics of the manufactured probe card are excellent. An important point in the manufacture of the vertical probe is that all installed probes must be in contact with the electrical contact (Pad) of the device under measurement.
이를 위하여는 접점과의 접촉을 보장할수 있도록 각각의 탐침이 특정한 값 이상의 압력으로 접점을 누르며 접촉하여야 하고, 제작된 탐침의 첨단이 매우 균일하게 배열되어 있어서 그 편평도가 우수하고 각각의 탐침이 일정 정도 이상의 탄성을 지니고 있어야 한다.For this purpose, each probe should be pressed by contact with contact with pressure over a certain value to ensure contact with the contact point. The tip of the manufactured probe is very uniformly arranged so that the flatness is excellent and each probe has a certain degree. It should have more than elasticity.
이 탐침이 탄성을 가져 탄성변형을 일으킬수 있으면, 탐침 첨단의 편평도에 미세한 오차가 있거나 혹은 측정대상 소자의 접점의 위치에 오차가 있는 경우, 예를 들어 소자가 형성된 반도체 웨이퍼가 완전히 평탄하지 않고 약간의 뒤틀림이 있는 경우에도 프로브 카드를 사용하여 필요한 전기적 측정을 시행할수 있다. 이러한 방식의 탐침의 제작기술로 공개된 것은 미국 특허 번호 4,961,052나 미국 특허 번호 5,172,050, 그리고 미국 특허 번호 5,723,347 등이 있다.If the probe is elastic and can cause elastic deformation, if there is a slight error in the flatness of the tip of the probe or an error in the position of the contact point of the device to be measured, for example, the semiconductor wafer on which the device is formed is not completely flat and slightly Even if there is a torsion, the probe card can be used to make the required electrical measurements. Produced techniques for this type of probe are disclosed in US Pat. No. 4,961,052, US Pat. No. 5,172,050, and US Pat. No. 5,723,347.
본 발명자는 요구되는 기계적 특성, 예를 들면 적절한 탄성 변형과 기계적 강도를 가진 수직형 탐침을 제작하고, 이 탐침을 절연기판상에 적절한 위치에 고밀도로 부착한 프로브 카드를 국내 특허 출원 제 98-41311호로 선출원 중에 있다. 프로브 카드에 부착된 탐침은 측정대상 소자의 전기 접점과 접촉하여 측정 대상 소자의 전기적 특성을 측정할수 있어야 하며 탐침과 탐침 사이에는 누설 전류가 없어야 한다. 그리고 탐침은 측정후 원형태로 복원되어야 하며, 그 카드의 정해진 수명(예 : 30만회의 접촉) 동안 변형이 없어야 한다.The present inventors have produced a probe which has a required mechanical property, for example, an appropriate elastic deformation and mechanical strength, and attaches the probe at a high density to an appropriate position on an insulating substrate. He is elected by arc. The probe attached to the probe card shall be able to measure the electrical characteristics of the device under test in contact with the electrical contacts of the device under test and there shall be no leakage current between the probe and the probe. The probe shall then be restored to its original shape after measurement and free of deformation for the life of the card (eg 300,000 contacts).
본 발명자에 의해 선출원된 프로브 카드는 위의 조건을 만족하는 것으로서, 본 발명은 선출원된 프로브 카드를 구체화한 것이다. 본 발명의 목적은 반도체 에칭 공정을 통하여 형성된 미세 탐침을 갖는 절연기판을 회로기판에 부착한 뒤 각 미세 탐침과 회로기판을 와이어로 본딩하여 이들이 회로적으로 연결되도록 하고 미세하게 심어진 금속선을 갖는 패드를 이용하여 회로기판과 주회로기판이 회로적으로 연결되어 프로브 카드가 완성되도록 함으로써, 미세 탐침을 갖는 프로브 카드의 생산성이 향상되도록한 프로브 카드를 제공함에 있다.The probe card pre- filed by the present inventors satisfies the above conditions, and the present invention embodies the pre-filed probe card. An object of the present invention is to attach an insulating substrate having a micro-probe formed through a semiconductor etching process to the circuit board and then to bond each micro-probe and the circuit board with a wire so that they are connected in a circuit and a pad having a finely planted metal wire By using the circuit board and the main circuit board is connected to the circuit to complete the probe card, to provide a probe card to improve the productivity of the probe card having a fine probe.
도 1은 종래 프로브 카드의 평면도1 is a plan view of a conventional probe card
도 2는 종래 프로브 카드의 단면도2 is a cross-sectional view of a conventional probe card
도 3은 종래 프로브 카드의 탐침과정을 나타낸 개략도Figure 3 is a schematic diagram showing the probe process of the conventional probe card
도 4는 본 발명 프로브 카드의 분리 사시도Figure 4 is an exploded perspective view of the probe card of the present invention
도 5는 본 발명 프로브 카드의 평면도5 is a plan view of the present invention probe card
도 6a,b는 본 발명 프로브 카드의 조립상태를 나타낸 단면도Figure 6a, b is a cross-sectional view showing an assembled state of the probe card of the present invention
도 7은 본 발명 프로브 카드의 회로기판을 나타낸 평면도7 is a plan view showing a circuit board of the probe card of the present invention.
도 8은 본 발명 프로브 카드의 회로기판의 발췌한 사시도8 is an exploded perspective view of a circuit board of the probe card of the present invention;
도 9a는 본 발명 프로브 카드의 회로기판을 발췌한 단면도Figure 9a is a cross-sectional view taken from a circuit board of the probe card of the present invention
도 9b는 본 발명의 패드를 확대한 평면도9B is an enlarged plan view of the pad of the present invention.
도 10a,b는 본 발명 프로브 카드의 탐침의 작동상태를Figure 10a, b is an operation state of the probe of the probe card of the present invention
나타낸 단면도Indicated cross section
<도면의 주요부분에 대한 부호설명><Code Description of Main Parts of Drawing>
10 : 탐침10: probe
11 : 첨단부11: tip
12 : 도금층12: plating layer
13 : 와이어13: wire
20 : 절연기판20: insulation board
21 : 통로21: passage
30 : 회로기판30: circuit board
31 : 단자31: terminal
32 : 연결단자32: Connection terminal
33 : 회로선33: circuit line
40 : 주회로기판40: main circuit board
41 : 단자41: terminal
42 : 회로선42: circuit line
50 : 패드50: pad
51 : 금속선51: metal wire
60 : 틀체60: framework
61 : 통로61: passage
62 : 받침턱62: base jaw
63 : 나사못63: screw
64 : 볼트64: Bolt
65 : 너트65: nut
66 : 수평조절볼트66: leveling bolt
67 : 고정너트67: fixing nut
68 : 조절너트68: adjusting nut
69 : 절연지69: insulating paper
70 : 측정대상 소자70: element to be measured
71 : 접점71: contact point
상기 목적을 달성하기 위하여 본 발명은 측정대상 소자의 접점과 접촉되는 탐침이 에칭공정을 통하여 무수히 많이 형성된 절연기판, 상기 절연기판이 부착되고 상기 각 탐침과 일대일 대응되는 단자 들이 상기 해당 탐침과 와이어로 연결된 회로기판, 상기 측정대상 소자로 측정신호를 보내는 탐침장비와 연결된 주회로기판, 그리고 상기 회로기판과 주회로기판의 사이에 놓이는 패드는 절연재로 구성되며 상기 회로기판의 저면과 상기 주회로기판의 상면으로 돌출되어 상기 회로기판들을 회로적으로 연결하는 금속선이 무수히 많이 심어지도록 구성되어 있다.In order to achieve the above object, the present invention provides an insulated substrate in which a large number of probes are in contact with the contact point of a measurement target element through an etching process, and the insulated substrates are attached to one-to-one correspondence with the probes. The connected circuit board, the main circuit board connected with the probe device for sending the measurement signal to the measurement target element, and the pad placed between the circuit board and the main circuit board are made of an insulating material, and the bottom surface of the circuit board and the main circuit board It is configured to plant a myriad of metal wires protruding to the upper surface and connecting the circuit boards in a circuit.
이하 본 발명의 바람직한 실시예를 첨부 도면에 따라 상세히 설명하면 다음과 같다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 4는 본 발명 프로브 카드의 분리 사시도 이고, 도 5는 본 발명 프로브 카드의 평면도 이다. 본 발명은 반도체 웨이퍼 상의 전기 접점과 접촉되는 탐침(10)을 갖는 절연기판(20), 절연기판(20)이 부착되고 탐침(10)과 회로적으로 연결되는 회로기판(30), 탐침장비와 연결되는 주회로기판(40), 그리고 회로기판(30)과 주회로기판(40)을 결합시키는 틀체(60)로 구성된다.Figure 4 is an exploded perspective view of the probe card of the present invention, Figure 5 is a plan view of the probe card of the present invention. The present invention provides an insulating substrate 20 having a probe 10 in contact with an electrical contact on a semiconductor wafer, a circuit board 30 to which an insulating substrate 20 is attached and connected to the probe 10 in a circuit, and a probe device. The main circuit board 40 to be connected, and the frame 60 for coupling the circuit board 30 and the main circuit board 40.
절연기판(20)에 형성된 탐침(10)은 반도체를 에칭하는 공정을 통하여 제작되는 것으로 이의 제작방법은 다음과 같다.The probe 10 formed on the insulating substrate 20 is manufactured through a process of etching a semiconductor, and a manufacturing method thereof is as follows.
양면을 연마가공(polishing)한 <110>의 결정방향을 가진 실리콘 웨이퍼에 산화실리콘 박막이나 질화실리콘 박막을 열분해 화학증착법(thermal CVD), 물리증착법(PVD), 플라즈마 도움 화학증착법(Plasma Enhanced CVD)등의 방법을 사용하여 증착하고, 광학 석판술(photolithography)을 사용하여 탐침 형성영역의 패턴을 정의하고 식각하여, 실리콘 식각용 마스크(mask)로 사용한다. KOH 용액을 이용한 비등방성 습식 식각(anisotropic wet etching)법을 사용하여 5에서 500 마이크로 미터 사이의 깊이로 실리콘 층을 수직으로 식각한다.A silicon oxide thin film or a silicon nitride thin film is deposited on a silicon wafer having a crystal orientation of <110> polished on both sides, using thermal CVD, physical vapor deposition (PVD), and plasma-enhanced chemical vapor deposition (Plasma Enhanced CVD). It deposits using the method of this, etc., The pattern of a probe formation area is defined and etched using optical photolithography, and it uses as a mask for silicon etching. The silicon layer is etched vertically to a depth between 5 and 500 micrometers using anisotropic wet etching with KOH solution.
이때 식각 깊이는 후술되는 탐침 첨단부의 높이보다 클수도 작을 수도 있으나 탐침의 첨단을 제외한 다른 부분이 측정대상 소자에 닿을 가능성을 없애기 위해서는 탐침의 높이보다 작은 것이 유리하다. 그후 실리콘의 식각된 면을 유리재질로 된 절연기판(glass substrate ; 20) 위에 접촉시킨후 1에서 5기압 사이의 압력을 가하며 온도를 섭씨 300도에서 600도 사이로 올려 실리콘과 절연기판(20)을 융해접합(fusion bond)시킨다. 또는 온도를 섭씨 200도에서 500도 사이로 올린 후에 100V에서 2000V사이의 전압을 인가하고 1mA에서 100mA사이의 전류가 흐르도록 하여 실리콘과 절연기판을 전기접합(anodic bond)시킬수도 있다.In this case, the etching depth may be larger than the height of the tip of the probe, which will be described later. However, in order to eliminate the possibility that other parts of the probe except the tip of the probe touch the element to be measured, it is advantageously smaller than the height of the probe. Thereafter, the etched side of the silicon is brought into contact with a glass substrate 20, and a pressure of 1 to 5 atm is applied to raise the temperature between 300 and 600 degrees Celsius. Fusion fusion is carried out. Alternatively, the silicon and insulating substrates may be electrically bonded by increasing the temperature between 200 degrees Celsius and 500 degrees Celsius, and then applying a voltage between 100V and 2000V and allowing a current between 1mA and 100mA to flow.
절연기판(20)에 부착된 실리콘의 상부면에 산화실리콘박막이나 질화실리콘박막을 열분해 화학증착법, 물리증착법, 플라즈마 도움 화학증착법 등의 방법을 사용하여 증착하고, 광학석판술의 방법으로 탐침(10)의 첨단부(11) 형성영역의 패턴을 정의하고 식각한다. 식각된 산화실리콘박막이나 질화실리콘박막을 실리콘 식각용 마스크(mask)로 사용하고, KOH 용액을 이용한 비등방성 습식 식각법을 사용하여 5에서 500 마이크로 미터 사이의 깊이로 실리콘층을 수직으로 제거함으로써 탐침의 첨단부(11)를 제작한다. 그 후 산화실리콘박막이나 질화실리콘박막을 열분해 화학증착법, 물리증착법, 플라즈마 도움 화학증착법 등의 방법을 사용하여 전체적으로 증착하고, 광학 석판술을 사용하여 탐침 형성영역의 패턴을 정의하고 식각하여 탐침을 제작한다. 이상과 같은 공정을 거쳐 탐침의 기본적인 형태가 제작된다. 탐침(10)의 전기 전도도를 높이기 위해 붕소(boron), 인(phosphorus)을 이온주입(ion implantation) 방법이나 열처리법으로 실리콘 탐침에 첨가시키는 공정을 진행시킬 수 도 있다.A silicon oxide thin film or a silicon nitride thin film is deposited on the upper surface of the silicon attached to the insulating substrate 20 by thermal decomposition chemical vapor deposition, physical vapor deposition, plasma assisted chemical vapor deposition, or the like. The pattern of the tip 11 forming region of the () is defined and etched. Etched silicon oxide thin film or silicon nitride thin film is used as a mask for silicon etching, and anisotropic wet etching method using KOH solution is used to remove the silicon layer vertically to a depth of 5 to 500 micrometers. Produces the tip 11 of. Subsequently, the silicon oxide thin film or silicon nitride thin film is deposited using thermal decomposition chemical vapor deposition, physical vapor deposition, plasma assisted chemical vapor deposition, or the like, and the probe is fabricated by defining and etching the pattern of the probe formation region using optical lithography. do. Through the above process, the basic form of the probe is produced. In order to increase the electrical conductivity of the probe 10, boron and phosphorus may be added to the silicon probe by ion implantation or heat treatment.
절연기판(20)은 직사각형의 유리재질로 구성되어 있으며 상,하측을 관통하는 통로(21)가 길이방향에 수직한 방향으로 다수개 구비된다. 탐침(10)은 절연기판(20) 상면의 전,후방측에 서로 대칭되도록 구비되고, 또한 각 통로(21) 사이의 절연기판(20) 상면에 각각 구비된다. 통로(21) 사이에 구비된 탐침(10)은 한쪽방향으로 정열되어 있으며 절연기판(20)과 회로기판(30)은 접착재에 의해 서로 부착된다.The insulating substrate 20 is formed of a rectangular glass material, and a plurality of passages 21 penetrating the upper and lower sides are provided in a direction perpendicular to the longitudinal direction. The probe 10 is provided on the front and rear sides of the upper surface of the insulating substrate 20 to be symmetrical with each other, and is provided on the upper surface of the insulating substrate 20 between the passages 21, respectively. The probes 10 provided between the passages 21 are arranged in one direction, and the insulating board 20 and the circuit board 30 are attached to each other by an adhesive material.
회로기판(30)은 틀체(60)를 통하여 주회로기판(40)에 체결된다. 틀체(60)는 디바이스(device)의 형태에 따라 변경될수 있으나 본 발명은 정사각형으로 구성되며 틀체(60)의 내부에는 회로기판(30)이 끼워져 놓이는 받침턱(62)이 구비된다. 그리고 받침턱(62)의 내주연에는 회로기판(30)의 저면이 주회로기판(40) 쪽으로 노출되도록 상,하측을 관통하는 통로(61)가 구비된다. 회로기판(30)은 틀체(60)의 받침턱(62)에 나사못(63)으로 체결되며 틀체(60)와 주회로기판(40)은 볼트(64)와 너트(65)를 통하여 서로 체결된다.The circuit board 30 is fastened to the main circuit board 40 through the frame 60. The frame 60 may be changed according to the shape of a device, but the present invention is configured in a square shape, and a support jaw 62 in which the circuit board 30 is inserted is provided in the frame 60. The inner periphery of the support jaw 62 is provided with a passage 61 penetrating the upper and lower sides so that the bottom surface of the circuit board 30 is exposed toward the main circuit board 40. The circuit board 30 is fastened with a screw 63 to the base 62 of the frame 60, and the frame 60 and the main circuit board 40 are fastened to each other through the bolt 64 and the nut 65. .
도 6a,b는 본 발명 프로브 카드의 조립상태를 나타낸 단면도 이고, 도 7은 본 발명 프로브 카드의 회로기판을 나타낸 평면도이다. 회로기판(30)과 주회로기판(40)은 패드(50)를 통하여 서로 연결된다. 패드(50)는 실리콘고무 재질로 구성되어 이들 회로기판(30)(40)을 회로적으로 절연시킨다. 그리고 패드(50)에는 미세한 금속선이 수십마이크로 미터의 간격을 유지하며 무수히 많이 심어져 있으며 이들 금속선에 의해 회로기판(30)의 단자와 주회로기판(40)의 단자들이 서로 연결된다.6A and 6B are cross-sectional views showing the assembled state of the probe card of the present invention, and FIG. 7 is a plan view showing the circuit board of the probe card of the present invention. The circuit board 30 and the main circuit board 40 are connected to each other through the pad 50. The pad 50 is made of silicone rubber to insulate these circuit boards 30 and 40 from the circuit. In the pad 50, minute metal wires are planted innumerably with intervals of several tens of micrometers, and the terminals of the circuit board 30 and the terminals of the main circuit board 40 are connected to each other by these metal wires.
회로기판(30)과 주회로기판(40)의 조립된 평탄도를 조절하는 수평조절볼트(66)가 주회로기판(40)의 하부에 구비된다. 수평조절볼트(66)는 주회로기판(40)에 형성된 다수개의 고정너트(67)에 체결되어 있으며 수평조절볼트(66)의 선단이 틀체(60)의 저면과 접촉된다. 수평조절볼트(66)는 삼방향으로 구비되며 볼트(64)와 너트(65)를 통하여 틀체(60)와 주회로기판(40)이 체결된 상태에서 수평조절볼트(66)가 사용된다. 각 수평조절볼트(66)는 풀고 조이는 과정을 반복하면서 이들 수평조절볼트(66)의 선단이 틀체(60)의 저면을 가압한다. 이때 틀체(60)와 주회로기판(40) 사이의 평탄도가 조절되며 평탄도가 조절된다.A horizontal adjustment bolt 66 for adjusting the assembled flatness of the circuit board 30 and the main circuit board 40 is provided at the bottom of the main circuit board 40. The horizontal adjusting bolt 66 is fastened to a plurality of fixing nuts 67 formed on the main circuit board 40, and the front end of the horizontal adjusting bolt 66 is in contact with the bottom of the frame 60. The horizontal adjustment bolt 66 is provided in three directions and the horizontal adjustment bolt 66 is used in the state in which the frame 60 and the main circuit board 40 are fastened through the bolt 64 and the nut 65. Each leveling bolt 66 is the end of these leveling bolt 66 is pressing the bottom surface of the frame 60 while repeating the process of loosening and tightening. At this time, the flatness between the frame 60 and the main circuit board 40 is adjusted and the flatness is adjusted.
도 8은 본 발명 프로브 카드의 회로기판의 발췌한 사시도 이다. 절연기판(20)에 부착된 탐침(10)은 그 선단에 첨단부(11)가 구비되며 탐침(10)과 첨단부(11)의 표면에는 텅스텐 등이 도금된 도금층이 형성되어 전기신호의 전달이 원활하도록 하였다. 회로기판(30)과 탐침(10)은 와이어(13)로 본딩되어 탐침(10)의 도금층과 회로기판(30)의 단자(31)가 회로적으로 연결된다. 그리고 회로기판(30)에 형성된 단자(31)와 회로기판을 관통하여 형성된 연결단자(32)가 회로선(33)을 통하여 서로 연결되어 있으며, 회로기판(30)의 연결단자(32)와 주회로기판(40)의 단자(41)가 패드(50)를 통하여 서로 연결된다.8 is a perspective view taken from a circuit board of the probe card of the present invention. The probe 10 attached to the insulating substrate 20 is provided with a tip portion 11 at the tip thereof, and a plated layer plated with tungsten or the like is formed on the surfaces of the probe 10 and the tip portion 11 to transmit electric signals. This was to make it smooth. The circuit board 30 and the probe 10 are bonded by wires 13 so that the plating layer of the probe 10 and the terminal 31 of the circuit board 30 are connected in a circuit. In addition, the terminal 31 formed on the circuit board 30 and the connection terminal 32 formed through the circuit board are connected to each other through the circuit line 33, and the connection terminal 32 and the main terminal of the circuit board 30 are connected to each other. Terminals 41 of the circuit board 40 are connected to each other through the pad 50.
도 9a,b는 본 발명 패드의 단면도 로서, 실리콘 재질로 구성된 패드(50)의 내부에 상,하측면을 관통하는 금속선(51)이 무수히 많이 심어져 있다. 금속선(51)은 그 선경이 35마이크로 미터 내외이며 이들 금속선(51) 사이의 종방향 간격(D1)은 0.07 ∼ 0.15mm 정도이고 횡방향 간격(D2)은 0.4mm 정도이며, 패드의 두께는 0.5 ∼ 4.0mm 정도이다. 횡방향으로 배열된 금속선(51)들은 지그재그의 형태로 배열되어 서로 중첩되지 않도록 구성된다.9A and 9B are cross-sectional views of the pad of the present invention, in which numerous metal wires 51 penetrating the upper and lower surfaces are planted in the pad 50 made of a silicon material. The metal wire 51 has a wire diameter of about 35 micrometers, the longitudinal distance D1 between the metal wires 51 is about 0.07 to 0.15 mm, the horizontal distance D2 is about 0.4 mm, and the thickness of the pad is 0.5 mm. It is about 4.0 mm. The metal wires 51 arranged in the lateral direction are arranged in a zigzag form so as not to overlap each other.
이러한 패드(50)는 회로기판(30)과 주회로기판(40)의 사이에 놓이며 회로기판(30)과 주회로기판(40)이 볼트(64)와 너트(65)를 통하여 서로 체결되면 그 체결력에 의해 이들 기판(30)(40)의 사이에 눌린 상태로 구비된다.The pad 50 is placed between the circuit board 30 and the main circuit board 40 and the circuit board 30 and the main circuit board 40 are fastened to each other through the bolt 64 and the nut 65. It is provided in the state pressed between these board | substrates 30 and 40 by the fastening force.
패드(50)에 형성된 각 금속선(51) 들은 회로기판의 연결단자(32)와 주회로기판(40)에 형성된 단자(41)를 연결시켜 준다. 연결단자(32)와 연결단자(32) 및 단자(41)와 단자(41) 사이의 떨어진 간격 보다 이들 금속선(51) 사이의 떨어진 간격이 더 조밀하기 때문에 연결단자(32)와 단자(41)들이 일대일 대응된 상태에서 다수개의 금속선(51)이 다발(묶음)의 형태로 이들을 연결시켜준다. 한 개의 연결단자(32)와 단자(41)는 다수개의 금속선(51)에 의해 연결되어 연결단자(32)의 전기적 신호가 단자(41) 쪽으로 전달된다. 그리고 연결단자(32)와 연결단자(32) 및 단자(41)와 단자(41)의 사이에는 어느 쪽으로도 연결되지 않은 금속선(51)이 있으며 이들 연결되지 않은 금속선(51)은 전기적인 신호를 전달하지 않는다. 미설명부호 69는 틀체(60)와 주회로기판(40) 사이를 절연시키는 절연지를 나타낸다.Each of the metal wires 51 formed on the pad 50 connects the connection terminal 32 of the circuit board with the terminal 41 formed on the main circuit board 40. Since the spacing between these metal wires 51 is denser than the spacing between the connecting terminal 32 and the connecting terminal 32 and the terminal 41 and the terminal 41, the connecting terminal 32 and the terminal 41. In the one-to-one correspondence state, a plurality of metal wires 51 connect them in the form of a bundle. One connection terminal 32 and the terminal 41 are connected by a plurality of metal wires 51 so that an electrical signal of the connection terminal 32 is transmitted toward the terminal 41. In addition, between the connecting terminal 32 and the connecting terminal 32 and between the terminal 41 and the terminal 41, there is a metal wire 51 which is not connected in any way, and these unconnected metal wires 51 provide an electrical signal. Do not pass. Reference numeral 69 denotes insulating paper that insulates the mold 60 from the main circuit board 40.
이처럼 구성된 본 발명은 실리콘 유리재질로 구성된 절연기판(20)의 상부에 실리콘 재질로 구성된 미세 탐침(10)이 무수히 많이 형성된다. 이들 미세 탐침(10)은 반도체 에칭 공정을 통하여 형성되며 절연기판(20)과 회로기판(30)은 접착재를 통하여 서로 접착된다. 절연기판(20)에는 상,하측면을 관통하는 다수개의 통로(21)가 형성되어 있고 절연기판(20)의 전,후방측 상면에 서로 대응되도록 미세 탐침(10)이 배열되어 있다. 그리고 각 통로(21)의 일측변 마다 미세 탐침(10)이 배열되어 있음으로 미세 탐침 들을 무수힌 많이 형성시킬수 있다.In the present invention configured as described above, numerous micro probes 10 made of silicon are formed on the insulating substrate 20 made of silicon glass. These fine probes 10 are formed through a semiconductor etching process, and the insulating substrate 20 and the circuit board 30 are bonded to each other through an adhesive material. The insulating substrate 20 has a plurality of passages 21 penetrating the upper and lower surfaces, and the fine probe 10 is arranged to correspond to each other on the front and rear upper surfaces of the insulating substrate 20. And since the fine probe 10 is arranged on one side of each passage (21) it can form a large number of fine probes.
절연기판(20)의 상부에 형성된 미세 탐침(10) 들은 도 10에 도시된 바와 같이 그 표면에 텅스텐 등의 도금층(12)이 형성되어 있으며 이 도금층(12)은 첨단부(11) 까지 형성된다. 그리고 도금층(12)과 회로기판(30)의 단자(31)가 와이어(13)를 통하여 본딩되어 이들이 회로적으로 연결된다. 각 탐침(10)은 휨 변형이 가능하도록 자유단으로 형성되며 첨단부(11)가 반도체 웨이퍼로 구성된 측정 소자(70)의 접점(71)과 접촉되면 그 접촉압력에 의해 탐침(10)이 휨변형된다. 그리고 휨변형된 탐침(10)의 하단이 절연기판(20)의 표면에 닿아 그 휨변형이 저지되어 탐침의 파손이 방지된다.As shown in FIG. 10, the fine probes 10 formed on the insulating substrate 20 have a plating layer 12 such as tungsten formed on the surface thereof, and the plating layer 12 is formed up to the tip portion 11. . Then, the plating layer 12 and the terminal 31 of the circuit board 30 are bonded through the wire 13 so that they are connected in a circuit. Each probe 10 is formed at a free end to allow bending deformation. When the tip portion 11 contacts the contact 71 of the measuring element 70 composed of a semiconductor wafer, the probe 10 is bent by the contact pressure thereof. Is deformed. In addition, the lower end of the deflected probe 10 touches the surface of the insulating substrate 20 so that the deflection is prevented and the breakage of the probe is prevented.
도 8에 도시된 바와 같이 탐침(10)과 회로기판(30)이 와이어(13)를 통하여 회로적으로 연결되며 회로기판(30)의 단자(31)와 연결단자(32)가 회로선(33)으로 연결된다. 또한 회로기판(30)과 주회로기판(40)은 패드(50)를 통하여 서로 연결된다. 패드(50)는 실리콘 고무 재질로 구성된 절연체 로서, 패드(50)에는 상,하측을 관통하는 금속선(51)이 무수히 많이 형성된다. 이 금속선(51) 들에 의해 회로기판의 각 연결단자(32)와 주회로기판의 각 단자(41)가 서로 일대일 연결된다. 그리고 주회로기판의 단자(41)는 회로선(42)을 통하여 탐침장비와 연결된다.As shown in FIG. 8, the probe 10 and the circuit board 30 are connected to each other through a wire 13, and the terminal 31 and the connection terminal 32 of the circuit board 30 are connected to the circuit line 33. ). In addition, the circuit board 30 and the main circuit board 40 are connected to each other through the pad 50. The pad 50 is an insulator made of a silicone rubber material, and the pad 50 is formed with numerous metal wires 51 penetrating the upper and lower sides. The metal wires 51 connect the connection terminals 32 of the circuit board and the terminals 41 of the main circuit board one to one. And the terminal 41 of the main circuit board is connected to the probe equipment through the circuit line 42.
절연기판(20)이 부착된 회로기판(30)은 틀체(60)의 내부에 끼워진 상태에서 나사못(63)에 의해 틀체의 받침턱(62)에 체결 고정된다. 그리고 틀체(60)는 볼트(64)와 너트(65)를 통하여 주회로기판(40)의 상부에 체결 고정되며 이들 틀체(60)와 주회로기판(40)은 수평조절볼트(66)에 의해 조절되어 이들의 평탄도가 조절된 상태로 프로브 카드가 완성된다.The circuit board 30 having the insulating substrate 20 attached thereto is fastened and fixed to the supporting jaw 62 of the frame body by the screw 63 in a state of being fitted inside the frame body 60. And the frame 60 is fastened and fixed to the upper portion of the main circuit board 40 through the bolt 64 and the nut 65, these frame 60 and the main circuit board 40 by the horizontal adjustment bolt 66 Probe cards are completed with their flatness adjusted.
완성된 프로브 카드는 탐침장비에 장착되어 포그 핀과 연결되며 측정대상 소자(70)는 작업 선반에 놓여진다. 반도체 웨이퍼인 측정대상 소자와 프로브 카드가 상,하측과 좌,우측 방향으로 각각 조절되어 해당 탐침(10)의 첨단부(11)가 소자(70)의 접점(71)과 탄성적으로 접촉된다. 이후 탐침장비의 각종 전기적인 신호가 반도체 웨이퍼로 전달되어 웨이퍼의 특성을 검사하게된다.The completed probe card is mounted on the probe equipment and connected to the fog pin, and the element to be measured 70 is placed on a work shelf. The measurement target element and the probe card, which are semiconductor wafers, are adjusted in the up, down, left, and right directions, respectively, so that the tip 11 of the probe 10 elastically contacts the contact 71 of the element 70. After that, various electrical signals of the probe equipment are transferred to the semiconductor wafer to examine the characteristics of the wafer.
이상에서와 같이 본 발명에 따르면 높이가 매우 균일하고 정밀하게 배치된 미세 탐침을 편평한 절연기판 위에 설치할 수 있음으로 다수의 반도체 소자의 전기적 특성을 동시에 정확하게 측정할수 있다. 또한 각 탐침의 길이가 짧고 각각의 탐침의 크기가 일정하기 때문에 우수한 전기적 특성을 가진 프로브 카드를 제작할수 있으며, 단결정 실리콘으로 제작되어 탄성 특성 및 복원력이 우수하고 소성변형이 거의 발생되지 않는다.As described above, according to the present invention, since the micro probe having a very uniform height and precisely disposed can be installed on a flat insulating substrate, the electrical characteristics of a plurality of semiconductor devices can be simultaneously measured accurately. In addition, because the length of each probe is short and the size of each probe is constant, it is possible to manufacture a probe card with excellent electrical properties. Since it is made of single crystal silicon, the elasticity and resilience are excellent, and plastic deformation hardly occurs.
또한 미세하게 배열된 탐침이 회로기판과 와이어로 본딩된 뒤 이 회로기판과 주회로기판이 미세한 금속선이 무수히 많이 심어진 패드에 의해 회로적으로 연결된다. 패드는 회로기판의 단자 들과 주회로기판의 단자들 사이에 위치되며 그 놓이는 위치를 정확하게 조정하지 않더라도 이들 회로기판과 주회로기판의 단자들이 각각 회로적으로 연결됨으로 프로브 카드의 생산성이 향상되는 등의 효과가 있다.In addition, finely arranged probes are bonded to circuit boards and wires, and then the circuit boards and the main circuit boards are connected to each other by pads in which numerous fine metal wires are planted. The pads are located between the terminals of the circuit board and the terminals of the main circuit board, and the terminals of these circuit boards and the main circuit boards are connected in circuits, respectively, even if the position of the circuit boards is not accurately adjusted, thereby increasing the productivity of the probe card. Has the effect of.
Claims (5)
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990051626A KR100278104B1 (en) | 1999-11-19 | 1999-11-19 | Probe card |
| AU24644/00A AU2464400A (en) | 1999-11-19 | 2000-02-03 | Probe card |
| PCT/KR2000/000086 WO2001036986A1 (en) | 1999-11-19 | 2000-02-03 | Probe card |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990051626A KR100278104B1 (en) | 1999-11-19 | 1999-11-19 | Probe card |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000017761A KR20000017761A (en) | 2000-04-06 |
| KR100278104B1 true KR100278104B1 (en) | 2001-01-15 |
Family
ID=19620930
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990051626A KR100278104B1 (en) | 1999-11-19 | 1999-11-19 | Probe card |
Country Status (3)
| Country | Link |
|---|---|
| KR (1) | KR100278104B1 (en) |
| AU (1) | AU2464400A (en) |
| WO (1) | WO2001036986A1 (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000064001A (en) * | 2000-08-16 | 2000-11-06 | 홍영희 | Probe and probe card |
| WO2002015260A1 (en) * | 2000-08-16 | 2002-02-21 | Nanomechatronics Inc | Probe, probe card and probe manufacturing method |
| KR100805217B1 (en) * | 2007-08-02 | 2008-02-21 | 주식회사 에이엠에스티 | Probe card |
| KR101122479B1 (en) * | 2010-01-08 | 2012-02-29 | 삼성전기주식회사 | Probe card |
| KR101227547B1 (en) * | 2011-07-15 | 2013-01-31 | 주식회사 세디콘 | Probe card |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3116326B2 (en) * | 1992-12-01 | 2000-12-11 | 日本電信電話株式会社 | Probe card |
| US5559446A (en) * | 1993-07-19 | 1996-09-24 | Tokyo Electron Kabushiki Kaisha | Probing method and device |
| KR0117115Y1 (en) * | 1993-12-17 | 1998-04-27 | 문정환 | Probe card for wafer test |
| KR970006517Y1 (en) * | 1993-12-21 | 1997-06-25 | 금성일렉트론 주식회사 | Probe card of wafer test |
| JPH0915262A (en) * | 1995-06-28 | 1997-01-17 | Nec Kansai Ltd | Probe card |
-
1999
- 1999-11-19 KR KR1019990051626A patent/KR100278104B1/en active IP Right Grant
-
2000
- 2000-02-03 AU AU24644/00A patent/AU2464400A/en not_active Withdrawn
- 2000-02-03 WO PCT/KR2000/000086 patent/WO2001036986A1/en not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| AU2464400A (en) | 2001-05-30 |
| KR20000017761A (en) | 2000-04-06 |
| WO2001036986A1 (en) | 2001-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100791944B1 (en) | Probe block | |
| US8134381B2 (en) | Connection board, probe card, and electronic device test apparatus comprising same | |
| US7064566B2 (en) | Probe card assembly and kit | |
| KR101293348B1 (en) | Method to build a wirebond probe card in a many at a time fashion | |
| USRE42637E1 (en) | Probe card | |
| US6922069B2 (en) | Needle assembly of probe card | |
| KR100319130B1 (en) | Fine cantilever probe for measuring electrical characteristics of semiconductor wafers | |
| JP2001284421A (en) | Contact structure | |
| KR20100028127A (en) | Contactor, probe card and method of mounting contactor | |
| US6137297A (en) | Electronic test probe interface assembly and method of manufacture | |
| KR20020014677A (en) | Probe, Probe Card and Manufacturing Method of Probe | |
| EP2649463B1 (en) | Probe card assemblies and probe pins including carbon nanotubes | |
| KR101002221B1 (en) | Method for manufacturing conductive contact holder | |
| KR100278104B1 (en) | Probe card | |
| US6956386B2 (en) | Micro-cantilever type probe card | |
| KR100328540B1 (en) | Vertical type probe card | |
| KR101112749B1 (en) | A test socket for semiconductor devices and manufacuring method at the same | |
| KR20030065978A (en) | Structure of a micro-cantilever type probe card | |
| KR20160124347A (en) | Bi-directional conductive socket for testing high frequency device, bi-directional conductive module for testing high frequency device, and manufacturing method thereof | |
| WO2002015260A1 (en) | Probe, probe card and probe manufacturing method | |
| JP2559242B2 (en) | Probe card | |
| JP2004029035A (en) | Connection device | |
| JPH08111438A (en) | Probe for integrated circuit element | |
| JPH07288271A (en) | Measuring electrode for integrated circuit | |
| JP2004212148A (en) | Probe card and method for joining/fixing contact probe |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| G15R | Request for early publication | ||
| A302 | Request for accelerated examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121015 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20131014 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20141002 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20151012 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20161011 Year of fee payment: 17 |
|
| FPAY | Annual fee payment |
Payment date: 20171012 Year of fee payment: 18 |
|
| FPAY | Annual fee payment |
Payment date: 20181005 Year of fee payment: 19 |