KR20050061728A - 펄스식 화학기상증착 방식을 이용한 박막 형성 방법 - Google Patents

펄스식 화학기상증착 방식을 이용한 박막 형성 방법 Download PDF

Info

Publication number
KR20050061728A
KR20050061728A KR1020030093061A KR20030093061A KR20050061728A KR 20050061728 A KR20050061728 A KR 20050061728A KR 1020030093061 A KR1020030093061 A KR 1020030093061A KR 20030093061 A KR20030093061 A KR 20030093061A KR 20050061728 A KR20050061728 A KR 20050061728A
Authority
KR
South Korea
Prior art keywords
thin film
vapor deposition
chemical vapor
forming
gas
Prior art date
Application number
KR1020030093061A
Other languages
English (en)
Other versions
KR100551073B1 (ko
Inventor
김수현
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030093061A priority Critical patent/KR100551073B1/ko
Publication of KR20050061728A publication Critical patent/KR20050061728A/ko
Application granted granted Critical
Publication of KR100551073B1 publication Critical patent/KR100551073B1/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4408—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber by purging residual gases from the reaction chamber or gas lines
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/16—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal carbonyl compounds

Landscapes

  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 화학기상증착 방식을 이용하여 고종횡비를 갖는 콘택홀이나 비아홀과 같은 오픈부를 매립시 계단 도포성을 향상시킬 수 있는 화학기상증착 방식을 이용한 박막 형성 방법을 제공하기 위한 것으로, 이를 위해 본 발명은, 기판 상에 소정의 오픈부를 갖는 반도체층을 형성하는 단계; 상기 오픈부 상에 소정의 소스가스와 반응가스를 이용한 화학기상증착 방식을 이용하여 박막을 형성하는 단계; 잔류하는 상기 소스가스와 상기 반응가스 및 반응 부산물을 제거하기 위해 퍼지하는 단계; 상기 오픈부 내부에서의 상기 박막의 계단 도포성을 향상시키기 위해 상기 반응가스 만을 이용하여 상기 오픈부 내에 있는 상기 소스가스를 환원시키는 단계; 및 잔류하는 상기 반응가스를 제거하기 위해 퍼지하는 단계를 포함하는 펄스식 화학기상증착 방식을 이용한 박막 형성 방법을 제공한다.

Description

펄스식 화학기상증착 방식을 이용한 박막 형성 방법{FORMING METHOD OF THIN FILM USING PULSED CHEMICAL VAPOR DEPOSITION}
본 발명은 반도체소자 제조 방법에 관한 것으로 특히, 화학기상증착(Chemical Vapor Deposition; 이하 CVD라 함) 방식을 이용한 박막 형성 방법에 관한 것이다.
반도체 소자의 고집적화에 따라 적층 구조의 배선공정이 보편화되었고, 이로 인해 하부층과 상부층간의 전기적 연결을 위해 플러그(Plug)가 도입되었다.
초기에는 플러그를 채우기 위해 주로 폴리실리콘을 이용하였으나, 고속 동작을 위해 텅스텐이나 알루미늄과 같이 폴리실리콘에 비해 저항이 낮은 물질을 사용하고 있다.
이 가운데 구수한 계단 도포성(Step coverage)으로 인해 텅스텐 플러그는 고 종횡비(High aspect ratio)를 가지는 금속 콘택(Metal Contact)에 오랫동안 적용되고 있다.
도 1은 텅스텐 플러그를 적용한 일반적인 반도체소자를 도시한 단면도이다.
도 1을 참조하면, 반도체 기판(100) 상에 필드산화막(101)이 국부적으로 형성되어 있고, 필드산화막(101) 상부 또는 그 외 지역의 기판(100) 상에 하드마스크(104)/전도막(103)/절연막(102) 구조의 도전패턴이 형성되어 있다.
도전패턴은 게이트전극 패턴, 비트라인 또는 금속배선 등 다양한 형태가 가능하며, 여기서는 게이트전극 패턴을 그 예로 하였다.
게이트전극 패턴의 측면에 얼라인되며, 필드산화막(101)과 인접하는 기판(100)에 소스/드레인 등의 불순물 접합층(106)이 형성되어 있다. 게이트전극 패턴을 감싸는 구조로 산화막 계열의 물질을 사용하는 제1층간절연막(107)이 형성되어 있으며, 하드마스크(104)를 관통하여 전도막(103)에 전기적으로 접속되도록 연결패턴(109)이 형성되어 있으며, 연결패턴(109) 상에는 비트라인 등과 같은 소정의 제1전도패턴(110)이 형성되어 있다.
전도패턴(110)이 형성된 전면에 제2절연막(108)과 제3절연막(111) 및 제4절연막(113)이 적층되어 있고, 제3절연막(111) 내에 제2전도패턴(112)이 형성되어 있으며, 제4절연막(113)을 관통하여 제2전도패턴(112)에 콘택된 연결패턴(114)과 그 상부의 패턴(116a)이 형성되어 있다.
제4절연막(113) 내지 제1절연막(107)을 관통하여 불순물 접합층(106)에 콘택된 텅스텐 플러그(115)가 형성되어 있으며, 그 상부에는 패턴들(116b, 116c)이 형성되어 있고, 제5절연막(117)과 연결패턴(118a, 118b)과 금속배선(119a, 119b) 및 제6절연막(120)이 형성되어 있다.
상기한 도 1의 구조에서 텅스텐 플러그(115)는 고종횡비를 가짐을 알 수 있다.
일반적으로, 소스가스로 WF6를 사용하는 텅스텐 플러그는 3단계의 공정을 통해 갭필된다.
즉, 텅스텐 박막 증착 전에 반응가스인 사일렌(이하 SiH4라 함) 가스로 전처리(Pretreatment)하는 공정과, SiH4를 환원가스로 사용하여 핵형성층을 형성하는 공정과, H2를 환원가스로 사용하여 오픈부를 매립하는(예컨대, Bulk plug fill) 공정으로 구성된다.
이 중 두번째 단계인 SiH4를 환원가스로 사용하는 공정은 H2를 환원가스로 사용하는 공정에 비해 텅스텐 플러그 공정시 확산방지막으로 사용되고 있는 TiN 위에서 잠복기(Incubation time)없이 빠르게 막을 성장시킬 수 있어 H2를 환원가스로 사용하여 오픈부를 매립하는 공정 전에 얇은 두께로 텅스텐막을 형성하는 공정이다.
그런데, 이러한 핵형성층 공정은 H2를 환원가스로 사용하여 오픈부를 매립하는 'Bulk plug fill' 공정에 비해 계단 도포성이 열악하며, 이러한 열악한 계단 도포성으로 인해 후속 'Bulk plug fill' 공정 진행 후에 심(Seam)을 형성하며, 후속 공정시에 플러그가 손상될 수 있는 문제점을 야기시킨다. 이러한 문제점은 반도체소자의 집적도가 증가함에 따라 더욱 심해진다.
상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 본 발명은, 화학기상증착 방식을 이용하여 고종횡비를 갖는 콘택홀이나 비아홀과 같은 오픈부를 매립시 계단 도포성을 향상시킬 수 있는 화학기상증착 방식을 이용한 박막 형성 방법을 제공하는 것을 그 목적으로 한다.
상기와 같은 문제점을 해결하기 위해 본 발명은, 기판 상에 소정의 오픈부를 갖는 반도체층을 형성하는 단계; 상기 오픈부 상에 소정의 소스가스와 반응가스를 이용한 화학기상증착 방식을 이용하여 박막을 형성하는 단계; 잔류하는 상기 소스가스와 상기 반응가스 및 반응 부산물을 제거하기 위해 퍼지하는 단계; 상기 오픈부 내부에서의 상기 박막의 계단 도포성을 향상시키기 위해 상기 반응가스 만을 이용하여 상기 오픈부 내에 있는 상기 소스가스를 환원시키는 단계; 및 잔류하는 상기 반응가스를 제거하기 위해 퍼지하는 단계를 포함하는 펄스식 화학기상증착 방식을 이용한 박막 형성 방법을 제공한다.
SiH4를 환원가스로 사용하는 텅스텐 핵형성층 공정의 계단 도포성이 H2를 환원가스로 사용하는 'Bulk via fill' 공정에 비해 계단 도포성이 떨어지는 이유는 고 종횡비가 가지는 콘택이나 비아에서 WF6의 환원가스인 SiH4의 고갈로 인해 오픈부의 저면(예컨대, 콘택이나 비아의 아래쪽)으로 들어감에 따라 증착이 일어나지 못하기 때문이다. 이는 SiH4의 확산계수가 H2에 비해 떨어지며, 반응속도가 H 2의 경우는 H2 농도의 1/2승에 비례하는데 반해 SiH4의 경우는 SiH4 농도의 1승에 비례하기 때문에 SiH4 농도 감소에 더 민감하게 막의 성장 속도가 달라지기 때문이다.
이에 본 발명에서는 예컨대, 텅스텐의 핵형성층 공정시 소스가스인 WF6와 반응가스인 SiH4를 이용한 CVD 반응(Reaction) 후, 반응에 부족한 SiH4 만을 공급(또는 펄스식으로 공급)하여 계단 도포성을 향상시킨다. 그리고, 이 두 단계 사이에 Ar이나 N2 등의 비활성가스(Inert gas)를 이용하여 퍼지시킴으로서 가스 상태의 반응(Gas phase reaction)에 의한 계단 도포성의 저하나 막질의 저하를 막고자 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세하게 설명한다.
도 2는 본 발명의 화학기상증착 방식을 이용한 박막 형성 공정을 도시한 플로우챠트이다.
도 2를 참조하면, 본 발명의 화학기상증착 방식을 이용한 박막 형성 공정은, 기판 상에 콘택이나 비아와 같은 오픈부를 갖는 반도체층을 형성하는 공정(S20)과, 반도체층 상에 소스가스와 반응가스를 이용한 화학기상증착 방식을 이용하여 박막을 형성(븍, 핵형성층층 형성)하는 공정(S21)과, 잔류하는 소스가스와 반응가스를 제거하기 위해 퍼지하는 공정(S22)과, 오픈부 내부에서의 박막의 계단 도포성을 향상시키기 위해 반응가스 만을 이용하여 오픈부 내에 있는 소스가스를 환원시키는 고정(S23)과, 오픈부 내에 잔류하는 반응가스를 제거하기 위해 퍼지하는 공정(S24)으로 이루어진다.
여기서, 박막을 형성하는 공정(S21) ∼ 반응가스를 제거하기 위해 퍼지하는 공정(S24)을 하나의 사이클로 하고, 이러한 사이클을 반복적으로 실시하여 원하는 두께의 박막을 형성하게 된다.
박막을 형성하는 공정(S21)에서, 반응가스와 소스가스에 플라즈마를 인가하여 반응성이 큰 래디컬을 이용할 수 있으며, 소스가스를 환원시키는 공정(S23)에서도 반응가스에 플라즈마를 인가하여 반응성이 큰 래디컬을 이용할 수 있다.
이하에서는 상기한 박막이 텅스텐막인 것을 그 예로 하여 설명한다.
텅스텐막 형성을 위한 소스가스는, WF6, WCl5, WBr6, W(Co)6 , W(C2H2)6, W(PF3)6, W(allyl)4, (C2H5)WH2, [CH 3(C5H4)]2WH2, (C5H5)W(CO) 3(CH3), W(butadiene)3, W(methylvinyl-ketone)3, (C5H5)HW(CO)3, (C7H 8)W(CO)3 및 (1, 5-COD)W(CO)4로 이루어진 그룹으로부터 선택된 어느 하나를 포함하고, 반응가스는, H2, Si2H6 , B2H6, PH3 및 Si으로 이루어진 그룹으로부터 선택된 어느 하나를 포함한다.
또한, 여기서는 텅스텐 소스 가스로 WF6를 사용하는 것을 그 예로 하며, 반응가스는 H2와 SiH4를 사용하는 것을 그 예로 한다.
퍼지하는 두 단계(S22, S24)에서는 He, Ne, Ar, Xe, N2 등의 비활성가스를 이용하며, 반도체층은 실리콘 기판 또는 절연막을 포함하며, 오픈부는 셀콘택, 비트라인 콘택, 스토리지노드 콘택 또는 비아 콘택 형성 영역 등을 포함한다.
먼저, 'S20' 공정에서는 산화막 등의 층간절연막을 식각하여 오픈부를 형성하며, 'S21' 공정에서는 텅스텐막의 소스가스인 WF6와 반응가스인 SiH4를 CVD 챔버 내에 동시에 공급하여 수초(예컨대, 1.5초)간 CVD 반응을 한 후에, 'S22' 공정에서는 Ar이나 N2와 같은 비활성가스를 이용하여 퍼지한다. 그 후, 'S23' 공정에서는 SiH4, H2 또는 두가지의 반응가스 모두를 수초(예컨대, 2초)간 공급하는 부가적인 환원 공정을 실시하며, 그 후 'S24' 공정에서는 비활성가스를 이용하여 퍼지함으로써 1사이클이 마무리된다.
종래의 CVD 방식을 이용한 텅스텐막 형성 공정에서는 소스가스(WF6)와 반응가스(SiH4)를 동시에 CVD 챔버에 주입하여 막을 형성하였다. 따라서, 확산속도가 느린 SiH4는 오픈부 하단까지는 플로우되지 못하게 되므로, 계단 도포성이 불량하였다.을
따라서, 본 발명에서는 반응가스와 소스가스와의 CVD 반응을 이용하여 텅스텐막(핵형성층)을 형성한 후, 퍼지를 실시하여 소스가스를 제거한 다음, 반응가스인 SiH4(또는 H2)를 CVD 챔버에 투입하여 오픈부 하단에서 환원 반응을 유도함으로써, 양호한 계단 도포성을 확보할 수 있다.
한편, 종래의 방식에서 초기에 SiH4 등의 반응가스를 다량 투입하면 가스 반응이 발생하고, 또한 Si를 포함하는 반응소스를 다량 투입하면 막내에 불순물로 Si이 다량 포함되거나 저항이 상대적으로 높은 텅스텐 실리사이드를 형성하게 되므로 반응가스와 소스가스를 동시에 투입하는 공정에서는 그 한계가 드러난다.
초기에 SiH4와 WF6를 투입하게 되면 텅스텐막이 형성되고, 이 때 SiF4와 HF 가스가 배출된다. 그러나, SiH4의 플로우가 안되는 오픈부 하단에서는 WF6가 그대로 존재한다. 따라서, 퍼지 공정 이후 추가의 환원 공덩을 실시함으로써 계단 도포성이 향상된다.
도 3은 본 발명에 의해 증착된 텅스텐막의 사이클 수에 따른 두께 변화를 도시한 그래프로서, 가로축은 사이클 수를 나타내고 세로축은 두께(Å)를 나타낸다.
도 3을 참조하면, 350℃의 기판 온도에서 텅스텐막 증착 공정을 실시한 것으로, 'a'의 경우는 환원 공정에서 SiH4만 추가적으로 공급한 것이며, 'b'의 경우는 SiH4 이외에 H2 까지 첨가한 경우를 나타낸다.
도 3에 알 수 있듯이. 본 발명의 CVD 증착 방식을 적용함으로써, 원자층증착(Atomic Layer Deposition; 이하 ALD라 함) 방식과 마찬가지로 20nm 이하의 얇은 두께에서도 사이클 수에 따라 박막의 두께가 정확하게 조절됨을 알 수 있다. 한편, ALD 방식은 1모노레이어(Mono layer) 단위로 막이 증착되므로 증착 속도가 느려 생산성이 떨어지는 문제가 있으나, 본 발명의 펄스 CVD 방식에서는 ALD 방식에 비해 하나의 사이클당 박막의 증착 속도가 현저히 향상되어 쓰루풋(Throughput)을 증가시킬 수 있다.
도 4는 본 발명의 종래기술의 핵형성층에 대한 계단 도포성을 비교한 SEM(Scanning Electron Microscopy) 사진이다.
도 4의 (a)는 종래의 CVD 방식에 의한 텅스텐 핵형성층(X)을 나타내고, 도 4의 (b)는 본 발명의 CVD 방식에 의한 텅스텐 핵형성층(Y)을 나타낸다. 도 4에서 알 수 있듯이 본 발명이 종래기술에 비해 계단 도포성이 현저하게 향상되었음을 알 수 있다.
한편, 전술한 본 발명의 실시예에서는 텅스텐막을 형성하는 것을 일예로 하였으나, 이외에도 할로겐화물(Halide) 계열의 무기소스(Inorganic source)나 금속유기소스(Metalorganic source)를 이용하여 Cu, Al, Au, Ag, Pt, Pd, Ni, Ti, Zr, Hf, V, Nb, Ta, Cr, Mo, Mn, Re, Fe, Ru, Os, Co, Ir, Rh, Zn, Cd, Sn 및 Pb로 이루어진 그룹으로 부터 선택된 어느 하나를 포함하는 박막과 이들의 질화물이나 산화물을 형성할 수 있다.
또한, 단지 핵형성층 공정 이외에 반도체소자에서 사용되는 여러 물질의 CVD 공정의 계단 도포성을 향상시키는 공정이나 계단 도포성이 CVD에 비해 현저하게 떨어지는 물리기상증착(Physical Vapor Deposition; 이하 PVD라 함) 방식을 대체하는 공정으로 이용될 수 있다. 예를 들어, 현재 PVD로 증착되어 구리배선 공정의 확산방지막으로 사용되는 Ta, TaN이다 Cu 전기도금(Electro-plating)을 위한 핵생성/접착층으로 사용되는 Cu를 증착하는 공정으로 사용될 수 있다. Ta의 경우 반응 공정에서 TaCl5 또는 TaBr5와 같은 무기 소스가스나 PDEAT(Pentakis-Dimethylamido-Tantalum)와 같은 금속유기소스(Metalorganic source)와 환원 가스로 H2가 사용될 수 있으며, TaN 의 경우는 환원 가스로 NH3가 이용될 수 있다.
전술한 본 발명은 박막의 핵형성층 공정시 소스가스와 반응가스를 이용한 CVD 반응 후, 반응에 부족한 반응가스 만을 훤원가스로 공급(또는 펄스식으로 공급)하여 계단 도포성을 향상시키고, 이 두 단계 사이에 Ar이나 N2 등의 비활성가스를 이용하여 퍼지시킴으로서 가스 상태의 반응에 의한 계단 도포성의 저하나 막질의 저하를 막고자 방지할 수 있어, 박막의 계단 도포성을 향상시킬 수 있으며, ALD 방식에 비해 증착 속도가 빨라서 스루풋을 향상시킬 수 있고, 얇은 두께에서도 박막의 두께를 정확히 조절할 수 있음을 실시예를 통해 알아 보았다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
전술한 본 발명은, 박막 형성시 계단 도포성을 향상시키면서도 증착 속도를 빨리할 수 있어, 빈도체소자의 수율과 생산성을 향상시킬 수 있는 효과가 있다.
도 1은 텅스텐 플러그를 적용한 일반적인 반도체소자를 도시한 단면도.
도 2는 본 발명의 화학기상증착 방식을 이용한 박막 형성 공정을 도시한 플로우챠트.
도 3은 본 발명에 의해 증착된 텅스텐막의 사이클 수에 따른 두께 변화를 도시한 그래프.
도 4는 본 발명의 종래기술의 핵형성층에 대한 계단 도포성을 비교한 SEM 사진.

Claims (10)

  1. 기판 상에 소정의 오픈부를 갖는 반도체층을 형성하는 단계;
    상기 오픈부 상에 소정의 소스가스와 반응가스를 이용한 화학기상증착 방식을 이용하여 박막을 형성하는 단계;
    잔류하는 상기 소스가스와 상기 반응가스 및 반응 부산물을 제거하기 위해 퍼지하는 단계;
    상기 오픈부 내부에서의 상기 박막의 계단 도포성을 향상시키기 위해 상기 반응가스 만을 이용하여 상기 오픈부 내에 있는 상기 소스가스를 환원시키는 단계; 및
    잔류하는 상기 반응가스를 제거하기 위해 퍼지하는 단계
    를 포함하는 펄스식 화학기상증착 방식을 이용한 박막 형성 방법.
  2. 제 1 항에 있어서,
    상기 박막을 형성하는 단계 내지 상기 반응가스를 제거하기 위해 퍼지하는 단계를 하나의 사이클로 하고, 상기 사이클을 반복적으로 실시하여 원하는 두께의 상기 박막을 형성하는 것을 특징으로 하는 펄스식 화학기상증착 방식을 이용한 박막 형성 방법.
  3. 제 1 항에 있어서,
    상기 박막을 형성하는 단계에서,
    상기 반응가스와 상기 소스가스에 플라즈마를 인가하여 반응성이 큰 래디컬을 이용하는 것을 특징으로 하는 펄스식 화학기상증착 방식을 이용한 박막 형성 방법.
  4. 제 1 항에 있어서,
    상기 소스가스를 환원시키는 단계에서,
    상기 반응가스에 플라즈마를 인가하여 반응성이 큰 래디컬을 이용하는 것을 특징으로 하는 펄스식 화학기상증착 방식을 이용한 박막 형성 방법.
  5. 제 1 항에 있어서,
    상기 박막은 텅스텐막인 것을 특징으로 하는 펄스식 화학기상증착 방식을 이용한 박막 형성 방법.
  6. 제 5 항에 있어서,
    상기 소스가스는, WF6, WCl5, WBr6, W(Co)6, W(C2 H2)6, W(PF3)6, W(allyl)4, (C2H5)WH2, [CH3(C5H4)]2 WH2, (C5H5)W(CO)3(CH3), W(butadiene) 3, W(methylvinyl-ketone)3, (C5H5)HW(CO)3, (C7H8)W(CO) 3 및 (1, 5-COD)W(CO)4로 이루어진 그룹으로부터 선택된 어느 하나를 포함하며,
    상기 반응가스는, H2, SiH4, Si2H6, B2H6 , PH3 및 Si으로 이루어진 그룹으로부터 선택된 어느 하나를 포함하는 것을 특징으로 하는 펄스식 화학기상증착 방식을 이용한 박막 형성 방법.
  7. 제 1 항에 있어서,
    상기 퍼지하는 두 단계에서, 비활성가스를 이용하는 것을 특징으로 하는 펄스식 화학기상증착 방식을 이용한 박막 형성 방법.
  8. 제 1 항에 있어서,
    상기 반도체층은, 실리콘 기판 또는 절연막을 포함하는 것을 특징으로 하는 펄스식 화학기상증착 방식을 이용한 박막 형성 방법.
  9. 제 1 항에 있어서,
    상기 오픈부는, 셀콘택, 비트라인 콘택, 스토리지노드 콘택 또는 비아 콘택 중 어느 하나를 형성하기 위한 것임을 특징으로 하는 펄스식 화학기상증착 방식을 이용한 박막 형성 방법.
  10. 제 1 항에 있어서,
    상기 박막은,
    Cu, Al, Au, Ag, Pt, Pd, Ni, Ti, Zr, Hf, V, Nb, Ta, Cr, Mo, Mn, Re, Fe, Ru, Os, Co, Ir, Rh, Zn, Cd, Sn 및 Pb로 이루어진 그룹으로 부터 선택된 어느 하나를 포함하는 박막인 것을 특징으로 하는 펄스식 화학기상증착 방식을 이용한 박막 형성 방법.
KR1020030093061A 2003-12-18 2003-12-18 펄스식 화학기상증착 방식을 이용한 박막 형성 방법 KR100551073B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030093061A KR100551073B1 (ko) 2003-12-18 2003-12-18 펄스식 화학기상증착 방식을 이용한 박막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030093061A KR100551073B1 (ko) 2003-12-18 2003-12-18 펄스식 화학기상증착 방식을 이용한 박막 형성 방법

Publications (2)

Publication Number Publication Date
KR20050061728A true KR20050061728A (ko) 2005-06-23
KR100551073B1 KR100551073B1 (ko) 2006-02-10

Family

ID=37254027

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030093061A KR100551073B1 (ko) 2003-12-18 2003-12-18 펄스식 화학기상증착 방식을 이용한 박막 형성 방법

Country Status (1)

Country Link
KR (1) KR100551073B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100799110B1 (ko) * 2006-06-29 2008-01-29 주식회사 하이닉스반도체 반도체 소자의 박막 형성방법
JP2022137083A (ja) * 2016-12-02 2022-09-21 エーエスエム アイピー ホールディング ビー．ブイ． レニウム含有薄膜の原子層堆積

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11043386B2 (en) 2012-10-26 2021-06-22 Applied Materials, Inc. Enhanced spatial ALD of metals through controlled precursor mixing
US9230815B2 (en) 2012-10-26 2016-01-05 Appled Materials, Inc. Methods for depositing fluorine/carbon-free conformal tungsten
FR3108920B1 (fr) * 2020-04-07 2022-07-22 Commissariat Energie Atomique Procede de depot d’un film metallique de tungstene ou de molybdene par ald

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100799110B1 (ko) * 2006-06-29 2008-01-29 주식회사 하이닉스반도체 반도체 소자의 박막 형성방법
JP2022137083A (ja) * 2016-12-02 2022-09-21 エーエスエム アイピー ホールディング ビー．ブイ． レニウム含有薄膜の原子層堆積
US11821084B2 (en) 2016-12-02 2023-11-21 ASM IP Holding, B.V. Atomic layer deposition of rhenium containing thin films

Also Published As

Publication number Publication date
KR100551073B1 (ko) 2006-02-10

Similar Documents

Publication Publication Date Title
US20220328318A1 (en) Deposition method
US6391785B1 (en) Method for bottomless deposition of barrier layers in integrated circuit metallization schemes
KR100287180B1 (ko) 계면 조절층을 이용하여 금속 배선층을 형성하는 반도체 소자의 제조 방법
US7799674B2 (en) Ruthenium alloy film for copper interconnects
US7189641B2 (en) Methods of fabricating tungsten contacts with tungsten nitride barrier layers in semiconductor devices, tungsten contacts with tungsten nitride barrier layers
US7928006B2 (en) Structure for a semiconductor device and a method of manufacturing the same
EP1221177A1 (en) Conformal lining layers for damascene metallization
KR19990030575A (ko) 반도체 장치의 제조 방법 및 그의 제조 장치
KR20020063206A (ko) 티탄실리콘나이트라이드막의 성막방법,티탄실리콘나이트라이드막으로 이루어진 확산방지막,반도체장치 및 그 제조방법, 및티탄실리콘나이트라이드막의 성막장치
US20060115977A1 (en) Method for forming metal wiring in semiconductor device
KR100519376B1 (ko) 반도체 소자의 확산 방지막 형성 방법
US7067420B2 (en) Methods for forming a metal layer on a semiconductor
KR100688055B1 (ko) 저온 장벽금속층을 이용한 금속배선 제조 방법
US8008774B2 (en) Multi-layer metal wiring of semiconductor device preventing mutual metal diffusion between metal wirings and method for forming the same
KR100551073B1 (ko) 펄스식 화학기상증착 방식을 이용한 박막 형성 방법
KR19990029260A (ko) 화학기상증착법에 의한 금속질화막 형성방법 및 이를 이용한 반도체장치의 금속컨택 형성방법
US7041582B2 (en) Method of manufacturing semiconductor device
KR100753416B1 (ko) 반도체 소자의 제조방법
KR100680940B1 (ko) 반도체 소자의 금속배선 형성방법
KR100578213B1 (ko) 비정질 3상 확산장벽층을 이용한 반도체장치의 제조 방법
KR100503965B1 (ko) 반도체 소자의 확산 방지막 형성 방법
KR20020056293A (ko) 반도체 소자의 금속배선 형성방법
KR20030050672A (ko) 원자층증착법을 이용한 티타늄나이트라이드막의 형성 방법및 그를 이용한 금속배선의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110126

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee