KR100273981B1 - 반도체 장치용 패키지 - Google Patents
반도체 장치용 패키지 Download PDFInfo
- Publication number
- KR100273981B1 KR100273981B1 KR1019930023495A KR930023495A KR100273981B1 KR 100273981 B1 KR100273981 B1 KR 100273981B1 KR 1019930023495 A KR1019930023495 A KR 1019930023495A KR 930023495 A KR930023495 A KR 930023495A KR 100273981 B1 KR100273981 B1 KR 100273981B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor
- lead frame
- chip
- semiconductor chip
- pad
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
이 발명은 반도체 장치용 패키지의 리드 프레임에 관한 것으로써, 칩 패드간의 간격 및 리드 프레임 인너리드 간격의 한계치로 인하여 주어진 동일한 반도체 칩 면적을 갖는 반도체 칩상에 보다 많은 칩패드를 부여하는데 한계성을 극복하기 위하여, 반도체 리드 프레임의 다이패드를 마름모 형태로 형성하여 배치하고, 이 반도체 리드 프레임상에 동일한 내각을 갖는 마름모 형태의 반도체 칩을 실장하며, 상기 반도체 칩의 패드상에 반도체 리드 프레임의 내각만큼 늘어난 다수개의 칩 패드와 이와 대응되어 형성된 다수개의 인너리드가 와이어 본딩되도록 구성 되었다. 따라서 소정의 내각을 갖는 마름모 형태의 리드 프레임상에 이와 대응되는 마름모형 반도체 칩을 실장함으로써 동일한 반도체 칩 면적내에서 칩 패드수를 배가시켜 인너리드 패턴을 보다 다양하게 구성시킬 수 있는 반도체 장치용 패키지에 적용된다.
Description
제1도는 종래의 반도체 장치용 패키지의 일실시예를 나타내는 평면도,
제2도는 종래의 정사각형 반도체 칩의 레이-아웃을 나타내는 평면도,
제3도는 종래의 반도체 장치용 패키지의 일실시예를 나타내는 요부 확대도,
제4도는 이 발명에 따른 반도체 장치용 패키지의 일실시예를 나타내는 평면도,
제5도는 이 발명에 따른 마름모형 반도체 칩의 레이-아웃을 나타내는 평면도,
제6도는 이 발명에 따른 마름모형 리드 프레임의 일실시예를 나타내는 평면도,
제7도는 이 발명에 따른 마름모 형태의 칩 내각에 따른 칩패드의 적용예를 나타내는 그래프이다.
이 발명은 반도체 장치용 패키지의 리드 프레임에 관한 것으로써, 더욱 상세하게는 소정의 내각을 갖는 마름모 형태의 리드 프레임상에 이와 대응되는 마름모형 반도체 칩을 실장함으로써 정사각형 또는 직사각형 반도체 칩과 동일한 반도체 칩 면적내에서 칩 패드수를 배가시켜 인너리드 패턴을 보다 다양하게 구성시킬 수 있는 반도체 장치용 패키지에 관한 것이다.
최근들어 반도체 패키지 분야에 있어서 반도체 소자 자체에 다기능화를 부여하고, 반도체 칩의 대형화 및 리드수의 다핀화 추세에 따라 반도체 장치의 제조 기술뿐만아니라 그 조립기술의 고도화가 끈임없이 요구되어 왔다. 따라서 하나의 반도체 칩에 여러가지의 기능을 부여하다 보니 이에 대응되는 칩 패드수도 증가하고, 그 사이즈도 증대되어 가고 있는 추세에 있다.
제 1 도는 종래의 반도체 장치용 패키지의 일실시예를 나타내는 평면도이다.
제 1 도를 참조하면, 상기 반도체 장치용 패키지는 정사각형 형태의 반도체 리드 프레임(10)과, 상기 반도체 리드 프레임(10)의 외곽에서 연장되어 서포트바(11)에 의해 지지되어 있는 다이패드(12)와, 상기 다이패드(12)상에 실장되어 있으며 이 반도체 리드 프레임(10)과 동일한 내각을 갖는 동일한 형태의 반도체 칩(13)으로 구성되어 있다.
여기서, 미설명 부호 IA는 반도체 리드 프레임(10)의 사방으로 배열 형성되는 인너리드 영역을 나타내며, L은 한변의 리드 프레임의 길이를 각각 나타낸다.
제 2 도는 종래의 정사각형 반도체 칩의 레이-아웃 평면도를 나타내고 있다.
여기서 상기 정사각형 반도체 칩(13)은 반도체 칩 패드(14)와 패드(14) 사이의 피치(p)와 모서리에서의 칩 패드(14)의 이격거리(a)에 따라 인너리드들의 배치 간격이 정해지며 길이(L)만큼의 범위내에서 인너리드들이 배치된다.
이와 같이 구성된 종래의 반도체 장치용 패키지는 제 3 도의 요부 확대도를 참조하면, 제 2 도에 도시된 정사각형 반도체 칩(13)이 다이패드(12)상에 그대로 실장되고, 소정의 리드 핏치(Pt)로 배열 형성된 인너리드(16)와 칩 패드(14)가 와이어(15)에 의해 전기적으로 연결된다.
그러나, 상기와 같은 종래의 반도체 장치용 패키지를 그래도 적용한 상태에서 리드 프레임의 레이-아웃 폭을 최대로 줄인다 하여도 조립공정중 와이어 본딩때문에 칩 패드간의 간격을 한계치 이하로 줄일 수 없다는 단점이 있다. 또한 반도체 칩에 아무리 칩 패드를 많이 부여하여도 리드 프레임의 인너리드 핏치 한계때문에 리드 프레임 제작에 커다란 어려움이 발생되고 있다.
즉, 종래의 반도체 칩의 형상은 정사각형 또는 직사각형 형태를 취하는데 이 형태의 칩을 일반 반도체 장치용 패키지에 탑재 시키기 위해서는 보통 리드 프레임 패드형상을 칩 형상과 동일하게 구성한다. 또한 상기 반도체 칩상의 패드는 주변에 배열 형성된 인너리드들과 전기적으로 연결하기 위하여 디자인를에 적합하게 적절히 배열 형성되는데, 상기 반도체 칩과 리드 프레임과의 전기적 연결을 위해 리드 프레임 인너리드 패턴도 와이어 본딩에 적절하게 배열 형성되어야 하는 것이다.
따라서 칩 패드간의 간격 및 리드 프레임 인너리드 간격의 한계치로 인하여 주어진 동일한 반도체 칩 면적을 갖는 반도체 칩상에 보다 많은 칩 패드를 부여하는데 한계가 있으며, 반대로 반도체 칩상에 아무리 많은 칩 패드를 부여해도 리드 프레임 인너리드 간격의 한계 때문에 조립이 불가능해 진다는 단점이 있다.
이를 보다 구체적으로 설명하면, 정사각형 형태의 반도체 칩을 예를들어 a값을 40㎛라고 가정하고 반도체 칩 패드의 피치(P)를 120㎛라 하면, 상기 반도체 칩(13)에 최대로 적용시킬 수 있는 칩 패드수(N)는 다음 제 1 식과 같다.
즉, 반도체 칩 싸이즈가 5.0 ×5.0㎟인 경우 반도체 칩의 패드수(N=104)개
까지 부여할 수 있다.
마찬가지로 상기 반도체 칩을 적용시키기 위하여 리드 프레임 패드를 이상적으로 적용할 수 있도록 상기 칩과 동리한 형태인 정사각형 형태를 취한다면 리드 프레임의 인너리드 핏치의 제작 한계에 따른 디자인롤에 상당한 제약을 받게된다.
결과적으로 종래의 반도체 장치용 패키지는 반도체 칩 싸이즈가 5.0 ×5.0㎟인 경우 여기에 수용될 수 있는 반도체 칩의 패드는 164개 이상은 불가능하고 또한 리드 프레임 패드 형성을 정사각형 또는 직사각형 형태를 갖는다면 리드 프레임의 인너리드 디자인 제작과 이를 수용할 수 있는 인너리드수도 상당한 제약을 받게 된다.
따라서 이 발명은 상기와 같은 문제점을 해결하기 위한 것으로 이 발명의 목적은, 정사각형 또는 직사각형 반도체 칩과 동일한 반도체 칩 면적에 보다 많은 반도체 칩의 패드를 부여하고, 리드 프레임도 이와 마찬가지로 디자인의 원활성을 부여하여 보다 많은 인너리드를 부여하여 다기능의 반도체 칩과 이에 적용되는 반도체 장치용 패키지를 제공하는데 있다.
상기한 목적을 달성하기 위한 이 발명에 따른 반도체 장치용 패키지의 특징은, 정사각형 형태의 반도체 리드 프레임과 이 반도체 리드 프레임과 동일한 내각을 갖는 동일한 형태의 반도체 칩과, 상기 반도체 칩상에 배열 형성된 다수개의 칩 패드와, 상기 다수개의 칩 패드와 와이어 본딩되는 다수개의 인너리드를 구비하는 반도체 장치용 패키지에 있어서; 상기 반도체 리드 프레임은 마름모 형태로 형성되어 배치되고, 상기 반도체 리드 프레임상에 동일한 내각을 갖는 마름모 형태의 반도체 칩이 실장되며, 상기 반도체 칩의 패드상에 반도체 리드 프레임의 내각 만큼 늘어난 다수개의 칩 패드와 이와 대응되어 형성된 다수개의 인너리드가 와이어 본딩되어 형성되는 점에 있다.
이하, 이 발명에 따른 반도체 장치용 패키지의 하나의 실시예를 첨부된 도면을 참조하여 상세히 설명한다.
제 4 도는 이 발명에 따른 반도체 장치용 패키지의 일실시예를 나타내는 평면도이다.
제 4 도를 참조하면 이 발명에 있어서, 제 1 도의 종래의 정사각형 또는 직사각형 형태의 반도체 칩 및 리드 프레임의 다이패드 형상과 다른점은 상기 반도체 칩을 마름모 형태의 칩으로 구성시키고 리드 프레임의 패드도 마름모 형태를 취하는 점에 있다.
상기 반도체 장치용 패키지는 본딩에 적합하도록 배열할 수 있는 반도체 리드 프레임(20)의 인너리드 패턴과, 상기 반도체 리드 프레임(20)의 외곽에서 연장되어 서포트 바(21)에 의해 지지되어 있는 마름모 형태의 다이패드(22)와, 상기 다이패드(22)상에 실장되어 있으며 이 반도체 리드 프레임(20)과 동일한 내각을 갖는 동일한 형태의 반도체 칩(23)으로 구성되어 있다.
여기서, 미설명 부호 IA'는 반도체 리드 프레임(20)의 사방으로 배열 형성되는 인너리드 영역을 나타내며, L'는 한변의 리드 프레임의 길이를 각각 나타낸다.
제 5 도는 이 발명에 따른 마름모형 반도체 칩의 레이-아웃의 평면도를 나타내고 있다.
여기서 상기 마름모형 반도체 칩(23)은 반도체 칩 패드(24)와 패드(24) 사이의 피치(p)와 모서리에서의 칩 패드(24)의 이격거리(a)에 따라 인너리드들의 배치 간격이 정해진다. 이때 상기 반도체 칩(23)은 모서리 부분에서 α각을 갖도록 형성되어 있다.
이와 같이 구성된 이 발명에 따른 반도체 장치용 패키지는 제 6 도에 도시된 바와 같이 마름모형 반도체 칩이 다이패드(22)상에 그대로 실장되고, 소정의 α'각을 갖는 다이패드(22) 형상을 하고 있다.
따라서 반도체 칩 및 리드 프레임 패드의 레이-아웃을 실현하기 위해서는 그 내각(α, α')이 50°이상으로 되어야 한다.
즉, 반도체 칩의 내각(α)을 60°로 취했을때와 정사각형 형태의 반도체칩과의 차이를 설명하면, 정사각형 형태의 반도체 칩 써비스가 25㎜(5.0 ×5.0㎟)라고 할때, 정사각형 형태의 반도체 칩과 동일한 마름모 형태의 반도체 칩에 적용시킬 수 있는 칩 패드의 수는 176개까지 가능하다(정사각형 형태일 때는 164개).
이와 같은 마름모 내각에 따라 기대될 수 있는 효과를 다음의 표 1에 나타내었다.
이때, 상기와 같은 표 1을 만족시키기 위한 조건은 a=40㎛, p=120㎛이고로 된다.
이와 같이 표 1에 의해 얻어질 수 있는 효과는 제 7 도에 나타내었다.
제 7 도를 참조하면, 50°근처의 마름모 내각(α)범위내에서 칩 패드의 수가 대략 187개로 되며, 각도가 적어질수록 더 많은 수로 칩 패드가 증대됨을 알수 있다.
여기서 마름모 형태의 반도체 칩을 적용하기 위하여 마름모 형태의 리드 프레임 패드를 구성시켰는데, 그 효과는 마름모 형태의 칩에서 나타난 효과와 동일하게 정사각형 또는 직사각형 리드 프레임 패드와 동일한 면적을 갖는 마름모 형태의 리드 프레임 패드는 외곽 둘레의 길이가 크게되므로 인너리드 패턴의 디자인 영역이 넓어져 보다 많은 인너리드들 삽입할 수 있다.
예를들면, 정사각형 형태의 다이패드를 갖는 리드 프레임에서 인너리드 핏치가 0.2mm일 때 인너리드가 배열될 수 있는 수는 제 4 도에 도시된 바와 같이 β각이 크면 클수록 인너리드가 배열될 수 있는 수는 증가하지만, β=0°라고 가정하고 인너리드가 배열될 수 있는 한변의 길이를 L이라고 하면, 인너리드 폭이 0.125mm이고, L값이 5mm인 경우 한변에 적용할 수 있는 인너리드의 수는 24개인데 반하여 마름모 형태의 α'=60°의 내각을 갖는 패드의 수는 26개까지 수용할 수 있는 장점이 있는 것이다.
다음의 표 2는 마름모 형태의 리드 프레임 패드 내각(α')에 따라 한변(L')에 수용할 수 있는 인너리드의 수를 나타내고 있다.
이때, 상기와 같은 표 1을 만족시키기 위한 조건중 N'는 한변에서 수용할 수 있는 인너리드의 수를 나타내는 것으로 (L'-리드폭)/인너리드 피치에 해당되는 값으로 되며, 여기서 L'=로 된다.
그러나, 상기와 같은 데이타는 β=0°라고 가정한 상태에서 이론적인 값이며, 실질적으로는 이 보다 더 많은 인너리드를 삽입할 수 있다.
상기와 이 발명은 기존의 정사각형 또는 직사각형 형태의 칩 및 리드 프레임 패드 형상을 마름모 형태의 칩으로 구성시킴과 동시에 리드 프레임 패드도 마름모 형태를 취함으로써 정사각형 또는 직사각형과 동일한 면적의 반도체 칩에서 그 칩 패드의 수를 늘릴 수 있고, 이와 동일하게 리드 프레임의 인너리드 패턴을 보다 다양하게 구성시킬 수 있을 뿐만아니라 인너리드수를 늘릴 수 있는 효과가 있다.
Claims (3)
- 정사각형 형태의 반도체 리드 프레임과 이 반도체 리드 프레임과 동일한 내각을 갖는 동일한 형태의 반도체 칩과, 상기 반도체 칩상에 배열 형성된 다수개의 칩 패드와, 상기 다수개의 칩 패드와 와이어 본딩되는 다수개의 인너리드를 구비하는 반도체 장치용 패키지에 있어서; 상기 반도체 리드 프레임은 마름모 형태의 다이패드로 형성되어 배치되고, 상기 반도체 리드 프레임상에 동일한 내각을 갖는 마름모형태의 반도체 칩이 실장되며, 상기 반도체 칩의 패드상에 반도체 리드 프레임의 내각만큼 늘어난 다수개의 칩 패드와 이와 대응되어 형성된 다수개의 인너리드가 와이어 본딩되어 형성되는 반도체 장치용 패키지.
- 제1항에 있어서, 상기 마름모 형태의 반도체 리드 프레임은 그 내각이 50°이상으로 되는 반도체 장치용 패키지.
- 제1항에 있어서, 상기 마름모 형태의 반도체 리드 프레임에 실장되는 반도체 칩은 그 내각이 50°이상으로 되는 반도체 장치용 패키지.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930023495A KR100273981B1 (ko) | 1993-11-06 | 1993-11-06 | 반도체 장치용 패키지 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930023495A KR100273981B1 (ko) | 1993-11-06 | 1993-11-06 | 반도체 장치용 패키지 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950015733A KR950015733A (ko) | 1995-06-17 |
| KR100273981B1 true KR100273981B1 (ko) | 2000-12-15 |
Family
ID=19367463
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930023495A KR100273981B1 (ko) | 1993-11-06 | 1993-11-06 | 반도체 장치용 패키지 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100273981B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100510501B1 (ko) * | 2002-12-05 | 2005-08-26 | 삼성전자주식회사 | 반도체 패키지 검사 장치 및 이를 이용한 검사 방법 |
-
1993
- 1993-11-06 KR KR1019930023495A patent/KR100273981B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100510501B1 (ko) * | 2002-12-05 | 2005-08-26 | 삼성전자주식회사 | 반도체 패키지 검사 장치 및 이를 이용한 검사 방법 |
| US7017428B2 (en) | 2002-12-05 | 2006-03-28 | Samsung Electronics Co., Ltd. | Test kit for semiconductor package and method for testing semiconductor package using the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR950015733A (ko) | 1995-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5250840A (en) | Semiconductor lead frame with a chip having bonding pads in a cross arrangement | |
| JPH04307943A (ja) | 半導体装置 | |
| US6121690A (en) | Semiconductor device having two pluralities of electrode pads, pads of different pluralities having different widths and respective pads of different pluralities having an aligned transverse edge | |
| US6313519B1 (en) | Support for semiconductor bond wires | |
| KR100273981B1 (ko) | 반도체 장치용 패키지 | |
| US6323548B1 (en) | Semiconductor integrated circuit device | |
| JPH0783035B2 (ja) | 半導体装置 | |
| US6621150B1 (en) | Lead frame adaptable to the trend of IC packaging | |
| JPH0661289A (ja) | 半導体パッケージ及びこれを用いた半導体モジュール | |
| JPH02253650A (ja) | リードフレーム | |
| KR960004872Y1 (ko) | 직사각형 다이를 탑재하기 위한 플라스틱 쿼드 플랫 패키지의 리드 프레임 구조 | |
| US20020121682A1 (en) | Strapless lead frame | |
| KR0137068B1 (ko) | 리드 프레임 | |
| KR100525091B1 (ko) | 반도체 패키지 | |
| KR0129132Y1 (ko) | I.c 패캐이지 | |
| KR20010046078A (ko) | 리드 온 칩 타입 반도체 패키지 | |
| JP2803260B2 (ja) | 半導体装置の製造方法 | |
| KR0129004Y1 (ko) | 리드 프레임 | |
| JP2006261575A (ja) | Ｄｉｐ型半導体装置 | |
| JPH034043Y2 (ko) | ||
| JPH0794657A (ja) | リ−ドフレ−ム及びそのリ−ドフレ−ムを用いた樹脂封止型半導体装置 | |
| JPS649734B2 (ko) | ||
| JPH0513658A (ja) | 半導体装置用リードフレーム | |
| JPH03238839A (ja) | 半導体集積回路装置 | |
| JPH0738040A (ja) | リードフレームとその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060830 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |