KR100272069B1 - 전자장치의 패키지화 방법 및 전자장치 패키지 - Google Patents

전자장치의 패키지화 방법 및 전자장치 패키지 Download PDF

Info

Publication number
KR100272069B1
KR100272069B1 KR1019970008776A KR19970008776A KR100272069B1 KR 100272069 B1 KR100272069 B1 KR 100272069B1 KR 1019970008776 A KR1019970008776 A KR 1019970008776A KR 19970008776 A KR19970008776 A KR 19970008776A KR 100272069 B1 KR100272069 B1 KR 100272069B1
Authority
KR
South Korea
Prior art keywords
substrate
electrically conductive
electronic device
single layer
coating
Prior art date
Application number
KR1019970008776A
Other languages
English (en)
Other versions
KR970077383A (ko
Inventor
제임스 워렌 윌슨
Original Assignee
포만 제프리 엘
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포만 제프리 엘, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 포만 제프리 엘
Publication of KR970077383A publication Critical patent/KR970077383A/ko
Application granted granted Critical
Publication of KR100272069B1 publication Critical patent/KR100272069B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S29/00—Metal working
    • Y10S29/012—Method or apparatus with electroplating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49149—Assembling terminal to base by metal fusion bonding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

볼 그리드 어레이 패키지의 형태의 전자장치 패키지는 함께 전기적으로 접속된 트레이스 라인, 와이어 본드 패드 및 솔더 볼 패드를 갖는 회로를 포함한 단일층의 전도성 재료를 부가하는 것에 의하여 형성된다. 폴리이미드 라미네이트 기판상에서 박막 회로화 기술을 사용하여, 단일층에 전자장치의 100개 이상의 입력/출력 접점을 수용한다. 따라서, 이러한 전자장치 패키지는 다중 전도성 층의 볼 그리드 어레이 패키지에 존재하는 것과 같은 비아 또는 다른 전도성 형태의 관통 구멍을 구비하지 않는다.

Description

전자장치의 패키지화 방법 및 전자장치 패키지{BALL GRID ARRAY HAVING NO THROUGH HOLES OR VIA INTERCONNECTIONS}
본 발명은 관통 구멍 또는 비아 상호접속부(through holes or via interconnections)가 필요없는 볼 그리드 어레이(ball grid array)를 이용하여, 집적 회로와 같은 전자장치를 패키지화하기 위한 방법 및 장치에 관한 것이다.
집적 회로와 같은 전자장치로부터 연장되는 입력/출력 리드선의 갯수의 증가와 더불어, 볼 그리드 어레이(BGA) 패키지가 개발되어 왔다. BGA 패키지는 패키지화된 전자장치의 형태이며, 이러한 유형의 패키지화된 전자장치에 있어서, 집적 회로 칩과 같은 적어도 하나의 전자장치는 기판에 장착되고, 또 패키지화된 전자장치의 일부분이 아닌 전기 전도성 재료, 예를 들어 인쇄 회로기판(PCB)과의 전기적 접속은 기판의 표면상에 위치되는 솔더 볼(solder balls)의 어레이에 의해 형성된다.
BGA 패키지를 제조하기 위해 사용된 현재의 PCB 기술은 폭이 3밀(mils) 또는 그 이상인 전도성 트레이스 라인(conductive trace lines)을 형성한다. 이러한 트레이스 라인의 폭을 제한하는 것은 BGA 기판에 부착된 전도성 재료의 각 층용의 입력/출력 리드선의 갯수를 제한하게 한다. 따라서, 100개 이상의 입력/출력 리드선이 필요한 전자장치는 각 층이 함께 전기적으로 접속되어야 하는 전도성 재료의 다수층이 요구된다. 다음에, 이것은 각 전도성 층을 상호접속하기 위한 관통 구멍 및/또는 비아(vias)를 형성하는 것을 요구한다. 다수의 전도성 층과, 관통 구멍이나 비아를 구비한 BGA 패키지의 예는 미국 특허 제 5,355,283 호에 기술되어 있다.
관통 구멍의 드릴링(through hole drilling) 및/또는 비아의 형성은 고가의 PCB 작업중 하나이다. 각층의 상호접속은 PCB에 대한 비용을 증가시킨다. 또한, 한층을 가로질러 관통 구멍 아래로 그리고 다른 층을 가로질러 뒤로 이동해야 하는 회로는 단일층을 가로질러 직접 이동할 수 있는 회로보다 전기적 성능이 매우 나쁘다. 진공 금속화법(vaccum metallization)과 같은 박막 회로화 공정은 전기도금법을 이용하여 성취될 수 있는 것보다 작은 폭을 갖는 전도성 트레이스(conductive traces)를 형성하는데 사용되어 오고 있다.
박막 회로화 기술중 중요한 하나는 증착법 또는 스퍼터링에 의해 기판상에 전도성 재료를 침착시키는 것이다. 스퍼터링 또는 증착법은 박형 레지스트(thin resists)와 함께 조합하여 사용하는 경우에 1밀 정도의 폭을 갖는 트레이스를 형성하도록 규정될 수 있는 매우 박형의 균일한 전도성 재료층을 침착시킬 수 있다. 스퍼터링 및 증착법의 제한사항은 이들이 매우 고온 공법이라는 것이다. 전도성 재료가 침착되는 기판은 자주 500℃의 온도에 도달한다. 따라서, 박막 회로화를 위한 기판은 통상적으로 세라믹과 같은 고온 재료로 된다. 또한, 폴리이미드의 박막은 박막 회로의 다수층을 제조하기 위해서 스퍼터링된 금속막 및 감산 회로화(substractive circuitization)와 조합하여 사용하여 왔다.
100개 이상의 입력/출력 리드선을 구비한 전자장치를 제조하기 위해서는 폭이 1밀 이하인 트레이스 라인을 갖는 전도성 트레이스, 와이어 본드 패드 및 솔더 볼 패드와 같은 회로의 단일층을 구비한 BGA 패키지가 필요하다. 이러한 볼 그리드 어레이 패키지는 진공 금속화법과 같은 박막 회로화 공정을 이용함으로써 형성될 수 있다.
따라서, 본 발명은 제 1 표면 및 반대의 제 2 표면을 구비한 기판을 제공하는 단계와, 상기 기판의 제 1 표면상에 단일층의 전기 전도성 회로를 형성하는 단계와, 상기 기판내에 개구부를 제공하는 단계와, 상기 기판의 제 2 표면에 열전도성 부재를 고정하는 단계와, 상기 전자장치가 기판의 개구부내에 위치되도록 상기 전자장치를 열전도성 부재에 고정하는 단계와, 상기 전자장치를 상기 단일층의 전기 전도성 회로에 전기적으로 접속하는 단계를 포함하는 전자장치를 패키지화하는 방법을 제공한다.
또한, 본 발명은 제 1 표면 및 반대의 제 2 표면을 구비한 기판과, 상기 제 1 표면상에 진공 금속화된 단일층의 전기 전도성 회로를 포함한 패키지화된 전자장치를 제공한다. 기판은 개구부를 포함하며, 또한 제 2 표면에 고정된 열전도성 부재가 제공된다. 전자장치는 그것이 기판의 개구부내에 위치되도록 열전도성 부재에 고정되고, 또 상기 전자장치는 단일층의 전기 전도성 회로에 전기적으로 접속된다.
본 발명의 주요 이점은 관통 구멍 및 비아 상호접속부를 배제하는 것이다.
본 발명의 다른 이점은 드릴되고 도금된 관통 구멍 접속부 및 비아를 배제함으로써, 제조 비용을 낮추고 그리고 전자장치의 전기적 성능을 개선한다는 것이다.
도 1은 본 발명에 따른 볼 그리드 어레이(BGA) 패키지의 부분 절결도,
도 2는 도 1의 볼 그리드 어레이(BGA) 패키지의 단면도,
도 3 내지 도 10은 본 발명에 따른 전자장치를 패키지화하는 방법에서의 단계를 도시하는 개략도.
도면의 주요 부분에 대한 부호의 설명
10 : 전자장치 패키지 12 : 기판
14 : 제 1 표면 16 : 제 2 표면
18 : 단일층의 전도성 재료 또는 회로 20 : 트레이스 라인
22 : 와이어 본드 패드 24 : 솔더 볼 패드
26 : 개구부 28 : 열전도성 부재
30 : 전자장치 32 : 접점
도 1 및 도 2를 참조하면, 본 발명에 따른 전자장치 패키지(10)가 도시되어 있다. 전자장치 패키지(10)는 또한 볼 그리드 어레이(BGA) 패키지로서 알려져 있다. 전자장치 패키지(10)는 제 1 표면(14) 및 반대의 제 2 표면(16)을 구비한 기판(12)을 포함한다. 기판(12)은 유전성 재료, 즉 폴리이미드 라미네이트, 에폭시 라미네이트 또는 시안산염 라미네이트(이것에 제한되는 것은 아님)와 같은 유기 재료로 이루어진 비전기전도성 재료로 구성된다. 그러나, 약 15밀(mil) 두께의 폴리이미드 라미네이트가 기판(12)용으로 양호하다. 폴리이미드 라미네이트는 폴리이미드 수지와, 유리 직물과 같은 보강 재료로 구성되며, 또한 보강 및/또는 전기성능 향상을 위해 구리 평면 또는 평면들, 즉 부상 접지 평면을 구비할 수도 있다. 또한, 전자장치 패키지(10)는 제 1 표면(14)상에 단일층(18)의 진공 금속화된 전기 전도성 재료 또는 회로를 포함한다. 전기 전도성 층(18)은 트레이스 라인(20), 와이어 본드 패드(22) 및 솔더 볼 패드(24)를 함께 전기적으로 접속한 회로를 포함한다. 기판(12)은 개구부(26)를 포함한다. 더우기, 전자장치 패키지(10)는 기판(12)의 제 2 표면(16)에 고정된 열전도성 부재(28)를 포함한다. 열전도성 부재(28)는 0.010인치의 두께를 갖지만, 필요한 열 소산을 이루기 위해서 보다 두껍거나 보다 얇게 할 수도 있다.
바람직한 실시예에서, 열전도성 부재(28)는 구리로 제조된다. 열전도성 부재(28)는 열을 소산시키며, 또 때로는 열 발산기라고도 한다. 열전도성 부재(28)를 기판(12)에 고정하기 위해 내열성 접착제가 사용된다. 전자장치(30)는 그 전자장치(30)가 실질적으로 기판(12)의 개구부(26)내에 위치되도록 열전도성 부재(28)에 고정된다. 전자장치(30)는 접점(32)을 갖는 집적 회로 및/또는 반도체 다이와 같은 전기적 기재 부품일 수 있다. 바람직한 실시예에서, 전자장치(30)는 100개 이상의 접점(32)을 갖는다. 전기 전도성 본드 와이어(34)는 일단부에서 전자장치(30)의 접점(32)에 와이어 본딩되고 그리고 타단부에서 와이어 본드 패드(22)에 와이어 본딩되어, 접점(32)을 와이어 본드 패드(22)에 전기적으로 접속한다. 전자장치(30)는 내열성 접착제를 이용하여, 열전도성 부재(28)에 고정된다. 또한, 전자장치 패키지(10)는 각 솔더 볼 패드(24)에 전기적으로 접속된 솔더 볼(36)을 포함한다. 전자장치 패키지(10)는 전자장치(30), 개구부(26) 및 제 1 표면(14)상의 와이어 본드 패드(22)를 덮는 밀봉재(encapsulant)(38)를 포함하여, 열전도성 부재(28)와 밀봉재(38)사이에 전자장치(30)를 밀폐하여 밀봉한다.
트레이스 라인(20), 와이어 본드 패드(22) 및 솔더 볼 패드(24)를 포함하는 전기 전도성 재료의 단일층(18)은 제 1 표면상에 단일체의 Cr/Cu/Cr 층을 형성하기 위해서 제 1 표면(14)상의 제 1 Cr 피복물, 상기 제 1 Cr 피복물상의 Cu 피복물 및 상기 Cu 피복물상의 제 2 Cr 피복물을 포함한다. 상기 단일층(18)의 두께는 0.5밀(mil) 이하가 바람직하다. 바람직하게, 트레이스 라인(20)의 폭은 1밀(mil) 이하인 것이 바람직하며, 이것은 인쇄 회로기판 제조 기술분야에 공지된 바와 같이 진공 금속화 기술 및 감산 회로화 기술과 같은 박막 회로화 공정을 이용함으로써 달성될 수 있다. 트레이스 라인(20)사이의 거리는 대략 1밀이다. 이러한 방법에서, 15㎜ 내지 50㎜ × 15㎜ 내지 50㎜ 크기 범위인 풋프린트(footprint) 또는 기판(12)을 구비한 전자장치 패키지(10)는 단지 단일층(18)의 회로를 이용하여 100개 이상의 입력/출력 리드선 또는 접점(32)을 갖는 전자장치(30)를 구비할 수 있으므로, 관통 구멍 또는 비아가 필요하지 않게 한다.
도 3 내지 도 9를 참조하면, 본 발명에 따른 전자장치(30)를 패키지화하는 방법이 도시되어 있다. 도 1 및 도 2에서 사용한 참조부호와 같거나 유사한 것으로 도 3 내지 도 9에 사용한 참조부호는 동일 또는 유사한 부품을 나타낸다. 단계(210)에서, 제 1 표면(14) 및 반대의 제 2 표면(16)을 구비한 기판(12)은 도 3에 도시한 바와 같이 제공된다. 단계(220)(도 4 참조)에서, 전기 전도성 재료 또는 회로의 단일층(18)이 기판(12)의 제 1 표면(14)상에 형성된다. 단일층의 전기 전도성 재료는 트레이스 라인(20), 와이어 본드 패드(22) 및 솔더 볼 패드(24)를 포함한다. 상기 단계(220)는 진공 금속화법을 이용하여 기판(12)의 제 1 표면(14)상에 전기 전도성 재료(18)를 침착시키고, 그 다음에 전기 전도성 재료의 부분을 제거하여 트레이스 라인(20), 솔더 볼 패드(24) 및 와이어 본드 패드(22)를 형성하는 단계를 포함한다. 트레이스 라인(20), 솔더 볼 패드(24) 및 와이어 본드 패드(22)는, 각기 서로 전기적으로 접속되도록 형성된다. 전기 전도성 재료를 제거하는 것은 본 기술 분야에 공지된 레지스트 및 에칭 공정 또는 감산 회로화 기술(subtractive circuitization techniques)을 이용할 수도 있다. 이러한 방법에서, 단계(220)는 1밀 이하의 폭을 갖는 트레이스 라인을 형성하는 단계를 더 포함한다. 또한, 단계(220)는 0.5밀 이하의 두께를 갖는 회로의 단일층(18)을 형성하는 단계를 포함한다. 단계(220)는 진공 금속화법에 의해 침착된 전기 전도성 재료의 두께를 증가시키도록 전기 도금법을 이용하여 전기 전도성 재료를 더 침착시키는 단계를 포함한다.
단계(220)는 제 1 표면(14)상에 단일체의 Cr/Cu/Cr 층을 형성하기 위해서 제 1 표면(14)상에 제 1 Cr 피복물을 스퍼터링하는 단계와, 상기 제 1 Cr 피복물상에 Cu 피복물을 스퍼터링하는 단계와, 상기 Cu 피복물상에 제 2 Cr 피복물을 스퍼터링하는 단계를 더 포함한다. 단계(210)는 유기 재료, 바람직하게는 폴리이미드 라미네이트 재료로 형성된 기판(12)을 제공하는 단계를 더 포함한다.
도 5를 참조하면, 단계(230)는 기판(12)내에 개구부(26)를 펀칭하는 단계를 포함한다. 단계(240)에서는, 열전도성 부재(28)가 내열성 접착제 또는 아교를 이용하여 기판(12)의 제 2 표면(16)에 고정된다. 도 7에 도시한 바와 같은 단계(250)에서, 전자장치(30)는 열전도성 접착제 또는 아교를 이용하여 열전도성 부재(28)에 고정되어, 전자장치(30)가 기판(12)의 개구부(32)내에 위치된다. 단계(260)(도 8 참조)에서, 와이어 본드(34)가 본 기술분야에 공지된 바와 같이 와이어 본딩법에 의해 제 1 단부에서 전자장치(30)의 접점(32)에 전기적으로 접속되고 그리고 반대 단부에서 와이어 본드 패드(22)에 전기적으로 접속된다.
도 9는 전자장치(30), 와이어 본드(34), 개구부(26) 및 와이어 본드 패드(22)가 에폭시와 같은 전기 절연성 재료로 밀봉화되는 단계(270)를 도시한 것이다. 도 10에 도시한 단계(280)에서, 솔더 볼이 각 솔더 볼 패드(24)상에 형성된다.
본 발명과 그 장점을 상세하게 설명하였지만, 다양한 변경, 대체 및 변화가 첨부된 특허청구범위에 규정된 바와 같은 본 발명의 정신 및 범위를 벗어남이 없이 이루어질 수 있음을 이해하여야 한다..
본 발명은 전기적으로 서로 접속된 트레이스 라인, 와이어 본드 패드 및 솔더 볼 패드를 갖는 회로를 구비한 단일층의 전도성 재료를 기판상에 형성하는 것에 의하여, 다수의 전도성 층 및 비아 및 관통구멍을 배제함으로써, 제조 비용을 낮출 수 있으며, 전자장치의 전기적 성능을 개선하는 효과가 있다.

Claims (33)

  1. 전자장치를 패키지화하는 방법에 있어서,
    ① 보강 재료가 포함된 라미네이트를 포함하며, 제 1 표면 및 반대의 제 2 표면을 구비한 기판을 제공하는 단계와,
    ② 상기 기판의 제 1 표면상에 단일층의 전기 전도성 회로(a single layer of electrically conductive circuitry)를 형성하는 단계―상기 단일층은 진공 금속화법에 의해 형성되고, 두께가 0.5밀 미만이며, 1밀 미만의 폭을 갖는 전도성 트레이스 라인을 포함하고, 상기 기판은 상기 단일층의 전기 전도성 회로에 상호 접속하기 위한 관통 구멍이나 비아가 제거되어 있음―와,
    ③ 상기 전자 장치를 수신하기 위해 기판내에 개구부를 제공하는 단계와,
    ④ 상기 기판의 제 2 표면에 열전도성 부재를 고정하는 단계와,
    ⑤ 상기 전자장치가 기판의 개구부내에 위치되도록 상기 전자장치를 상기 열전도성 부재에 고정하는 단계와,
    ⑥ 상기 전자장치를 상기 제 1 표면에 위치한 와이어 본드 패드에 전기적으로 접속하는 단계를 포함하는 전자장치의 패키지화 방법.
  2. 제 1 항에 있어서,
    상기 전기 전도성 회로의 단일층을 형성하는 단계는 진공 금속화법(a vacuum metallization process)을 이용하여 상기 기판의 제 1 표면상에 전기 전도성 재료를 침착하는 단계를 포함하는 전자장치의 패키지화 방법.
  3. 제 1 항에 있어서,
    상기 단일층의 전기 전도성 회로를 형성하는 단계는, 부가적인 전기 도금법을 이용하여 전기 전도성 재료를 침착하여, 0.5밀 미만의 진공 금속화법에 의해 침착된 전기 전도성 재료의 두께를 증가시키는 단계를 포함하는 전자장치의 패키지화 방법.
  4. 제 1 항 또는 제 3 항에 있어서,
    상기 단일층의 전기 전도성 회로를 형성하는 단계는 트레이스 라인(trace lines), 솔더 볼 패드(solder ball pads) 및 와이어 본드 패드(wire bond pads)를 형성하도록 상기 전기 전도성 재료의 부분을 제거하는 단계를 포함하는 전자장치의 패키지화 방법.
  5. 제 1 항에 있어서,
    상기 전기 전도성 회로의 단일층을 형성하는 단계는 상기 제 1 표면상에 단일체의 Cr/Cu/Cr층을 형성하기 위해서 상기 제 1 표면상에 제 1 Cr 피복물을 스퍼터링하는 단계와, 상기 제 1 Cr 피복물상에 Cu 피복물을 스퍼터링하는 단계와, 상기 Cu 피복물상에 제 2 Cr 피복물을 스퍼터링하는 단계를 포함하는 전자장치의 패키지화 방법.
  6. 제 1 항에 있어서,
    상기 기판을 제공하는 단계는, 유기 재료로 형성된 기판, 또는 폴리이미드 재료로 형성된 기판을 제공하는 단계를 포함하는 전자장치의 패키지화 방법.
  7. 제 1 항에 있어서,
    상기 기판을 제공하는 단계는 폴리이미드 재료로 형성된 기판을 제공하는 단계를 포함하는 전자장치의 패키지화 방법.
  8. 제 1 항에 있어서,
    상기 개구부를 제공하는 단계는 펀칭에 의해 상기 개구부를 제공하는 단계를 포함하는 전자장치의 패키지화 방법.
  9. 제 1 항에 있어서,
    상기 열전도성 부재를 고정하는 단계는 접착제를 이용하여 상기 기판의 제 2 표면에 상기 열전도성 부재를 고정하는 단계를 포함하는 전자장치의 패키지화 방법.
  10. 제 1 항에 있어서,
    상기 전자장치를 고정하는 단계는 접착제를 이용하여 상기 열전도성 부재에 상기 전자장치를 고정하는 단계를 포함하는 전자장치의 패키지화 방법.
  11. 제 1 항에 있어서,
    상기 전자장치를 접속하는 단계는 와이어 본딩에 의해 상기 전자장치를 상기 단일층의 전기 전도성 회로에 전기적으로 접속하는 단계를 포함하는 전자장치의 패키지화 방법.
  12. 제 1 항에 있어서,
    각 솔더 볼 패드상에 솔더 볼을 형성하는 단계를 더 포함하는 전자장치의 패키지화 방법.
  13. 제 1 항에 있어서,
    상기 전자장치를 전기 절연재로 밀봉화하는 단계를 더 포함하는 전자장치의 패키지화 방법.
  14. 제 1 항에 있어서,
    상기 전기 전도성 회로의 단일층을 형성하는 단계는 1밀(mil)이하의 폭을 갖는 전기 전도성 트레이스 라인을 형성하는 단계를 포함하는 전자장치의 패키지화 방법.
  15. 제 1 항에 있어서,
    상기 기판을 제공하는 단계는, 크기에 있어서, 폭이 15㎜ 내지 50㎜이고 길이가 15㎜ 내지 50㎜ 범위인 기판을 제공하는 단계를 포함하는 전자장치의 패키지화 방법.
  16. 제 15 항에 있어서,
    상기 단일층의 전기 전도성 회로를 형성하는 단계는 100개 이상의 트레이스 라인을 형성하는 단계를 포함하는 전자장치의 패키지화 방법.
  17. 제 1 항에 있어서,
    상기 전기 전도성 회로의 단일층을 형성하는 단계는 0.5밀 이하의 두께를 갖는 전기 전도성 회로의 단일층을 형성하는 단계를 포함하는 전자장치의 패키지화 방법.
  18. 단일층의 전기 전도성 회로를 포함하는 신호층을 갖는 볼 그리드 상호 접속을 이용하되, 상기 신호층은 신호층과 신호를 상호 접속하기 위한 관통홀이나 비아가 필요치 않는 전자장치 패키지에 있어서,
    ① 유기 재료 및 보강 재료를 포함하는 라미네이트를 포함하고, 제 1 표면 및 반대의 제 2 표면을 갖는 기판―상기 단일층은 상기 기판위에 진공 금속화법에 의해 형성되고, 두께가 0.5밀 미만이며,1밀 미만의 폭을 갖는 트레이스 라인을 포함하고, 상기 기판은 상기 전자 장치를 수신하기 위한 개구부를 포함하되, 관통 구멍이나 비아를 포함하고 있지 않음―과,
    ② 상기 제 2 표면에 고정된 열전도성 부재와,
    ③ 상기 기판의 상기 개구부내에 위치되도록 상기 열전도성 부재에 고정되는 전자장치와,
    ④ 상기 제 1 표면상에 위치한 와이어 본드 패드를 포함하고,
    상기 전자 장치는, 상기 제 1 표면상에 위치한 와이어 본드 패드에 의해, 상기 전기 전도성 회로와 전기적으로 결합되는,
    전자장치 패키지.
  19. 제 18 항에 있어서,
    상기 기판은 유기 재료로 형성되는 전자 장치 패키지.
  20. 제 18 항에 있어서,
    상기 기판은 폴리이미드로 형성되는 전자장치 패키지.
  21. 제 18 항에 있어서,
    상기 단일층의 전기 전도성 회로는 상기 제 1 표면상에 단일체의 Cr/Cu/Cr 층을 형성하기 위해서 상기 제 1 표면상의 제 1 Cr 피복물, 상기 제 1 Cr 피복물상의 Cu 피복물 및 상기 Cu 피복물상의 제 2 Cr 피복물을 포함하는 전자장치 패키지.
  22. 제 18 항에 있어서,
    상기 전기 전도성 회로의 단일층의 두께는 0.5밀 이하인 전자장치 패키지.
  23. 제 18 항에 있어서,
    상기 전기 전도성 회로의 단일층은 1밀 이하의 폭을 갖는 전기 전도성 트레이스 라인을 포함하는 전자장치 패키지.
  24. 제 23 항에 있어서,
    상기 기판의 크기는 15㎜ 내지 50㎜ × 15㎜ 내지 50㎜ 범위에 있는 전자장치 패키지.
  25. 제 24 항에 있어서,
    상기 단일층의 전기 전도성 회로는 100개 이상의 트레이스 라인을 포함하는 전자장치 패키지.
  26. 제 18 항에 있어서,
    상기 기판의 두께가 15밀인 전자장치 패키지.
  27. 제 18 항에 있어서,
    상기 열전도성 부재를 상기 제 2 표면에 고정하기 위해 그리고 상기 전자장치를 열전도성 부재에 고정하기 위한 열 접착제를 더 포함하는 전자장치 패키지.
  28. 제 18 항에 있어서,
    상기 단일층의 전기 전도성 회로는 함께 전기적으로 접속된 트레이스 라인, 와이어 본드 패드 및 솔더 볼 패드를 포함하는 전자장치 패키지.
  29. 제 18 항에 있어서,
    상기 전자장치는 100개 이상의 입력/출력 접점을 포함하는 전자장치 패키지.
  30. 제 29 항에 있어서,
    상기 접점은 상기 와이어 본드 패드에 와이어 본딩된 전자장치 패키지.
  31. 제 28 항에 있어서,
    각 솔더 볼 패드에 전기적으로 접속된 솔더 볼을 더 포함하는 전자장치 패키지.
  32. 제 18 항에 있어서,
    상기 전자장치, 상기 개구부 및 상기 기판의 상기 제 1 표면의 일부분을 덮는 밀봉재(an encapsulant)를 더 포함하는 전자장치 패키지.
  33. 제 18 항에 있어서,
    상기 열전도성 부재는 Cu를 포함하는 전자장치 패키지.
KR1019970008776A 1996-05-31 1997-03-14 전자장치의 패키지화 방법 및 전자장치 패키지 KR100272069B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US65792096A 1996-05-31 1996-05-31
US8/657,920 1996-05-31

Publications (2)

Publication Number Publication Date
KR970077383A KR970077383A (ko) 1997-12-12
KR100272069B1 true KR100272069B1 (ko) 2000-12-01

Family

ID=24639189

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970008776A KR100272069B1 (ko) 1996-05-31 1997-03-14 전자장치의 패키지화 방법 및 전자장치 패키지

Country Status (5)

Country Link
US (1) US5966803A (ko)
EP (1) EP0810654A1 (ko)
JP (1) JP3158073B2 (ko)
KR (1) KR100272069B1 (ko)
TW (1) TW327247B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6172419B1 (en) * 1998-02-24 2001-01-09 Micron Technology, Inc. Low profile ball grid array package
US6164993A (en) * 1999-02-12 2000-12-26 Micron Technology, Inc. Zero insertion force sockets using negative thermal expansion materials
US6198166B1 (en) * 1999-07-01 2001-03-06 Intersil Corporation Power semiconductor mounting package containing ball grid array
US6643918B2 (en) * 2000-04-17 2003-11-11 Shielding For Electronics, Inc. Methods for shielding of cables and connectors
US6471525B1 (en) * 2000-08-24 2002-10-29 High Connection Density, Inc. Shielded carrier for land grid array connectors and a process for fabricating same
US6673710B1 (en) 2000-10-13 2004-01-06 Bridge Semiconductor Corporation Method of connecting a conductive trace and an insulative base to a semiconductor chip
TW579581B (en) * 2001-03-21 2004-03-11 Ultratera Corp Semiconductor device with chip separated from substrate and its manufacturing method
AU2007246215B2 (en) * 2001-03-21 2010-05-27 United Test Center Inc Semi Conductor Device and Method for Fabricating The Same
WO2014114003A1 (en) * 2013-01-28 2014-07-31 Sandisk Information Technology (Shanghai) Co., Ltd. Semiconductor device including embedded controller die and method of making same
US9245835B1 (en) 2013-07-31 2016-01-26 Altera Corporation Integrated circuit package with reduced pad capacitance

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5376588A (en) * 1992-12-10 1994-12-27 Pendse; Rajendra D. Method for making high pin count package for semiconductor device
US5420460A (en) * 1993-08-05 1995-05-30 Vlsi Technology, Inc. Thin cavity down ball grid array package based on wirebond technology

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56118209A (en) * 1980-02-20 1981-09-17 Hitachi Ltd Conductor
US4517051A (en) * 1982-12-27 1985-05-14 Ibm Corporation Multi-layer flexible film module
JPH04256342A (ja) * 1991-02-08 1992-09-11 Toshiba Corp 半導体パッケージ
US5209817A (en) * 1991-08-22 1993-05-11 International Business Machines Corporation Selective plating method for forming integral via and wiring layers
JPH05160290A (ja) * 1991-12-06 1993-06-25 Rohm Co Ltd 回路モジュール
US5216806A (en) * 1992-09-01 1993-06-08 Atmel Corporation Method of forming a chip package and package interconnects
US5340771A (en) * 1993-03-18 1994-08-23 Lsi Logic Corporation Techniques for providing high I/O count connections to semiconductor dies
US5355283A (en) * 1993-04-14 1994-10-11 Amkor Electronics, Inc. Ball grid array with via interconnection
US5397921A (en) * 1993-09-03 1995-03-14 Advanced Semiconductor Assembly Technology Tab grid array
US5583378A (en) * 1994-05-16 1996-12-10 Amkor Electronics, Inc. Ball grid array integrated circuit package with thermal conductor
WO1996008037A1 (en) * 1994-09-06 1996-03-14 Sheldahl, Inc. Printed circuit substrate having unpackaged integrated circuit chips directly mounted thereto and method of manufacture

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5376588A (en) * 1992-12-10 1994-12-27 Pendse; Rajendra D. Method for making high pin count package for semiconductor device
US5420460A (en) * 1993-08-05 1995-05-30 Vlsi Technology, Inc. Thin cavity down ball grid array package based on wirebond technology

Also Published As

Publication number Publication date
KR970077383A (ko) 1997-12-12
TW327247B (en) 1998-02-21
EP0810654A1 (en) 1997-12-03
JP3158073B2 (ja) 2001-04-23
US5966803A (en) 1999-10-19
JPH1056101A (ja) 1998-02-24

Similar Documents

Publication Publication Date Title
US6377461B1 (en) Power electronic module packaging
US7098533B2 (en) Printed circuit board with a heat dissipation element and package comprising the printed circuit board
KR100395862B1 (ko) 플립 칩형 반도체 장치 및 플립 칩형 반도체 장치 제조 방법
US5289346A (en) Peripheral to area adapter with protective bumper for an integrated circuit chip
US6477046B1 (en) Ball grid array package and method using enhanced power and ground distribution circuitry
KR960013632B1 (ko) 다중칩 집적회로 패키징 구성 및 방법
US5357672A (en) Method and system for fabricating IC packages from laminated boards and heat spreader
US6277672B1 (en) BGA package for high density cavity-up wire bond device connections using a metal panel, thin film and build up multilayer technology
JPH0546981B2 (ko)
US7838380B2 (en) Method for manufacturing passive device and semiconductor package using thin metal piece
US6331447B1 (en) High density flip chip BGA
US20180130732A1 (en) Electronics package having a multi-thickness conductor layer and method of manufacturing thereof
US6586846B2 (en) Low cost decal material used for packaging
KR100272069B1 (ko) 전자장치의 패키지화 방법 및 전자장치 패키지
US10770444B2 (en) Electronics package having a multi-thickness conductor layer and method of manufacturing thereof
US6855573B2 (en) Integrated circuit package and manufacturing method therefor with unique interconnector
US10553556B2 (en) Electronics package having a multi-thickness conductor layer and method of manufacturing thereof
US20020063331A1 (en) Film carrier semiconductor device
JP3284969B2 (ja) 多層配線基板
US20240038619A1 (en) Thermally enhanced embedded die package
US20180130731A1 (en) Electronics package having a multi-thickness conductor layer and method of manufacturing thereof
JPH0645763A (ja) 印刷配線板
KR0155438B1 (ko) 멀티칩 모듈 및 그의 제조방법
CN117747553A (zh) 内埋元件的封装结构
JPS62118549A (ja) 低容量パツケ−ジ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030730

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee