KR100271640B1 - 반도체 패키지 및 그 적층구조 - Google Patents

반도체 패키지 및 그 적층구조 Download PDF

Info

Publication number
KR100271640B1
KR100271640B1 KR1019970075452A KR19970075452A KR100271640B1 KR 100271640 B1 KR100271640 B1 KR 100271640B1 KR 1019970075452 A KR1019970075452 A KR 1019970075452A KR 19970075452 A KR19970075452 A KR 19970075452A KR 100271640 B1 KR100271640 B1 KR 100271640B1
Authority
KR
South Korea
Prior art keywords
lead
heat sink
package
semiconductor
semiconductor chip
Prior art date
Application number
KR1019970075452A
Other languages
English (en)
Other versions
KR19990055506A (ko
Inventor
김철홍
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019970075452A priority Critical patent/KR100271640B1/ko
Publication of KR19990055506A publication Critical patent/KR19990055506A/ko
Application granted granted Critical
Publication of KR100271640B1 publication Critical patent/KR100271640B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 반도체 패키지 및 그 적층구조에 관한 것으로, 종래 기술은 패들, 반도체 칩, 인너리드, 와이어를 감싸도록 에폭시로 몰딩하여 그 부피가 증가하게 되어 적층밀도를 높이기 위해 적층하고자 하는 제 2패키지를 제 1패키지에 밀착하게 적층함으로써 패키지의 작동시 발생하는 열이 방출되지 못하고 인접한 패키지의 열을 상승시킴으로써 패키지의 불량을 초래하는 바, 이에 본 발명은 상면에 칩 패드가 형성된 반도체칩과, 상기 반도체 칩의 칩 패드에 전기적으로 연결되어 하향 및 외향 절곡 형성되는 상부리드와; 상기 반도체 칩의 하면에 접착 고정되는 히트싱크와, 상기 히트싱크의 상면에 절연상태로 부착 고정되어 히트싱크의 전후좌우면 및 하면에서 이격된 상태로 하향 및 내향 절곡 형성됨과 아울러 상기 상부리드에 전기적으로 연결되는 하부리드를 포함하여 구성됨을 특징으로 하는 반도체 패키지를 제공함으로써, 패키지가 작동할 때 인접한 다른 패키지에는 영향을 미치지 않고 열을 신속히 방출하여 제품에 대한 신뢰를 향상시킬 수 있다.

Description

반도체 패키지 및 그 적층구조
본 발명은 반도체 패키지에 관한 것으로, 특히 리드를 통한 열방출이 신속히 이루어져 제품에 대한 신뢰성을 향상시키기 위한 반도체 패키지 및 그 적층구조에 관한 것이다.
최근들어 반도체 기술의 급격한 발전으로 주어진 면적내에 보다 많은 갯수의 칩(CHIP)을 내장하기 위한 노력을 기울이고있는 바, 그 일예로서 반도체 칩에 범프를 이용하여 다수개의 인너리드를 부착하고, 그 부착된 인너리드를 다른 인너리드에 용접하여 반도체 패키지를 고집적화하는 방법의 패키지가 소개되고 있다.
도 1은 종래 기술에 의한 스몰 아웃라인 제이 벤드(SOJ; SMALL OUTLINE J-BEND) 타입의 적층형 패키지 구조를 보인 단면도로서, 이에 도시된 바와 같이, 종래 각각의 반도체 패키지는 리드프레임의 패들(1)상면에 접착제로 부착되는 반도체 칩(2)과, 그 칩(2)의 주변에 설치되는 다수개의 인너리드(3a)와, 그 각각의 인너리드(3a)와 반도체 칩(2)의 칩패드(2a)들을 각각 전기적으로 연결하는 금속 와이어(4)와, 상기 반도체 칩(2), 인너리드(3a), 와이어(4), 패들(1)의 일정부분을 감싸도록 에폭시로 몰딩되는 몸체부(5)와, 상기 인너리드(3a)에 일체로 연장 형성되어 외부와의 전기적 신호를 인가할 수 있는 아웃리드(3b)로 구성되어 있다.
그리고 상기와 동일한 구조를 가지는 제 2패키지의 몸체부(5')가 접착테이프 (미도시)에 의해 상기 제 1패키지의 몸체부(5)와 접착되고, 제 2패키지의 아웃리드 (3b')가 상기 제 1패키지의 아웃리드(3b)와 솔더링되어 접착됨으로써 적층구조가 이루어지게 된다.
상기와 같이 구성된 종래 반도체 패키지의 제조방법은 다음과 같다.
먼저, 리드프레임의 패들(1)상면에 접착제로 반도체 칩(2)을 고정 부착하는 다이본딩을 실시하고, 상기 반도체 칩(2)의 상면에 형성되어 있는 다수개의 칩 패드(미도시)들과 리드프레임의 인너리드(3a)들을 금속와이어(4)로 각각 연결하는 와이어 본딩을 실시하고, 상기 패들(1), 반도체 칩(2), 인너리드(3a) 그리고 와이어 (4)를 감싸도록 일정 면적을 에폭시로 몰딩하여 몸체부(5)를 형성하는 몰딩공정을 실시하며, 상기 몸체부(5)의 외측으로 돌출형성된 아웃리드(3b)를 소정의 형태로 포밍(FORMING)하는 방법으로 제조된다.
그후, 상기와 같은 제조과정으로 동일한 구조를 가지고 있는 다른 패키지 몸체를 기존의 패키지에 적층하는데, 제 1패키지의 아웃리드(3b)와 제 2패키지의 아웃리드(3b')를 서로 밀착시키고 그 밀착된 아웃리드(3b)(3b')를 솔더링하여 접합 연결시키는 적층공정을 실시함으로써 적층형 패키지가 완성된다
그러나, 상기와 같은 종래 기술은 패들(1), 반도체 칩(2), 인너리드(3a), 와이어(4)를 감싸도록 에폭시로 몰딩하여 그 부피가 증가하게 되어 적층밀도를 높이기 위해 적층하고자 하는 제 2패키지를 제 1패키지에 밀착하게 적층함으로써 패키지의 작동시 발생하는 열이 방출되지 못하고 인접한 패키지의 열을 상승시킴으로써 패키지의 불량을 초래하는 문제점이 있었다.
따라서, 본 발명은 상수한 종래의 문제점을 해결하기 위한 것으로, 적층된 패키지가 작동할 때 발생하는 열을 신속히 방출시킴으로써 제품에 대한 신뢰성을 향상시키기 위한 적층형 패키지를 제공하는데 그 목적이 있다
제1도는 종래 기술에 의한 적층형 패키지의 구조를 보인 단면도.
제2a도 내지 제2c도는 본 발명에 의한 반도체 패키지의 제조방법을 순차적으로 보인 단면도.
제3도는 본 발명에 의한 반도체 패키지의 2단 적층구조를 보인 단면도.
제4도는 본 발명에 의한 반도체 패키지의 4단 적층구조를 보인 단면도.
* 도면의 주요부분에 대한 부호의 설명
10 : 반도체 칩 11 : 히트 싱크
12 : 상부리드 13 : 하부리드
14 : 절연테이프 15 : 범프
16 : 클립
상기와 같은 본 발명의 목적을 달성하기 위하여, 상면에 칩 패드가 형성된 반도체 칩과, 상기 반도체 칩의 칩 패드에 전기적으로 연결되어 하향 및 외향 절곡 형성되는 상부리드와; 상기 반도체 칩의 하면에 접착 고정되는 히트싱크와, 상기 히트싱크의 상면에 절연상태로 부착 고정되어 히트싱크의 전후좌우면 및 하면에서 이격된 상태로 하향 및 내향 절곡 형성됨과 아울러 상기 상부리드에 전기적으로 연결되는 하부리드를 포함하여 구성됨을 특징으로 하는 반도체 패키지가 제공된다.
또한 본 발명의 목적을 달성하기 위하여 상면에 칩 패드가 형성된 반도체 칩과, 상기 반도체 칩의 칩 패드에 전기적으로 연결되어 하향 및 외향 절곡 형성되는 상부리드와, 상기 상부리드의 상면에 형성되는 범프와, 상기 반도체 칩의 하면에 접착 고정되는 히트싱크와, 상기 히트싱크의 상면에 절연상태로 부착 고정되어 히트싱크의 전후좌우면 및 하면에서 이격된 상태로 하향 및 내향 절곡 형성됨과 아울러 상기 상부리드에 전기적으로 연결되는 하부리드를 포함하여 구성되며 상하로 적층되는 복수개의 반도체 칩과, 상기 최상측 반도체 패키지의 상부리드와 최하측 반도체 패키지의 하부리드를 탄성적으로 지지하여 적층된 반도체 패키지 전체를 전기적으로 연결하는 클립으로 구성됨을 특징으로 하는 반도체 패키지의 적층구조가 제공된다.
이하, 본 발명에 의한 패키지 및 그 적층구조의 실시예를 첨부된 도면에 의거하여 설명하면 다음과 같다.
도 2a 내지 2c는 본 발명에 의한 반도체 패키지의 제조방법을 순차적으로 보인 단면도로서, 이에 도시된 바와 같이, 본 발명에 의한 반도체 패키지는 상면에 칩 패드(미도시)가 형성된 반도체 칩(10)과, 상기 반도체 칩(10)의 칩 패드에 전기적으로 연결되어 하향 및 외향 절곡되는 상부리드(12)와, 상기 반도체 칩(10)의 저면에 접착제등으로 접착 고정되어 반도체 칩(10)에서 발생하는 열을 외부로 방출하는 히트싱크(11)와, 상기 히트싱크(11)의 상면에 절연상태로 접착 고정되며 히트싱크(11)의 전후좌우면과 하면에서 일정 거리만큼 이격된 상태로 절곡 형성됨과 아울러 상기 상부리드(12)에 전기적으로 연결되는 하부리드(13)와, 상기 상부리드(12)가 접착된 칩 패드의 상면에 설치되어 상측에 적층되는 반도체 패키지의 하부리드 (13)에 전기적으로 연결될 수 있도록 한 범프(15)를 포함하여 구성된다.
상기 상부리드(12)는 반도체 칩(10)의 칩 패드에 전기적으로 연결되는 칩연결부(12a)와, 이 칩연결부(12a)의 외측단에서 수직 하방으로 절곡되는 수직부(12b)와, 이 수직부(12b)에서 외향 절곡되는 수평부(12c)로 구성된다.
상기 히트싱크(11)와 하부리드913)를 절연상태로 접착 고정함에 있어서는 절연테이프(14)가 사용된다.
상기 하부리드(13)는 히트싱크(11)의 상면에 절연상태로 접착 고정되는 고정부(13a)와, 이 고정부(13a)의 외측단에서 수직 하방으로 절곡되는 히트싱크(11)의 전후좌우면에서 이격된 상태로 유지되는 수직부(13b)와, 이 수직부(13b)에서 히트싱크(11) 의 하면측으로 절곡되어 히트싱크(11)의 하면에서 이격된 상태로 유지되는 수평부(13c)로 구성된다.
상기 상부리드(12)와 하부리드(13)는 상부리드(12)의 수평부(12c)와 하부리드(13)의 고정부(13a)가 전기적으로 연결되는 것이다.
이와 같이 구성되는 반도체 패키지는 도 3에 도시된 바와 같이, 상하측에 적층되는 복수개의 반도체칩(10)(10')과, 그 각각의 반도체 칩(10)(10')의 저면에 부착되는 히트 싱크(11)(11')와, 상기 각각의 반도체 칩 상면에 소정 형상으로 형성되는 다수개의 상부리드(12)(12')와, 상기 각각의 히트 싱크(11)(11') 상면에 절연테이프(14)(14')로 부착되며 상기 상부리드(12)(12')의 단부와 접촉하는 하부리드 (13)(13')와, 상측에 위치한 패키지의 히트 싱크(11)의 저면으로 연장 형성된 하부리드(13)와 하측에 위치한 패키지의 반도체 칩(10')의 상부 리드(12')를 연결시켜 주는 범프(15')와, 최상단 패키지의 범프(15)와 최하단의 하부리드(13')를 탄지하며 각각의 패키지를 전기적으로 연결하는 소정 길이의 클립(16)으로 구성되는 적층구조를 갖는다.
상기와 같이 구성된 본 발명에 의한 반도체 패키지의 제조방법을 설명하면 다음과 같다.
히트 싱크(11)의 상면에 절연테이프(14)로 하부리드(13)를 접착 고정하고, 그 고정된 하부리드(13)를 절단하는 트리밍공정을 진행하고, 절단된 하부리드(13)를 상기 히트싱크(11) 저면에 소정의 간격을 두고 배치하는 포밍공정을 실시한다.
그리고 반도체 칩(10)의 패드(미도시)에 상부리드(12)를 접착하고, 그 접착된 상부 리드(12)의 일단부를 절단하는 트리밍공정을 진행하고, 절단된 상부리드 (12)를 소정의 형상으로 절곡시키는 포밍공정을 실시하며, 상기 상부리드(12)의 상면에 솔더볼 등의 범프(15)를 형성하는 범프 본딩공정을 진행한다.
그후, 상기 히트 싱크(11)의 상면에 반도체 칩(10)을 부착하는 다이본딩을 진행하고, 상기 상부리드(12)의 말단부를 하부리드(13)의 상면에 접촉시킴으로써, 단품 패키지의 제조가 완성된다.
그리고 상기와 같이 제조된 제품 패키지의 히트싱크(11)의 하측으로 절곡 형성된 하부리드(13)를 동일한 구조를 가지는 단품 패키지의 패드(미도시) 상면에 형성된 범프(15')에 밀착시키고, 이와 같은 범프 본딩(BUMP BONDING) 방식은 반도체칩의 패드(미도시) 상면에 제 2패키지의 상부리드(12')를 밀착시키고, 그 상부리드(12')의 상면에 범프(15')를 위치시킨후, 그 범프(15')에 제 1패키지의 히트 싱크(11)의 저면으로 형성된 하부리드(13)를 접촉시킨 후, 열을 가하여 상기 하부리드(13)와 상부리드(12')를 일시에 접합시키는 방식으로 자동설비에서 이루어진다.
그후, 제 1패키지의 범프(15)와 최하단에 위치한 패키지의 하부리드(13)를 클립(16)으로 연결하여 서로 통전시킴으로써 적층형 패키지가 완성된다.
이때, 상기 하부리드(13)는 고정부(13a)만 히트싱크(11)의 상면에 고정되어 있고, 수직부(13b)는 히트싱크(11)의 전후좌우면에서, 수평부(13c)는 히트싱크(11)의 하면에서 이격된 상태로 설치되어 있기 때문에 상측 반도체 패키지의 히트싱크 (11)와 하측 반도체 패키지의 반도체 칩(10)의 사이에는 히트싱크(11)의 하면과 수평부(13c) 사이의 간격과 수평부(13c)의 두께만큼 서로 이격된 상태를 유지하게 되므로 이 간격을 통하여 히트싱크(11)에 의한 방열이 보다 원활하게 이루어지게 되며, 반도체 패키지의 작동시 다른 반도체 패키지의 영향을 받지 않게 되는 것이다.
이와 같은 방식으로 도 4에 도시된 바와 같이, 설정된 면적안에 다수개의 패키지를 연속적으로 적층할 수도 있다
이상에서 설명한 바와 같이, 본 발명에 의한 반도체 패키지 및 그 적층구조는 히트싱크에 일정한 간격을 두고 설치된 하부리드에 패키지를 적층함으로써 패키지가 작동할 때 인접한 다른 패키지에는 영향을 미치지 않고 열을 신속히 방출하여제품에 대한 신뢰를 향상시킬 수 있다

Claims (3)

  1. 상면에 칩 패드가 형성된 반도체 칩과, 상기 반도체 칩의 칩 패드에 전기적으로 연결되어 하향 및 외향 절곡 형성되는 상부리드와; 상기 반도체 칩의 하면에 접착 고정되는 히트싱크와, 상기 히트싱크의 상면에 절연상태로 부착 고정되어 히트싱크의 전후좌우면 및 하면에서 이격된 상태로 하향 및 내향 절곡 형성됨과 아울러 상기 상부리드에 전기적으로 연결되는 하부리드를 포함하여 구성됨을 특징으로 하는 반도체 패키지.
  2. 제1항에 있어서, 상기 각각의 반도체 칩 패드의 상면에 접착된 상부리드에는 범프가 플레이팅되는 것을 특징으로 하는 반도체 패키지.
  3. 상면에 칩 패드가 형성된 반도체 칩과, 상기 반도체 칩의 칩 패드에 전기적으로 연결되어 하향 및 외향 절곡 형성되는 상부리드와, 상기 상부리드의 상면에 형성되는 범프와, 상기 반도체 칩의 하면에 접착 고정되는 히트싱크와, 상기 히트싱크의 상면에 절연상태로 부착 고정되어 히트싱크의 전후좌우면 및 하면에서 이격된 상태로 하향 및 내향 절곡 형성됨과 아울러 상기 상부리드에 전기적으로 연결되는 하부리드를 포함하여 구성되며 상하로 적층되는 복수개의 반도체 칩과, 상기 최상측 반도체 패키지의 상부리드와 최하측 반도체 패키지의 하부리드를 탄성적ㅇ로 지지하여 적층된 반도체 패키지 전체를 전기적으로 연결되는 클립으로 구성됨을 특징으로 하는 반도체 패키지의 적층구조.
KR1019970075452A 1997-12-27 1997-12-27 반도체 패키지 및 그 적층구조 KR100271640B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970075452A KR100271640B1 (ko) 1997-12-27 1997-12-27 반도체 패키지 및 그 적층구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970075452A KR100271640B1 (ko) 1997-12-27 1997-12-27 반도체 패키지 및 그 적층구조

Publications (2)

Publication Number Publication Date
KR19990055506A KR19990055506A (ko) 1999-07-15
KR100271640B1 true KR100271640B1 (ko) 2000-11-15

Family

ID=19529010

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970075452A KR100271640B1 (ko) 1997-12-27 1997-12-27 반도체 패키지 및 그 적층구조

Country Status (1)

Country Link
KR (1) KR100271640B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100462991B1 (ko) * 2002-03-11 2004-12-23 최영인 적층형 반도체 칩 패키지의 제조방법 및 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60194548A (ja) * 1984-03-16 1985-10-03 Nec Corp チツプキヤリヤ
JPS61101067A (ja) * 1984-10-24 1986-05-19 Nec Corp メモリモジユ−ル
JPH08130272A (ja) * 1994-10-31 1996-05-21 Nec Corp 半導体集積回路装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60194548A (ja) * 1984-03-16 1985-10-03 Nec Corp チツプキヤリヤ
JPS61101067A (ja) * 1984-10-24 1986-05-19 Nec Corp メモリモジユ−ル
JPH08130272A (ja) * 1994-10-31 1996-05-21 Nec Corp 半導体集積回路装置

Also Published As

Publication number Publication date
KR19990055506A (ko) 1999-07-15

Similar Documents

Publication Publication Date Title
US6261865B1 (en) Multi chip semiconductor package and method of construction
KR0179803B1 (ko) 리드노출형 반도체 패키지
JP2599748Y2 (ja) リード露出型半導体パッケージ
US9159588B2 (en) Packaged leadless semiconductor device
US5554886A (en) Lead frame and semiconductor package with such lead frame
US6545347B2 (en) Enhanced leadless chip carrier
US6878570B2 (en) Thin stacked package and manufacturing method thereof
US6516516B1 (en) Semiconductor chip package having clip-type outlead and fabrication method of same
US5646829A (en) Resin sealing type semiconductor device having fixed inner leads
US5471088A (en) Semiconductor package and method for manufacturing the same
JPH1093001A (ja) 半導体パッケージおよびその製造方法
JPH0661406A (ja) 半導体装置及び半導体装置の製造方法及びテ−プキャリア
US7247933B2 (en) Thin multiple semiconductor die package
US6201297B1 (en) Semiconductor device
JP2501953B2 (ja) 半導体装置
US8240029B2 (en) Method for forming an isolated inner lead from a leadframe
KR100271640B1 (ko) 반도체 패키지 및 그 적층구조
JP4207791B2 (ja) 半導体装置
JPH1012788A (ja) 半導体装置およびその製造方法およびその半導体装置に用いるリードフレーム
JPS5972755A (ja) 半導体装置
CN117855180A (zh) 封装结构及其形成方法
KR100321149B1 (ko) 칩사이즈 패키지
KR100440789B1 (ko) 반도체 패키지와 이것의 제조방법
JPS63160262A (ja) リ−ドフレ−ムおよびそれを用いた半導体装置
JP2006019531A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080728

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee