JPH08130272A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH08130272A JPH08130272A JP29042894A JP29042894A JPH08130272A JP H08130272 A JPH08130272 A JP H08130272A JP 29042894 A JP29042894 A JP 29042894A JP 29042894 A JP29042894 A JP 29042894A JP H08130272 A JPH08130272 A JP H08130272A
- Authority
- JP
- Japan
- Prior art keywords
- package substrate
- semiconductor element
- heat dissipation
- shield layer
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
(57)【要約】
【目的】 パッケージ基板内に搭載した半導体素子の放
熱性及びシールド効果を確保する一方で、製造工程数を
増大することなく、しかも低コストに製造することを可
能とする。 【構成】 複数の配線層２を有する多層配線構造をした
パッケージ基板１に半導体素子４を搭載し、端面電極８
に対して電気接続し、封止樹脂７で封止する。配線層２
の一部をパッケージ基板１の略全面にわたって形成して
放熱・シールド層２ｂとして構成し、これを接地電極８
ｇに接続することで、半導体素子４に発生した熱を放熱
・シールド層２ｂで拡散させながら放熱させて放熱効果
を高め、かつ半導体素子４を電磁気的にシールドしてＥ
ＭＩ効果を得る。
熱性及びシールド効果を確保する一方で、製造工程数を
増大することなく、しかも低コストに製造することを可
能とする。 【構成】 複数の配線層２を有する多層配線構造をした
パッケージ基板１に半導体素子４を搭載し、端面電極８
に対して電気接続し、封止樹脂７で封止する。配線層２
の一部をパッケージ基板１の略全面にわたって形成して
放熱・シールド層２ｂとして構成し、これを接地電極８
ｇに接続することで、半導体素子４に発生した熱を放熱
・シールド層２ｂで拡散させながら放熱させて放熱効果
を高め、かつ半導体素子４を電磁気的にシールドしてＥ
ＭＩ効果を得る。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路装置に関
し、特にＬＣＣ（リードレスチップキャリア）方式のパ
ッケージに適用して好適な半導体集積回路装置に関す
る。
し、特にＬＣＣ（リードレスチップキャリア）方式のパ
ッケージに適用して好適な半導体集積回路装置に関す
る。
【０００２】
【従来の技術】ＬＣＣ方式のパッケージを採用する半導
体集積回路装置では、パッケージ基板内に半導体素子を
搭載し、これを封止した上でパッケージ基板の端面に設
けた電極を利用して実装基板に実装する構成がとられて
いる。例えば、図５は一般的な構成を示しており、パッ
ケージ基板２１に凹部２２を設け、この凹部２２内に半
導体素子２３を搭載する。また、パッケージ基板２１に
はその周面に端面電極２４が設けられており、半導体素
子２３はボンディングワイヤ２６により配線層２５に接
続され、かつこれを介して端面電極２４に電気接続され
る。そして、前記凹部２２を含む領域に樹脂枠２７等を
利用して封止樹脂２８を充填し、半導体素子２３を封止
してパッケージを構成する。このパッケージは端面電極
２４を実装基板に半田等により接続することでその実装
が可能となる。
体集積回路装置では、パッケージ基板内に半導体素子を
搭載し、これを封止した上でパッケージ基板の端面に設
けた電極を利用して実装基板に実装する構成がとられて
いる。例えば、図５は一般的な構成を示しており、パッ
ケージ基板２１に凹部２２を設け、この凹部２２内に半
導体素子２３を搭載する。また、パッケージ基板２１に
はその周面に端面電極２４が設けられており、半導体素
子２３はボンディングワイヤ２６により配線層２５に接
続され、かつこれを介して端面電極２４に電気接続され
る。そして、前記凹部２２を含む領域に樹脂枠２７等を
利用して封止樹脂２８を充填し、半導体素子２３を封止
してパッケージを構成する。このパッケージは端面電極
２４を実装基板に半田等により接続することでその実装
が可能となる。
【０００３】或いは、図示は省略するが、パッケージ基
板を多層構造とし、このパッケージ基板に半導体素子を
搭載することで、端面電極に対する電気接続に対応させ
たものも提案されている。この種の半導体集積回路装置
として、例えば特開平５−９０４８４号公報に記載され
たものがある。
板を多層構造とし、このパッケージ基板に半導体素子を
搭載することで、端面電極に対する電気接続に対応させ
たものも提案されている。この種の半導体集積回路装置
として、例えば特開平５−９０４８４号公報に記載され
たものがある。
【０００４】この種の半導体集積回路装置においては、
パッケージ基板に内装した半導体素子における放熱性
や、ＥＭＩ（電気磁気障害）が問題とされることがあ
る。このため、本出願人が先に提案しているものとし
て、特開平４−１６２４５４号公報に記載のものがあ
る。これは、図６に示すように、パッケージ基板３１に
予め金属板３２を埋設しておき、この金属板３２に対し
て開口した凹部３３内に半導体素子３４を搭載し、かつ
パッケージ基板３１に設けた配線層３５にボンディング
ワイヤ３６で電気接続し、かつこれを介して端面電極３
７への電気接続を行っている。また、凹部３３内に封止
樹脂３８を充填して封止を行っている。
パッケージ基板に内装した半導体素子における放熱性
や、ＥＭＩ（電気磁気障害）が問題とされることがあ
る。このため、本出願人が先に提案しているものとし
て、特開平４−１６２４５４号公報に記載のものがあ
る。これは、図６に示すように、パッケージ基板３１に
予め金属板３２を埋設しておき、この金属板３２に対し
て開口した凹部３３内に半導体素子３４を搭載し、かつ
パッケージ基板３１に設けた配線層３５にボンディング
ワイヤ３６で電気接続し、かつこれを介して端面電極３
７への電気接続を行っている。また、凹部３３内に封止
樹脂３８を充填して封止を行っている。
【０００５】この構成では、半導体素子３４に発生した
熱は金属板３２に伝熱され、ここからパッケージ基板３
１の全体に拡散され、パッケージ基板３１の外面から放
熱される。また、この金属板３２を接地すれば、シール
ド効果を期待することも可能である。
熱は金属板３２に伝熱され、ここからパッケージ基板３
１の全体に拡散され、パッケージ基板３１の外面から放
熱される。また、この金属板３２を接地すれば、シール
ド効果を期待することも可能である。
【０００６】また、他に提案しているものとして、特開
平５−６３１３６号公報に記載のものがある。これは、
図７に示したようなパッケージ基板４１の凹部４２内に
半導体素子４３を内装し、配線層４４に対して半田バン
プ４５により端面電極４６への電気接続を行う。その上
で、半導体素子４３の裏面側に金属板４７を付着し、こ
の金属板４７でパッケージ基板４１の凹部４２を塞ぐよ
うにしたものである。この構成では、半導体素子４３に
発生した熱は金属板４７を介して放熱され、かつ金属板
４７によってシールド効果が期待できる。
平５−６３１３６号公報に記載のものがある。これは、
図７に示したようなパッケージ基板４１の凹部４２内に
半導体素子４３を内装し、配線層４４に対して半田バン
プ４５により端面電極４６への電気接続を行う。その上
で、半導体素子４３の裏面側に金属板４７を付着し、こ
の金属板４７でパッケージ基板４１の凹部４２を塞ぐよ
うにしたものである。この構成では、半導体素子４３に
発生した熱は金属板４７を介して放熱され、かつ金属板
４７によってシールド効果が期待できる。
【０００７】
【発明が解決しようとする課題】しかしながら、これら
の提案された半導体集積回路装置では、いずれもパッケ
ージ基板とは別に金属板を構成要素としているため、パ
ッケージを構成する部品点数が増大され、しかもパッケ
ージの形成工程においてこの金属板を取着するための工
程が必要とされる。特に、図６の構成では、予め金属板
３２をパッケージ基板３１に埋設する工程が必要であ
り、従来から提案されている多層セラミック構造のパッ
ケージ基板の製造工程の一部を変更してパッケージ基板
を製造する必要があり、製造が複雑なものとなり、かつ
コスト高を招くことになる。また、金属板３２の厚さ方
向両側にわたって延在されるスルーホールをパッケージ
基板３１に形成することが難しいという問題もある。
の提案された半導体集積回路装置では、いずれもパッケ
ージ基板とは別に金属板を構成要素としているため、パ
ッケージを構成する部品点数が増大され、しかもパッケ
ージの形成工程においてこの金属板を取着するための工
程が必要とされる。特に、図６の構成では、予め金属板
３２をパッケージ基板３１に埋設する工程が必要であ
り、従来から提案されている多層セラミック構造のパッ
ケージ基板の製造工程の一部を変更してパッケージ基板
を製造する必要があり、製造が複雑なものとなり、かつ
コスト高を招くことになる。また、金属板３２の厚さ方
向両側にわたって延在されるスルーホールをパッケージ
基板３１に形成することが難しいという問題もある。
【０００８】また、図７の構成では、半導体素子４３を
搭載した後に金属板４７を付着する工程が必要であり、
パッケージの組立工程数が増大される。また、この構成
では金属板４７が露呈された状態となるため、腐食防止
のための表面処理や漏電防止のための表面処理が要求さ
れることになり、結果として工程数が増え、コスト高を
招くことになる。
搭載した後に金属板４７を付着する工程が必要であり、
パッケージの組立工程数が増大される。また、この構成
では金属板４７が露呈された状態となるため、腐食防止
のための表面処理や漏電防止のための表面処理が要求さ
れることになり、結果として工程数が増え、コスト高を
招くことになる。
【０００９】
【発明の目的】本発明の目的は、放熱性及びシールド効
果を確保する一方で、製造工程数を増大することなく、
しかも低コストに製造することが可能な半導体集積回路
装置を提供することにある。
果を確保する一方で、製造工程数を増大することなく、
しかも低コストに製造することが可能な半導体集積回路
装置を提供することにある。
【００１０】
【課題を解決するための手段】本発明の半導体集積回路
装置は、複数の配線層を有する多層配線構造に形成さ
れ、かつ半導体素子を搭載するパッケージ基板の少なく
とも一つの配線層を放熱・シールド層としてパッケージ
基板の略全面にわたって形成した構成とする。
装置は、複数の配線層を有する多層配線構造に形成さ
れ、かつ半導体素子を搭載するパッケージ基板の少なく
とも一つの配線層を放熱・シールド層としてパッケージ
基板の略全面にわたって形成した構成とする。
【００１１】ここで、放熱・シールド層をパッケージ基
板に設けた接地電極に電気接続されることが好ましい。
また、放熱・シールド層は、少なくとも半導体素子を覆
う平面領域にわたって形成されることが好ましい。更
に、放熱・シールド層はパッケージ基板の実装面と反対
側の面に近い配線層で構成されることが好ましい。
板に設けた接地電極に電気接続されることが好ましい。
また、放熱・シールド層は、少なくとも半導体素子を覆
う平面領域にわたって形成されることが好ましい。更
に、放熱・シールド層はパッケージ基板の実装面と反対
側の面に近い配線層で構成されることが好ましい。
【００１２】
【作用】半導体素子で発生した熱はパッケージ基板に伝
達され、この熱は直ちに放熱・シールド層に伝達され、
この放熱・シールド層においてパッケージ基板の略全面
に拡大された上でパッケージ基板の表面から放熱され
る。このとき、放熱・シールド層をパッケージ基板の実
装面と反対側の面に近い配線層で形成することで、放熱
効果を高めることが可能となる。
達され、この熱は直ちに放熱・シールド層に伝達され、
この放熱・シールド層においてパッケージ基板の略全面
に拡大された上でパッケージ基板の表面から放熱され
る。このとき、放熱・シールド層をパッケージ基板の実
装面と反対側の面に近い配線層で形成することで、放熱
効果を高めることが可能となる。
【００１３】また、パッケージ基板に搭載された半導体
素子は放熱・シールド層によって覆われことになり、か
つこの放熱・シールド層を接地電極に接続されて接地電
位とすることにより、半導体素子を電磁気的にシールド
し、ＥＭＩに対して有効に機能される。
素子は放熱・シールド層によって覆われことになり、か
つこの放熱・シールド層を接地電極に接続されて接地電
位とすることにより、半導体素子を電磁気的にシールド
し、ＥＭＩに対して有効に機能される。
【００１４】
【実施例】次に、本発明の実施例を図面を参照して説明
する。図１（ａ）及び（ｂ）は本発明の第１実施例の平
面図とそのＡＡ線断面図である。パッケージ基板１は多
層構造のセラミック基板或いはガラスエポキシ基板とし
て構成されており、その厚さ方向に複数の配線層２（２
ａ，２ｂ）が形成されている。このパッケージ基板１の
製造では、薄い板状の絶縁材と導電材とを積層して一体
的に焼結する方法、或いは表裏面に所要の導電膜が形成
された絶縁材を絶縁性樹脂等により積層状態に接着して
一体化する方法等が用いられる。
する。図１（ａ）及び（ｂ）は本発明の第１実施例の平
面図とそのＡＡ線断面図である。パッケージ基板１は多
層構造のセラミック基板或いはガラスエポキシ基板とし
て構成されており、その厚さ方向に複数の配線層２（２
ａ，２ｂ）が形成されている。このパッケージ基板１の
製造では、薄い板状の絶縁材と導電材とを積層して一体
的に焼結する方法、或いは表裏面に所要の導電膜が形成
された絶縁材を絶縁性樹脂等により積層状態に接着して
一体化する方法等が用いられる。
【００１５】そして、このパッケージ基板１の一方の面
には、所定の寸法の凹部３が形成され、この凹部３内に
半導体素子４が搭載されている。この凹部３は、例えば
セラミック基板の場合には基板の形成と同時に形成さ
れ、ガラスエポキシ基板の場合には機械加工によって形
成することが可能である。そして、半導体素子４の搭載
に際しては、この実施例では凹部３の底面に露呈された
配線層２ａの一部にマウント材６により固定し、その上
で半導体素子４と配線層２ａの他の部分とをボンディン
グワイヤ５により電気接続している。更に、前記凹部３
内に封止樹脂７を充填し、その表面をパッケージ基板１
の表面と平坦にすることでパッケージが構成される。
には、所定の寸法の凹部３が形成され、この凹部３内に
半導体素子４が搭載されている。この凹部３は、例えば
セラミック基板の場合には基板の形成と同時に形成さ
れ、ガラスエポキシ基板の場合には機械加工によって形
成することが可能である。そして、半導体素子４の搭載
に際しては、この実施例では凹部３の底面に露呈された
配線層２ａの一部にマウント材６により固定し、その上
で半導体素子４と配線層２ａの他の部分とをボンディン
グワイヤ５により電気接続している。更に、前記凹部３
内に封止樹脂７を充填し、その表面をパッケージ基板１
の表面と平坦にすることでパッケージが構成される。
【００１６】前記パッケージ基板１は、その周側面に、
スルーホールを縦に半割りした構成の複数の端面電極８
を配設しており、パッケージ基板に設けた前記配線層２
の一部により相互に、或いは前記半導体素子４に対して
電気接続が行われる。この端面電極８はその両端部が前
記パッケージ基板１の表面及び裏面にまで延長され、実
装基板に実装する際の電極として利用されるものである
ことは言うまでもない。
スルーホールを縦に半割りした構成の複数の端面電極８
を配設しており、パッケージ基板に設けた前記配線層２
の一部により相互に、或いは前記半導体素子４に対して
電気接続が行われる。この端面電極８はその両端部が前
記パッケージ基板１の表面及び裏面にまで延長され、実
装基板に実装する際の電極として利用されるものである
ことは言うまでもない。
【００１７】さらに、前記多層に構成された配線層２の
一部の層２ｂを選択し、この配線層２ｂを少なくとも前
記凹部３を覆う平面領域にわたって形成する。この実施
例では、配線層２ｂをパッケージ基板１の略全面にわた
って形成し、これを放熱・シールド層として構成する。
この場合、この放熱・シールド層としての配線層２ｂ
は、なるべくパッケージ基板１の他方の面に近い位置に
形成された配線層を選択する。そして、この配線層２ｂ
は前記端面電極８のうち、接地電極として構成される端
面電極８ｇに導通接続された構成とされている。
一部の層２ｂを選択し、この配線層２ｂを少なくとも前
記凹部３を覆う平面領域にわたって形成する。この実施
例では、配線層２ｂをパッケージ基板１の略全面にわた
って形成し、これを放熱・シールド層として構成する。
この場合、この放熱・シールド層としての配線層２ｂ
は、なるべくパッケージ基板１の他方の面に近い位置に
形成された配線層を選択する。そして、この配線層２ｂ
は前記端面電極８のうち、接地電極として構成される端
面電極８ｇに導通接続された構成とされている。
【００１８】この放熱・シールド層としての配線層２ｂ
は、例えばパッケージ基板１がセラミック基板の場合に
は、導電材を相当する形状にしたものを積層すればよ
く、ガラスエポキシ基板の場合には導電膜を相当するパ
ターンに形成し、かつ必要に応じて銅メッキ等を施して
所要の厚さに形成する。この場合、放熱・シールド層２
ｂの好ましい厚さはその素材の種類によって相違する
が、銅材の場合には１８〜７０μｍ程度が好ましい。
は、例えばパッケージ基板１がセラミック基板の場合に
は、導電材を相当する形状にしたものを積層すればよ
く、ガラスエポキシ基板の場合には導電膜を相当するパ
ターンに形成し、かつ必要に応じて銅メッキ等を施して
所要の厚さに形成する。この場合、放熱・シールド層２
ｂの好ましい厚さはその素材の種類によって相違する
が、銅材の場合には１８〜７０μｍ程度が好ましい。
【００１９】この構成によれば、半導体素子４で発生し
た熱は、半導体素子４を搭載するマウント材６や封止樹
脂７を介してパッケージ基板に伝達されるが、特にマウ
ント材６を設けた部分において著しく、この熱は直ちに
放熱・シールド層２ｂに伝達され、この放熱・シールド
層２ｂにおいてパッケージ基板１の略全面に拡大され、
さらにパッケージ基板１の他方の面から放熱される。こ
のとき、放熱・シールド層２ｂはパッケージ基板１の他
方の面に近い配線層で形成されているため、放熱効果と
して高いものが得られる。
た熱は、半導体素子４を搭載するマウント材６や封止樹
脂７を介してパッケージ基板に伝達されるが、特にマウ
ント材６を設けた部分において著しく、この熱は直ちに
放熱・シールド層２ｂに伝達され、この放熱・シールド
層２ｂにおいてパッケージ基板１の略全面に拡大され、
さらにパッケージ基板１の他方の面から放熱される。こ
のとき、放熱・シールド層２ｂはパッケージ基板１の他
方の面に近い配線層で形成されているため、放熱効果と
して高いものが得られる。
【００２０】また、図１のパッケージ基板１により構成
された半導体集積回路装置を図２に示すように実装基板
１０に実装する場合には、端面電極８を実装基板１０の
配線１１に半田等により接続するが、この際にパッケー
ジ基板１の凹部３及び封止樹脂７側を実装基板１０に向
けて実装を行えば、パッケージ基板１に搭載された半導
体素子４は放熱・シールド層２ｂによって覆われことに
なり、かつこの放熱・シールド層２ｂは端面電極８ｇを
介して実装基板１０の接地配線１１ｇに接続されて接地
電位とされるため、結果として半導体素子４をこれらに
よってシールドすることになりＥＭＩに対して有効に機
能する。
された半導体集積回路装置を図２に示すように実装基板
１０に実装する場合には、端面電極８を実装基板１０の
配線１１に半田等により接続するが、この際にパッケー
ジ基板１の凹部３及び封止樹脂７側を実装基板１０に向
けて実装を行えば、パッケージ基板１に搭載された半導
体素子４は放熱・シールド層２ｂによって覆われことに
なり、かつこの放熱・シールド層２ｂは端面電極８ｇを
介して実装基板１０の接地配線１１ｇに接続されて接地
電位とされるため、結果として半導体素子４をこれらに
よってシールドすることになりＥＭＩに対して有効に機
能する。
【００２１】このように、この半導体集積回路装置で
は、放熱・シールド層としての配線層２ｂを、多層配線
構造のパッケージ基板１に設けられた配線層２の一部を
利用して形成するため、従来の多層配線構造のパッケー
ジ基板の製造工程をそのまま利用して製造することがで
き、製造工程を増大させ、或いは変更させる必要はまっ
たくなく、しかも別部品を用意する必要もない。また、
放熱・シールド層２ｂがパッケージ基板１の外面に露呈
されることもないため、腐食或いは絶縁のための表面処
理を行う必要もない。したがって、製造工数を増やすこ
とはなく、低コスト化が可能となる。
は、放熱・シールド層としての配線層２ｂを、多層配線
構造のパッケージ基板１に設けられた配線層２の一部を
利用して形成するため、従来の多層配線構造のパッケー
ジ基板の製造工程をそのまま利用して製造することがで
き、製造工程を増大させ、或いは変更させる必要はまっ
たくなく、しかも別部品を用意する必要もない。また、
放熱・シールド層２ｂがパッケージ基板１の外面に露呈
されることもないため、腐食或いは絶縁のための表面処
理を行う必要もない。したがって、製造工数を増やすこ
とはなく、低コスト化が可能となる。
【００２２】図３は本発明の第２実施例の断面図であ
り、図１の第１実施例と等価な部分には同一符号を付し
てある。この実施例では、パッケージ基板１の上側の面
に配線層２の更に他の一部で配線パターン２ｃを形成
し、この配線パターン２ｃに対して樹脂モールド部品１
２やチップ部品１３を搭載したものである。
り、図１の第１実施例と等価な部分には同一符号を付し
てある。この実施例では、パッケージ基板１の上側の面
に配線層２の更に他の一部で配線パターン２ｃを形成
し、この配線パターン２ｃに対して樹脂モールド部品１
２やチップ部品１３を搭載したものである。
【００２３】この実施例においても、パッケージ基板１
の内層に設けた放熱・シールド層２ｂによって放熱効果
を高め、かつシールド効果を得ることができる。特に、
このシールド効果では、パッケージ基板１の上面に搭載
した樹脂モールド部品１２やチップ部品１３との間の電
気的なシールドを行い、両者間での電磁気的な干渉を防
止することも可能となる。また、この実施例では、ＬＣ
Ｃパッケージをチップ部品を含めた混成集積回路装置と
して構成することも可能である。
の内層に設けた放熱・シールド層２ｂによって放熱効果
を高め、かつシールド効果を得ることができる。特に、
このシールド効果では、パッケージ基板１の上面に搭載
した樹脂モールド部品１２やチップ部品１３との間の電
気的なシールドを行い、両者間での電磁気的な干渉を防
止することも可能となる。また、この実施例では、ＬＣ
Ｃパッケージをチップ部品を含めた混成集積回路装置と
して構成することも可能である。
【００２４】図４は本発明の第３実施例の断面図であ
り、同様に第１実施例と等価な部分には同一符号を付し
てある。この実施例では、パッケージ基板１に設けた凹
部３を上方に向けて実装基板に実装する構成であり、凹
部３内に搭載した半導体素子４に対してパッケージ基板
１の実装基板側に放熱・シールド層２ｂが形成されてい
るため、この放熱・シールド層２ｂは、実装基板に対し
て熱を放散するための放熱層として機能し、かつ実装基
板との電磁気的な干渉を防止するためのシールド層とし
て機能される。
り、同様に第１実施例と等価な部分には同一符号を付し
てある。この実施例では、パッケージ基板１に設けた凹
部３を上方に向けて実装基板に実装する構成であり、凹
部３内に搭載した半導体素子４に対してパッケージ基板
１の実装基板側に放熱・シールド層２ｂが形成されてい
るため、この放熱・シールド層２ｂは、実装基板に対し
て熱を放散するための放熱層として機能し、かつ実装基
板との電磁気的な干渉を防止するためのシールド層とし
て機能される。
【００２５】したがって、この構成では、パッケージ基
板の上方からの電磁気的な干渉を防止する効果が低くさ
れるため、この実施例では、凹部３内に半導体素子４を
封止するために設けられている封止樹脂７の表面に導電
性ペーストを塗布して導電性ペースト層１４を形成し、
この導電性ペースト層１４をその一部において接地電極
としての端面電極８ｇに電気接続することで、シールド
効果を得ている。この導電性ペースト層１４はパッケー
ジ基板１を実装基板に対して実装した後においても任意
に形成することができ、この導電性ペースト層１４を形
成することで半導体集積回路装置の製造工程や実装工程
が複雑化されることはない。
板の上方からの電磁気的な干渉を防止する効果が低くさ
れるため、この実施例では、凹部３内に半導体素子４を
封止するために設けられている封止樹脂７の表面に導電
性ペーストを塗布して導電性ペースト層１４を形成し、
この導電性ペースト層１４をその一部において接地電極
としての端面電極８ｇに電気接続することで、シールド
効果を得ている。この導電性ペースト層１４はパッケー
ジ基板１を実装基板に対して実装した後においても任意
に形成することができ、この導電性ペースト層１４を形
成することで半導体集積回路装置の製造工程や実装工程
が複雑化されることはない。
【００２６】なお、この第３実施例では、パッケージ基
板１の下側の面にも略全面に配線層２ｄを形成し、この
配線層２ｄを第２の放熱・シールド層として構成した上
で、この配線層２ｄを覆うようにソルダレジスト１５を
塗布した上で実装基板に実装を行っている。このため、
半導体素子で発生した熱をパッケージ基板の内層に設け
た放熱・シールド層２ｂと、外面に設けた第２の放熱・
シールド層２ｄの両者を介して放熱を行い、かつ両者に
よってより有効なシールド効果を得ることが可能とな
る。
板１の下側の面にも略全面に配線層２ｄを形成し、この
配線層２ｄを第２の放熱・シールド層として構成した上
で、この配線層２ｄを覆うようにソルダレジスト１５を
塗布した上で実装基板に実装を行っている。このため、
半導体素子で発生した熱をパッケージ基板の内層に設け
た放熱・シールド層２ｂと、外面に設けた第２の放熱・
シールド層２ｄの両者を介して放熱を行い、かつ両者に
よってより有効なシールド効果を得ることが可能とな
る。
【００２７】なお、この第３実施例においてパッケージ
基板１の他方の面に設けられた第２の放熱・シールド層
２ｄは、図１に示した第１実施例のパッケージ基板に対
しても同様に適用することが可能である。
基板１の他方の面に設けられた第２の放熱・シールド層
２ｄは、図１に示した第１実施例のパッケージ基板に対
しても同様に適用することが可能である。
【００２８】ここで、前記各実施例はパッケージ基板の
略全面にわたって形成した配線層を放熱用及びシールド
用として利用する場合を説明しているが、放熱用のみに
利用する場合には特に配線層を接地電極に電気接続する
必要はなく、任意の電位の端面電極に接続し、或いはフ
ローティング状態に構成すればよい。
略全面にわたって形成した配線層を放熱用及びシールド
用として利用する場合を説明しているが、放熱用のみに
利用する場合には特に配線層を接地電極に電気接続する
必要はなく、任意の電位の端面電極に接続し、或いはフ
ローティング状態に構成すればよい。
【００２９】
【発明の効果】以上説明したように本発明は、複数の配
線層を有する多層配線構造として形成されて半導体素子
を搭載するパッケージ基板の少なくとも一つの配線層を
放熱・シールド層としてパッケージ基板の略全面にわた
って形成しているので、半導体素子で発生した熱を放熱
・シールド層においてパッケージ基板の略全面に拡大さ
せ、パッケージ基板の表面から有効に放熱することがで
きる。また、パッケージ基板に搭載された半導体素子は
放熱・シールド層によって覆われことになり、シールド
効果を得ることができる。したがって、放熱またはシー
ルドのための独立した金属板やその他の部品が不要とな
り、これらを組み立てるための工程が不要となり、製造
工数を削減し、かつ低コストに製造することが可能とな
る。
線層を有する多層配線構造として形成されて半導体素子
を搭載するパッケージ基板の少なくとも一つの配線層を
放熱・シールド層としてパッケージ基板の略全面にわた
って形成しているので、半導体素子で発生した熱を放熱
・シールド層においてパッケージ基板の略全面に拡大さ
せ、パッケージ基板の表面から有効に放熱することがで
きる。また、パッケージ基板に搭載された半導体素子は
放熱・シールド層によって覆われことになり、シールド
効果を得ることができる。したがって、放熱またはシー
ルドのための独立した金属板やその他の部品が不要とな
り、これらを組み立てるための工程が不要となり、製造
工数を削減し、かつ低コストに製造することが可能とな
る。
【００３０】また、放熱・シールド層をパッケージ基板
に設けた接地電極に電気接続して接地電位とすることに
より、半導体素子を電磁気的にシールドし、ＥＭＩに対
して極めて有効なシールド効果を得ることができる。特
に、放熱・シールド層は、少なくとも半導体素子を覆う
平面領域にわたって形成されることで、半導体素子に対
するシールド効果が高められる。
に設けた接地電極に電気接続して接地電位とすることに
より、半導体素子を電磁気的にシールドし、ＥＭＩに対
して極めて有効なシールド効果を得ることができる。特
に、放熱・シールド層は、少なくとも半導体素子を覆う
平面領域にわたって形成されることで、半導体素子に対
するシールド効果が高められる。
【００３１】更に、放熱・シールド層はパッケージ基板
の実装面と反対側の面に近い配線層で構成されること
で、パッケージ基板の表面からの放熱効果を高め、半導
体素子の放熱効果をより高めることが可能となる。
の実装面と反対側の面に近い配線層で構成されること
で、パッケージ基板の表面からの放熱効果を高め、半導
体素子の放熱効果をより高めることが可能となる。
【図面の簡単な説明】
【図１】本発明の第１実施例の平面図とそのＡＡ線断面
図である。
図である。
【図２】図１の半導体集積回路装置の実装状態を示す側
面図である。
面図である。
【図３】本発明の第２実施例の断面図である。
【図４】本発明の第３実施例の断面図である。
【図５】従来のＬＣＣ方式のパッケージの一例の断面図
である。
である。
【図６】本出願人が先に提案しているパッケージの断面
図である。
図である。
【図７】本出願人が先に提案しているパッケージの他の
例の断面図である。
例の断面図である。
１ パッケージ基板 ２ 配線層，２ｂ 放熱・シールド層，２ｄ 第２の放
熱・シールド層 ３ 凹部 ４ 半導体素子 ７ 封止樹脂 ８ 端面電極 １０ 実装基板
熱・シールド層 ３ 凹部 ４ 半導体素子 ７ 封止樹脂 ８ 端面電極 １０ 実装基板
Claims (5)
- 【請求項１】 複数の配線層を有する多層配線構造のパ
ッケージ基板と、このパッケージ基板に搭載された半導
体素子と、前記パッケージ基板の外面に設けられた実装
用の電極とを備える半導体集積回路装置において、前記
パッケージ基板の少なくとも一つの配線層を放熱・シー
ルド層としてパッケージ基板の略全面にわたって形成し
たことを特徴とする半導体集積回路装置。 - 【請求項２】 放熱・シールド層をパッケージ基板に設
けた接地電極に電気接続してなる請求項１の半導体集積
回路装置。 - 【請求項３】 放熱・シールド層は、少なくとも半導体
素子を覆う平面領域にわたって形成される請求項１また
は２の半導体集積回路装置。 - 【請求項４】 複数の導電層を有する多層配線構造のパ
ッケージ基板と、このパッケージ基板の一方の面に形成
された凹部と、この凹部内に搭載されて前記導電層に電
気接続される半導体素子と、前記凹部内に充填されて前
記半導体素子を封止する封止樹脂と、前記パッケージ基
板の外面に設けられた実装用の電極と、前記パッケージ
基板の少なくとも一つの配線層を放熱・シールド層とし
て前記パッケージ基板の略全面にわたって形成し、かつ
この放熱・シールド層を前記実装用電極のうちの接地用
電極に電気接続したことを特徴とする半導体集積回路装
置。 - 【請求項５】 放熱・シールド層は前記パッケージ基板
の他方の面に近い側の配線層で構成されてなる請求項４
の半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6290428A JP2677213B2 (ja) | 1994-10-31 | 1994-10-31 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6290428A JP2677213B2 (ja) | 1994-10-31 | 1994-10-31 | 半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08130272A true JPH08130272A (ja) | 1996-05-21 |
| JP2677213B2 JP2677213B2 (ja) | 1997-11-17 |
Family
ID=17755912
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6290428A Expired - Lifetime JP2677213B2 (ja) | 1994-10-31 | 1994-10-31 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2677213B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100271640B1 (ko) * | 1997-12-27 | 2000-11-15 | 김영환 | 반도체 패키지 및 그 적층구조 |
| JP2005167243A (ja) * | 2003-12-02 | 2005-06-23 | Samsung Electronics Co Ltd | 配線基板及びこれを利用した固体撮像用半導体装置 |
| JP2006310433A (ja) * | 2005-04-27 | 2006-11-09 | Kyocera Corp | 電子部品収納容器 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6424446A (en) * | 1987-07-20 | 1989-01-26 | Fujitsu Ltd | Printed board and manufacture thereof |
| JPH04130651A (ja) * | 1990-09-20 | 1992-05-01 | Ibiden Co Ltd | 電子部品搭載用基板 |
| JPH05211246A (ja) * | 1992-01-30 | 1993-08-20 | Nec Corp | リードレスチップキャリア型半導体装置 |
-
1994
- 1994-10-31 JP JP6290428A patent/JP2677213B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6424446A (en) * | 1987-07-20 | 1989-01-26 | Fujitsu Ltd | Printed board and manufacture thereof |
| JPH04130651A (ja) * | 1990-09-20 | 1992-05-01 | Ibiden Co Ltd | 電子部品搭載用基板 |
| JPH05211246A (ja) * | 1992-01-30 | 1993-08-20 | Nec Corp | リードレスチップキャリア型半導体装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100271640B1 (ko) * | 1997-12-27 | 2000-11-15 | 김영환 | 반도체 패키지 및 그 적층구조 |
| JP2005167243A (ja) * | 2003-12-02 | 2005-06-23 | Samsung Electronics Co Ltd | 配線基板及びこれを利用した固体撮像用半導体装置 |
| JP2006310433A (ja) * | 2005-04-27 | 2006-11-09 | Kyocera Corp | 電子部品収納容器 |
| JP4578312B2 (ja) * | 2005-04-27 | 2010-11-10 | 京セラ株式会社 | 電子部品収納容器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2677213B2 (ja) | 1997-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110073488B (zh) | 模块 | |
| JP2565300B2 (ja) | 半導体装置 | |
| JP4178880B2 (ja) | モジュール部品 | |
| US5583378A (en) | Ball grid array integrated circuit package with thermal conductor | |
| EP2787530B1 (en) | High-frequency semiconductor package and high-frequency semiconductor device | |
| JP4186843B2 (ja) | 立体的電子回路装置 | |
| JPH07169872A (ja) | 半導体装置及びその製造方法 | |
| JP2004537861A (ja) | 電子部品パッケージ用ｅｍｉ遮蔽 | |
| JP2825084B2 (ja) | 半導体装置およびその製造方法 | |
| KR100236889B1 (ko) | 전자부품 탑재용 기판 및 그 제조방법 | |
| JP3500335B2 (ja) | 高周波回路装置 | |
| KR930004248B1 (ko) | 반도체소자패키지 및 반도체소자패키지 탑재배선회로기판 | |
| JP2784522B2 (ja) | 電子部品搭載用基板及びその製造法 | |
| JP2677213B2 (ja) | 半導体集積回路装置 | |
| KR101070799B1 (ko) | 반도체패키지 및 그 제조방법 | |
| JPH0730215A (ja) | 混成集積回路装置 | |
| JP2973646B2 (ja) | ベアチップｌｓｉの実装構造 | |
| JP7162725B2 (ja) | 半導体装置 | |
| WO2021049521A1 (ja) | モジュール | |
| JP4166097B2 (ja) | 混成集積回路装置 | |
| JP2827950B2 (ja) | 混成集積回路装置 | |
| JPH1154664A (ja) | 半導体装置 | |
| JPH08316592A (ja) | 回路基板及びその製造方法 | |
| JPH09219415A (ja) | ベアチップ薄膜回路素子の実装用配線基板および実装構造 | |
| JPS633441A (ja) | 集積回路用パツケ−ジ |