KR100266672B1 - 디램의 리페어 회로 - Google Patents
디램의 리페어 회로 Download PDFInfo
- Publication number
- KR100266672B1 KR100266672B1 KR1019980008083A KR19980008083A KR100266672B1 KR 100266672 B1 KR100266672 B1 KR 100266672B1 KR 1019980008083 A KR1019980008083 A KR 1019980008083A KR 19980008083 A KR19980008083 A KR 19980008083A KR 100266672 B1 KR100266672 B1 KR 100266672B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- pmos transistor
- metal fuse
- cut
- common connection
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
- G11C29/787—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using a fuse hierarchy
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/408—Address circuits
- G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Dram (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
본 발명은 디램의 리페어 회로에 관한 것으로, 종래의 장치에 있어서는 디램 테스트시 웨이퍼 상태로 되어 있는 칩을 1차 테스트 후 이상이 발견된 칩의 메모리 셀의 퓨즈를 레이저 리페어 장비로 컷팅하여 리페어 시킨후 다시, 2차 테스트를 실시하기 때문에 테스트 시간이 많이 소요되고, 퓨즈가 폴리실리콘 또는 텅스텐-실리사이드로 되어 있어 디램의 레이아웃(Layout)면적을 증가 시키게 되는 문제점이 있었다. 따라서, 본 발명은 입력패드를 통해 전원전압을 인가받아 과전류가 공급될 경우 자동으로 컷팅이 될 수 있도록 가늘게 되어 있는 메탈 퓨즈와; 상기 메탈 퓨즈가 컷팅됨에 따라 이를 검출하여 외부의 어드레스 입력을 차단시켜 주고, 잉여의 워드라인 드라이버가 구동되도록 제어하는 검출 차단부로 구성하여 칩의 1차 테스트시에 이상이 발견된 메모리 셀의 주소에 과전류를 흐르게 하여 메탈퓨즈를 컷팅시키고, 바로 잉여의 워드라인 드라이버가 구동되게 하여 동시에 세가지 테스트가 진행 되도록 함으로써 테스트 시간을 단축시키고, 칩의 크기를 줄일 수 있도록 하는 효과가 있다.
Description
본 발명은 디램의 리페어 회로에 관한 것으로, 특히 웨이퍼 상태의 칩을 테스트 할 때 이상이 발견된 메모리 셀에 대해서 퓨즈 컷팅 및 2차 테스트를 동시에 진행시켜 테스트 시간 단축과 칩 크기를 감소 시키는데 적당하도록 한 디램의 리페어 회로에 관한 것이다.
종래의 디램의 리페어 회로는 1차적으로 웨이퍼 상에서 테스트를 거친 후 상기 테스트한 칩이 리페어 가능한 칩일 경우 레이저 리페어 장비를 이용하여 폴리실리콘(Polysilicon) 또는 텅스텐-실리사이드(W-Silicide)로 만들어진 퓨즈를 컷팅하고, 메모리 칩을 메인 코어의 셀대신 여분으로 준비된 잉여(Redundancy)의 메모리 셀로 대치하고, 상기 1차 테스트를 거쳐 리페어된 웨이퍼상태의 칩을 다시 2차 테스트를 하여 최종적으로 상태가 양호한 칩만을 선별하였다.
즉, 웨이퍼 상태로 되어 있는 칩을 웨이퍼 상태에서 각각의 칩을 테스트 하여 상기 각 칩에서 이상이 발견된 메모리 셀의 어드레스를 추출하여 폴리실리콘 또는 텅스텐-실리사이드로 구성된 퓨즈를 상기 이상이 있는 메모리 셀의 어드레스와 일치되게 레이저를 조사하여 퓨즈를 컷팅함으로써 잉여의 메모리 셀로 대치하여 사용되도록 했다.
그러나, 상기 종래의 장치에 있어서는 디램 테스트시 웨이퍼 상태로 되어 있는 칩을 1차 테스트 후 이상이 발견된 칩의 메모리 셀의 퓨즈를 레이저 리페어 장비로 컷팅하여 리페어 시킨후 다시, 2차 테스트를 실시하기 때문에 테스트 시간이 많이 소요되고, 퓨즈가 폴리실리콘 또는 텅스텐-실리사이드로 되어 있어 디램의 레이아웃(Layout)면적을 증가 시키게 되는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창출한 것으로, 칩의 1차 테스트시에 이상이 발견된 메모리 셀의 주소에 과전류를 흐르게 하여 메탈퓨즈를 컷팅시키고, 바로 잉여의 워드라인 드라이버가 구동되게 하여 동시에 세가지 테스트를 진행 시킴으로써 테스트 시간을 단축시키고, 칩의 크기를 줄일 수 있도록 하는 디램의 리페어 회로를 제공 하는데 그 목적이 있다.
도1은 본 발명에 의한 디램의 리페어 회로도.
***도면의 주요 부분에 대한 부호의 설명***
10 : 검출 차단부 MF1 : 메탈퓨즈
NAND1 : 낸드 게이트 INV1 : 인버터
TG1 : 전송 게이트 PM1 : 피모스 트랜지스터
NM1 : 엔모스 트랜지스터
이와 같은 목적을 달성하기 위한 본 발명의 구성은, 입력패드를 통해 전원전압을 인가받아 과전류가 공급될 경우 자동으로 컷팅이 될 수 있도록 가늘게 되어 있는 메탈 퓨즈와; 상기 메탈 퓨즈가 컷팅됨에 따라 이를 검출하여 외부의 어드레스 입력을 차단시켜 주고, 잉여의 워드라인 드라이버가 구동되도록 제어하는 검출 차단부로 구성된다.
또한, 상기 검출 차단부는 소오스측에 메탈퓨즈를 통하여 전원전압을 입력받고, 게이트에는 인버팅된 어드레스 신호를 입력받아 도통 제어되는 피모스 트랜지스터와; 드레인측이 접지되어 있고, 그 소오스측이 상기 피모스 트랜지스터의 드레인측과 접속되어 게이트에 디램이 정상 동작할 수 있는 준비가 되었다는 프리신호를 받아 도통 제어되는 엔모스 트랜지스터와; 상기 피모스 트랜지스터 및 엔모스 트랜지스터의 공통 접속점에 연결되어 상기 공통 접속점에서 출력되는 신호를 인가받아 어드레스 신호를 도통 또는 차단시키는 전송게이트와; 상기 공통 접속점에서 출력되는 신호를 낸딩하는 낸드 게이트로 구성함으로써 달성되는 것으로, 본 발명에 따른 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
도1은 메탈 퓨즈를 이용한 디램의 리페어 회로도로서, 이에 도시한 바와 같이 입력패드(PAD1)를 통해 전원전압(VCC)을 인가받아 과전류가 공급될 경우 자동으로 컷팅이 될 수 있도록 가늘게 되어 있는 메탈 퓨즈(MF1)와; 상기 메탈 퓨즈(MF1)가 컷팅됨에 따라 이를 검출하여 외부의 어드레스(X1∼Xn) 입력을 차단시켜 주고, 잉여의 워드라인 드라이버가 구동되도록 제어하는 검출 차단부(10)로 구성된다.
또한, 상기 검출 차단부(10)는 소오스측에 메탈퓨즈를 통하여 전원전압(VCC)을 입력받고, 게이트에 인버팅된 어드레스 신호( )를 입력받아 도통 제어되는 피모스 트랜지스터(NM1)와; 드레인측이 접지되어 있고, 그 소오스측이 상기 피모스 트랜지스터(PM1)의 드레인측과 접속되어 게이트에 디램이 정상 동작할 수 있는 준비가 되었다는 프리신호(PRE)를 받아 도통 제어되는 엔모스 트랜지스터(NM1)와; 상기 피모스 트랜지스터(PM1) 및 엔모스 트랜지스터(NM1)의 공통 접속점에 연결되어 상기 공통 접속점에서 출력되는 신호를 인가받아 어드레스 신호(X1)를 도통 제어하는 전송게이트(TG1)와; 상기 공통 접속점에서 출력되는 신호를 낸딩하는 낸드 게이트(NAND1)로 구성한 것으로, 이와 같이 구성한 본 발명의 동작 및 작용을 설명한다.
웨이퍼 상태로 구성되어 있는 칩을 1차 테스트를 실시하여, 리페어 가능한 칩으로 판명될 때 상기 칩의 메모리 셀에서 이상이 발견된 어드레스와 관련된 퓨즈를 선택하여 전원전압 입력패드(PAD1)에 고전압을 인가하고, 다른측 패드(PAD2)를 접지시키면 메탈퓨즈(MF1)의 가는 부분에 전류가 집중하여 상기 메탈퓨즈(MF1)가 자동으로 컷팅된다.
좀 더 구체적으로 설명하면, 메탈퓨즈(MF1)가 컷팅이 않되었을 경우, 외부에서 어드레스(X1)가 입력되고 라스신호(RAS)가 액티브되면 프리신호(PRE)는 로우 레벨로 떨어지며, 인버팅된 어드레스 신호( )가 피모스 트랜지스터(PM1)의 게이트에 입력되어 턴온시키게 되어 입력패드(PAD1)에서 다른측 패드(PAD2)로 전류라인이 형성되고, 상기 피모스 트랜지스터(PM1)를 통과한 전압 레벨에 의하여 전송 게이트(TG1)가 온되므로 디코딩된 어드레스(X1)가 정상의 워드라인 드라이버(Normal wordlin driver)에 입력된다.
그러나, 메탈퓨즈(MF1)가 컷팅 되었을 경우는, 디램의 외부에서 라스(RAS)/카스(CAS)신호가 액티브(active)되기 전에 엔모스 트랜지스터(NM1)의 게이트에 프리신호(PRE)가 인가되어 상기 엔모스 트랜지스터(NM1)가 턴온되고, 따라서 상기 전송 게이트(TG1)는 오프되고, 어드레스 X1∼Xn까지의 메탈퓨즈를 통과한 출력이 낸드 게이트(NAND1)에 입력되어 상기 낸드 게이트(NAND1)의 출력을 '하이'상태로 유지시키면, 정상의 워드라인 드라이버를 오프시키고, 잉여의 워드라인 드라이버(Refundancy wordline driver)를 동작시키게 된다. 즉, 1차 테스트에서 퓨즈 컷팅과 동시에 바로 2차 테스트를 진행시키게 된다.
이상에서 설명한 바와 같이 본 발명 디램의 리페어 회로는 칩의 1차 테스트시에 이상이 발견된 메모리 셀의 주소에 즉시, 과전류를 흐르게 하여 메탈퓨즈를 컷팅시키고, 바로 잉여의 워드라인 드라이버가 구동되게 하여 동시에 세가지 테스트가 진행 되도록 함으로써 테스트 시간을 단축시키고, 칩의 크기를 줄일 수 있도록 하는 효과가 있다.
Claims (2)
- 입력패드를 통해 전원전압을 인가받아 과전류가 공급될 경우 자동으로 컷팅이 될 수 있도록 가늘게 되어 있는 메탈 퓨즈와; 상기 메탈 퓨즈가 컷팅됨에 따라 이를 검출하여 외부의 어드레스 입력을 차단시켜 주고, 잉여의 워드라인 드라이버가 구동되도록 제어하는 검출 차단부로 구성된 것을 특징으로 하는 디램의 리페어 회로.
- 제1항에 있어서, 상기 검출 차단부는 소오스측에 메탈퓨즈를 통하여 전원전압을 입력받고, 게이트에는 인버팅된 어드레스 신호를 입력받아 도통 제어되는 피모스 트랜지스터와; 소오스측이 접지되어 있고, 그 드레인측이 상기 피모스 트랜지스터의 드레인측과 접속되어 게이트에 디램이 정상 동작할 수 있는 준비가 되었다는 프리신호를 받아 도통 제어되는 엔모스 트랜지스터와; 상기 피모스 트랜지스터 및 엔모스 트랜지스터의 공통 접속점에 연결되어 상기 공통 접속점에서 출력되는 신호를 인가받아 어드레스 신호를 도통 또는 차단시키는 전송게이트와; 상기 공통 접속점에서 출력되는 신호를 낸딩하는 낸드 게이트로 구성된 것을 특징으로 하는 디램의 리페어 회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980008083A KR100266672B1 (ko) | 1998-03-11 | 1998-03-11 | 디램의 리페어 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980008083A KR100266672B1 (ko) | 1998-03-11 | 1998-03-11 | 디램의 리페어 회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990074472A KR19990074472A (ko) | 1999-10-05 |
| KR100266672B1 true KR100266672B1 (ko) | 2000-10-02 |
Family
ID=19534581
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980008083A KR100266672B1 (ko) | 1998-03-11 | 1998-03-11 | 디램의 리페어 회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100266672B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110739954A (zh) * | 2018-07-19 | 2020-01-31 | 江苏润石科技有限公司 | 一种修调电路 |
-
1998
- 1998-03-11 KR KR1019980008083A patent/KR100266672B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990074472A (ko) | 1999-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960016807B1 (ko) | 반도체 메모리 장치의 리던던시 회로 | |
| KR960002369A (ko) | 반도체 메모리장치의 웨이퍼 번-인 테스트 회로 | |
| KR960025799A (ko) | 반도체 메모리장치의 결함 셀 구제회로 및 방법 | |
| JPH07201200A (ja) | 半導体メモリ装置のバーンイン制御回路とそれを利用したバーンインテスト方法 | |
| US4860256A (en) | Integrated circuit provided with switching elements for changeover to redundancy elements in a memory | |
| JP2872119B2 (ja) | 半導体装置のヒューズシグナチャー回路 | |
| KR100207507B1 (ko) | 반도체 내부 전원 제어 장치 | |
| KR100266672B1 (ko) | 디램의 리페어 회로 | |
| KR940002272B1 (ko) | 리던던시 기능을 가지는 반도체 메모리 장치 | |
| JPH06295594A (ja) | 半導体記憶装置 | |
| US6952371B2 (en) | Method of programming a programmable element in a memory device | |
| KR0164802B1 (ko) | 범 인 테스트 모드 구동회로 | |
| JPH06295593A (ja) | 半導体記憶装置 | |
| KR100253395B1 (ko) | 로우/컬럼 선택 회로 | |
| KR19990047433A (ko) | 반도체 장치의 입력 회로 | |
| KR100338812B1 (ko) | 반도체 메모리 장치 | |
| KR940008212B1 (ko) | 리던던트 셀의 테스트 수단이 내장된 반도체 메모리 장치 | |
| KR100780687B1 (ko) | 스탠바이 전류의 불량을 구제할 수 있는 칼럼 복구 회로및 이를 이용하는 반도체 메모리 장치 | |
| KR100253319B1 (ko) | 메모리 소자의 로우 액세스 제어 회로 | |
| KR960003404B1 (ko) | 리던던시 장치를 가지는 반도체 메모리 장치 | |
| JP2760333B2 (ja) | 半導体装置 | |
| KR100197668B1 (ko) | 반도체 소자의 리던던시 회로 | |
| KR100500468B1 (ko) | 반도체 장치의 테스트 모드 제어회로 | |
| JPH03252998A (ja) | 半導体記憶装置 | |
| KR0141667B1 (ko) | 비트라인의 결함구제가 효율적으로 이루어지는 반도체 메모리 장치 및 그 결함구제 제어방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110526 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |