KR100263159B1 - Zclv방식의 고속pll장치 - Google Patents

Zclv방식의 고속pll장치 Download PDF

Info

Publication number
KR100263159B1
KR100263159B1 KR1019970050540A KR19970050540A KR100263159B1 KR 100263159 B1 KR100263159 B1 KR 100263159B1 KR 1019970050540 A KR1019970050540 A KR 1019970050540A KR 19970050540 A KR19970050540 A KR 19970050540A KR 100263159 B1 KR100263159 B1 KR 100263159B1
Authority
KR
South Korea
Prior art keywords
signal
high speed
frequency
input signal
zclv
Prior art date
Application number
KR1019970050540A
Other languages
English (en)
Other versions
KR19990028001A (ko
Inventor
고성로
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019970050540A priority Critical patent/KR100263159B1/ko
Publication of KR19990028001A publication Critical patent/KR19990028001A/ko
Application granted granted Critical
Publication of KR100263159B1 publication Critical patent/KR100263159B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/007—Arrangement of the information on the record carrier, e.g. form of tracks, actual track shape, e.g. wobbled, or cross-section, e.g. v-shaped; Sequential information structures, e.g. sectoring or header formats within a track
    • G11B7/0079—Zoned data area, e.g. having different data structures or formats for the user data within data layer, Zone Constant Linear Velocity [ZCLV], Zone Constant Angular Velocity [ZCAV], carriers with RAM and ROM areas
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

개시된 내용은 디스크 회전방식에 의해 데이터를 재생하는 경우, SPINDLE모터의 회전속도에 따라 주파수가 변하는 재생데이터에, 빠르게 동기하기 위한 ZCLV방식의 고속PLL장치에 관한 것이다. 본 발명의 장치는, 동기하기 위한 입력신호의 주파수 및 위상을 검출하기 위한 주파수위상 검출기, 주파수위상 검출기 및 동기보조회로로부터 신호를 인가받아 전류를 흘려보내는 CHARGE PUMP, CHARGE PUMP로부터 전류를 인가받아 저역신호전압을 출력하는 저역통과필터, 저역통과필터로부터 인가받은 저역신호전압에 해당하는 주파수를 가지는 신호를 발진하여 주파수위상 검출기로 궤환시키는 VCO, 및 입력신호의 주파수변화를 감지하여 보상하기 위한 동기보조회로를 포함한다. 동기보조회로는 SPINDLE모터의 회전속도 변화를 검출하고 EDGE펄스를 생성하는 WOBBLE검출기, WOBBLE 검출기에서 입력받은 EDGE펄스를 카운트하는 EDGE펄스계수기, EDGE펄스의 카운트값과 기준값을 비교하는 비교기, 비교기의 비교출력신호를 아날로그신호로 변환시켜 CHARGE PUMP로 출력하는 D/A변환기를 포함한다. 따라서, 본 발명은 주파수 탐색 후 SPINDLE모터의 회전속도 변화에 따라 입력신호의 주파수가 변하더라도, SPINDLE모터의 회전속도 변화를 보상함으로써, 고속으로 PLL동기를 수행하는 효과를 제공한다.

Description

ZCLV방식의 고속PLL장치
본 발명은 주파수 및 위상을 동기하기 위한 PLL(Phase-Locked Loop, 위상동기루프)장치에 관한 것으로, 보다 상세하게는, 디스크 회전방식으로 데이터를 재생하는 경우, SPINDLE모터의 회전속도에 따라 주파수가 변하는 입력 재생데이터에 빠르게 동기하기 위한 ZCLV방식(Zone Constant Linear Velocity ; 지정구역 동일선속도 방식)의 고속PLL장치에 관한 것이다.
일반적으로 PLL(Phase-Locked Loop, 이하 PLL)은 반도체 집적기술의 눈부신발달과 함께 크게 주목을 받기 시작한 기능소자로서, 자동주파수제어, 주파수합성 및 변환, 신호의 동기 및 트래킹 등 다양한 분야에 응용되는 장치이다.
이러한 종래의 PLL장치 및 PLL장치의 동작을 설명하기 위한 DVD-ROM 또는 MODD의 기록방식을 도 1 및 도 2에 도시하였다.
도 1은 종래 PLL장치의 기능을 설명하기 위한 블록도이다.
도시한 바와 같이, 종래의 PLL장치는 동기하기 위한 제 1입력신호(S1)와 VCO(105, Voltage Control Oscillator, 전압제어 발진기)의 궤환신호(SO)를 입력하여 주파수 및 위상을 검출하는 주파수위상 검출기(1O1, Frequency Phase Detector)를 구비하고 있다. 주파수위상 검출기(101)에는, 주파수위상 검출기(101)의 출력신호에 상당하는 전류를 흘려보내는 CHARGE PUMP(103)가 연결되고, 연속하여 저역신호전압을 출력하는 저역통과필터(104)가 연결된다. 저역통과필터(104)에는 VCO(105)가 연결되는 데, VCO(105)는 저역신호전압에 해당하는 주파수를 갖는 신호(SO)를 발진하고, 이 신호(SO)를 주파수위상 검출기(101)로 궤환시킨다.
이러한 종래 PLL장치의 동작을 도 1을 참조하여 자세히 살펴본다.
주파수위상 검출기(101)에는 동기하기 위한 제 1입력신호(S1) 및 궤환된 VCO의 출력신호(SO)가 입력되어, 두 신호의 주파수 및 위상차에 해당하는 디지탈신호를 CHARGE PUMP(103)로 출력한다. CHARGE PUMP(103)는 상기 입력받은 디지탈신호에 상당하는 전류를 저역통과필터(104)로 흘려보내고, 저역통과필터(104)는 이득의 최대허용 범위내에서 VCO(105)의 발진을 구동하기 위한 전압을 출력한다. VCO(105)는 구동전압에 해당하는 주파수를 갖는 신호를 발진하고, 동시에 주파수위상 검출기(101)로 궤환시킨다.
PLL장치는 동기하기 위한 제 1입력신호(S1)와 궤환된 VCO신호(SO)의 차가 감소되는 방향으로 루프(LOOP)를 형성하여 동작하므로, 일정시간이 경과된 후 출력신호(SO)는 입력신호(S1)의 주파수 및 위상에 동기하게 된다.
도 2는 PLL장치의 동작을 살펴보기 위해 DVD-ROM(Digital Variable Drive ROM) 또는 MODD(Magnetic Optical Disc Drive)의 기록형태를 나타낸 도면이다.
VFO1(Variable Frequence Oscillation l) 및 VFO2는 섹터의 시작부분으로 VCO(105)의 발진주파수가 입력신호에 빨리 동기할 수 있도록, 동일한 형태의 주파수 및 패턴으로 기록되어 있다. AM(ADDRESS MARK)에는 ADDRESS 및 ID등의 데이터가 기록(Write)되어 있으므로, 탐색 및 재생시 반드시 확인해야 되는 부분이다. GAP은 헤더(HEADER)영역과 사용자(USER)영역을 구분하는 부분으로, 여기에는 데이터가 기록되지 않는다. VFO3은 VFO1 및 VFO2와 같은 역할을 하며, 뒤에 오는 SYNC를 정확히 읽기 위한 예비부분이다. USER DATA는 사용자가 데이터를 기록하는 부분이다.
이러한 데이터의 재생과정중 VFO가 시작되는 곳에서 PLL동기를 시작하면, VFO의 어느 한 지점에서 주파수동기가 끝나고, 동시에 위상동기가 시작된다. 위상동기는 VFO가 종료되기 전까지 완료된다. 결론적으로, PLL장치는 AM이 시작되기전까지 입력신호의 주파수와 위상에 동기를 완료한다.
하지만, 위와 같은 종래의 PLL장치는, SPINDLE모터가 CAV방식(Constant Angular Velocity, 동일각속도 방식) 또는 ZCAV방식(Zone Constant Angular Velocity, 지정구역 동일각속도 방식)으로 제어될 때, 입력되는 신호에 대해 PLL동기를 수행한다. 이 CAV방식 또는 ZCAV방식에 의한 SPINDLE모터 제어는, 픽업(PICK UP)이 어느 위치로 이동하더라도 재생해야 할 주파수는 동일하므로 PLL동기에 큰문제가 발생되지 않는다.
하지만, ZCLV방식에서는 픽업(PICK UP)이 이동하는 동안에 SPINDLE모터가 충분히 감가속을 할 수 없다. 이에 따라 기록장치에서 재생(READ)하는 입력신호의 주파수가 변하게 되고, 이 신호의 PLL동기에 시간이 많이 소모되거나 PLL동기 자체가 불가능할 경우도 있다.
또한, SPINDLE모터의 속도에 의해 동기하기 위한 입력신호의 주파수가 변하면, 이 신호에 PLL동기를 수행하는데 큰 이득이 필요하게 된다. 이득이 커지면 대역폭을 넓힐 수 없은 문제점이 있다.
따라서, 본 발명의 목적은 전술한 문제점을 해결할 수 있도록, 주파수 탐색후 SPINDLE모터의 회전속도가 가변하는 상황을 감지하는 보조적인 회로를 추가하여, SPINDLE모터의 회전속도 변화를 보상함으로써, 고속으로 PLL동기를 수행하는 효과를 제공한다.
제1도는 종래 PLL장치의 블록도.
제2도는 DVD-ROM 또는 MODD의 기록방식을 설명하기 위한 도면.
제3도는 본 발명에 따른 ZCLV방식의 고속PLL장치의 블록도.
제4도는 본 발명에 이용되는 2개의 EDGE펄스 생성원리를 설명하기 위한 도면.
* 도면의 주요부분에 대한 부호의 설명
S1 : 동기하기 위한 제 1입력신호
S2 : 주파수면화 감지를 위한 제 2입력신호
SO : 출력신호 101 : 주파수위상 검출기
103 : Charge Pump 104 : 저역통과필터
105 : VCO (전압제어 발진기) 30 : 동기보조회로
301 : WOBBLE 검출기
303a : LEADING EDGE펄스 계수기
303b : TRAILING EDGE펄스 계수기
305 : 비교기 307 : D/A변환기
P1 : LEADING EDGE펄스 P2 : TRAILING EDGE펄스
P10 : LEADING EDGE펄스 반전신호
P20 : TRAILING EDGE펄스 반전신호
이와 같은 목적을 달성하기 위한 본 발명에 따른 ZCLV방식의 고속PLL장치는, 동기하기 위한 제 1입력신호와 VCO의 출력신호로부터 주파수 및 위상을 검출하는 주파수위상 검출기, 주파수위상 검출기 및 SPINDLE모터 회전신호 처리용 D/A변환기로부터 신호를 인가받아 전류를 흘려보내는 CHARGE PUMP, CHARGE PUMP로부터 전류를 인가받아 저역신호전압을 출력하는 저역통과필터, 저역통과필터로부터 인가받은 저역신호전압에 해당하는 주파수신호를 발진하고 주파수위상 검출기로 궤환시키는 VCO, SPINDLE모터의 회전변화를 감지하여 보상하기 위한 동기보조회로로 구성된다.
동기보조회로는 제 2입력신호인 SPINDLE모터의 회전WOBBLE신호를 검출하고 EDGE펄스를 생성하는 WOBBLE 검출기, 생성된 EDGE 펄스를 카운트하는 EDGE펄스 계수기, 측정된 EDGE펄스계수값과 기설정된 값을 비교하기 위한 비교기, 비교기의 비교출력신호를 아날로그신호로 변환시켜 CHARGE PUMP로 출력하는 D/A변환기로 구성된다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 기술하기로 한다.
도 3은 본 발명에 따른 ZCLV방식의 고속PLL장치의 블록도이다.
도시한 바와 같이, 본 발명의 장치는, 동기하기 위한 제 1입력신호(S1) 및 VCO(105)의 신호를 입력받아 주파수 및 위상을 검출하는 주파수위상 검출기(101)를 구비하고 있다. 주파수위상 검출기(101)에는, 주파수위상 검출기(101) 및 제2입력신호 처리용 D/A변환기(307)로부터 신호를 인가받는 CHARGE PUMP(103)가 연결된다. CHARGE PUMP(103)에는 저역신호전압을 출력하는 저역통과필터(104)가 연결되고, 저역통과필터(104)에는 저역통과필터(104)의 출력신호전압에 해당하는 주파수를 발진하여 출력하고, 이 발진신호를 주파수위상 검출기(101)로 궤환시키는 VCO(105)가 연결된다.
또한, 본 발명의 고속PLL장치는 전술한 바와 같이 동기보조희로(30)를 포함하고 있다. 동기보조회로(30)는, 제 2입력신호인 SPINDLE모터의 회전WOBBLE신호(S2)를 검출하고, 2종류의 EDGE펄스를 생성하는 WOBBLE 검출기(301)를 구비하고 있다. WOBBLE 검출기(301)에는 WOBBLE신호로부터 생성된 2종류의 EDGE 펄스를 카운트하는 2개의 EDGE펄스 계수기(303a, 303b)가 연결된다. 2개의 EDGE펄스 계수기(303a, 303b)에는 EDGE펄스와 기준펄스를 각각 비교하는 2개의 비교기(305)가 연결되고, 2개의 비교기(305)에는 2개의 D/A변환기(307)가 연결되고, D/A변환기(307)의 아날로그 출력신호는 CHARGE PUMP(103)에 인가된다.
도면을 참조하여, 본 발명에 따른 ZCLV방식의 고속PLL장치의 동작을 자세히설명한다.
본 발명에 따른 ZCLV방식의 고속PLL장치는, SPINDLE모터의 속도변화에 따른 주파수변동에 신속하게 대처하기 위한 것이므로, 종래의 PLL장치에 주파수의 변화를 빠르게 보상하기 위한 동기보조회로가 더 포함된 것이다. PLL동기를 이루고자 하는 제 1입력신호의 처리과정은 종래의 PLL장치와 동일하다.
동기보조회로(30)의 WOBBLE 검출기(301)는 제 2입 력신호(S2)인 SPINDLE모터의 회전WOBBLE신호를 검출하고, 검출한 신호로부터 2종류의 EDGE펄스를 생성한다. 2종류의 EDGE펄스는 LEADING EDGE 펄스 및 TRAILING EDGE 펄스로서, EDGE 펄스의 생성원리는 후에 자세히 설명한다. LEADING EDGE 펄스는 LEADING EDGE펄스 계수기(303a)에, TRAILING EDGE 펄스는 TRAILING EDGE펄스 계수기(303b)에 각각 인가된다. 2개의 EDGE펄스 계수기(303a, 303b)에서는 EDGE와 EDGE사이의 펄스를 카운트하는 역활을 한다. 이렇게 카운트된 펄스는 비교기(305)로 입력되어, 기설정된 SPINDLE모터의 정속구간에서의 펄스신호와 비교하고 그 차가 얼마인가에 따라 CHARGE PUMP(103)에 전류를 공급하는 것을 제어하게 된다. 이때 동작하는 부분은 D/A변환기(307)로서, 기존의 PLL CHIP에서는 이 부분을 외부의 D/A변환기에서 별도의 제어 SOURCE를 통해서 전류공급을 제어하였으나, 본 발명에서는 이 값이 SPINDLE모터의 속도에 따라 자동으로 제어할 수 있는 구조를 갖고 있다. 즉 주기적으로 검출되는 WOBBLE신호를 이용하여 EDGE신호를 만들고 이 주기 내에 기준 CLOCK이 몇개 인가를 카운트하여 정해진 값과 비교하여 그 차이만큼을 D/A변환한 값으로 출력하여 전류를 제어하는 것이다.
이와같은 과정을 거쳐 동기보조회로로부터 출력되어 CHARGE PUMP로 인가되는 전류는, 상기 제 1입력신호의 처리과정 중 주파수위상 검출기로부터 출력된 디지탈신호가 CHARGE PUMP에 의해 변환된 전류와 동시에 저역통과필터로 흘러들어감으로써, 제 1입력신호와 제 2입력신호에 대한 보상을 동시에 수행한다.
도 4는 본 발명에 이용되는 2개 EDGE펄스의 생성방식을 설명하기 위한 도면이다.
도시한 바와 같이, S2는 WOBBLE 검출기(도 3, 301)에서 검출되는 SPINDLE모터의 회전 WOBBLE신호이다. 그리고, P1 및 P2는 검출된 SPINDLE모터의 회전신호로부터 생성되는 2종류의 EDGE 펄스인 LEADING EDGE펄스 및 TRAILING EDGE펄스이다. 상기 S2신호는 FG(Frequency Generator) 센서에서 출력되는 신호를 이용할 수도 있다. FG센서란 신호를 검출하기 위해 디스크 드라이버의 픽업(PICK UP)에 부착된 센서이다. 도시한 바와 같이, LEADING EDGE펄스(P1)는 검출된 WOBBLE신호가 LOW에서 HIGH상태로 전환될 때 생성되는 펄스이고, TRAILING EDGE펄스(P2)는 HIGH에서 LOW로 전환될 때 생성되는 펄스이다. P10신호는 EDGE펄스 계수기의 동작을 위해 LEADING EDGE펄스(P1)신호를 반전시킨 것이고, P20신호는 TRAILING EDGE 펄스(P2)신호를 반전시킨 것이다.
전술한 바와 같이, LEADING EDGE펄스(P1) 및 TRAILING EDGE펄스(P2)는 신호처리를 위해 각각 개별적인 처리과정이 수행된다. 이 2가지의 펄스중 1개의 펄스만을 처리하여 그 결과를 CHARGE PUMP(103)에 인가하여도 본 발명의 고속PLL장치는 동작한다. 그러나, 여기서 LEADING EDGE펄스(P1)와 TRAILING EDGE펄스(P2)의 2종류의 펄스를 같이 처리하는 이유는, 2개의 D/A변환기(307)의 평균값을 사용함으로서 구간별 선형성을 향상시키고 본 발명에 따른 ZCLV방식의 고속PLL장치의 효울성을 향상시키기 위한 것이다.
상술한 바와 같이, 본 발명은 주파수 탐색 후 SPINDLE모터의 회전속도의 변화를 감지하는 보조적인 회로를 추가하여, 회전속도 변화를 거의 동시적으로 보상함으로써, 고속으로 PLL동기를 수행하는 효과를 제공한다.

Claims (11)

  1. 주파수 및 위상을 동기하기 위한 회로에 있어서,
    제 1입력신호와 VCO로부터 주파수차 및 위상차를 검출하기 위한 주파수위상검출기;
    상기 주파수위상 검출기에서 검출된 신호 및 동기보조회로에서 인가되는 보상신호를 입력받아 이에 상당하는 전류를 흘려보내는 CHARGE PUMP;
    상기 CHARGE PUMP로부터 전류를 인가받아 저역신호전압을 출력하는 저역통과필터;
    상기 저역통과필터로부터 인가받은 저역신호에 해당하는 주파수를 발진하여 궤환시키는 VCO; 및
    제2입력신호를 입력받아 상기 CHARGE PUMP에 보상신호를 인가하기 위한 동기보조회로를 포함하는 것을 특징으로 하는 ZCLV방식의 고속PLL장치.
  2. 제 1항에 있어서, 상기 동기보조회로는
    제 2입력신호의 검출 및 EDGE펄스를 생성하는 WOBBLE 검출기;
    상기 WOBBLE 검출기로부터 입력받은 EDGE펄스를 카운트하는 DEGE 펄스계수기;
    상기 EDGE펄스계수기에 연결되어 카운트된 값과 기설정된 값을 비교하는 비교기; 및
    상기 비교기의 비교출력 디지털신호를 아날로그신호로 변환시켜 상기 CHARGE PUMP로 출력하는 D/A변환기를 포함하는 ZCLV방식의 고속PLL장치.
  3. 제 1항에 있어서, 상기 고속PLL장치의 제 2입력신호는 동기하기 위한 입력신호의 주파수변화가 포함된 신호인 것을 특징으로 하는 ZCLV방식의 고속PLL장치.
  4. 제 3항에 있어서, 상기 고속PLL장치의 제 2입력신호는 SPINDLE모터의 회전을나타내는 회전WOBBLE신호인 것을 특징으로 하는 ZCLV방식의 고속PLL장치.
  5. 제 4항에 있어서, 상기 고속PLL장치의 제 2입력신호는 회전WOBBLE신호 대신신호발생센서(Frequency Generator Sensor)의 신호로 대체가능한 것을 특징으로 하는 ZCLV방식의 고속PLL장치.
  6. 제 2항에 있어서, 상기 WOBBLE 검출기는 제 2입력신호로부터 2종류의 EDGE펄스를 생성하는 것을 특징으로 하는 ZCLV방식의 고속PLL장치.
  7. 제 2항에 있어서, 상기 고속PLL장치의 2개 EDGE펄스중 1개의 EDGE 펄스는, 검출된 제 2입력신호가 LOW에서 HIGH상태로 전환될 때 생성되는 것을 특징으로 하는 ZCLV방식의 고속PLL장치.
  8. 제 6항에 있어서, 상기 고속PLL장치의 2개 EDGE펄스중 1개의 EDGE 펄스는, 검출된 제 2입력신호가 HI애에서 LOW상태로 전환될 때 생성되는 것을 특징으로 하는 ZCLV방식의 고속PLL장치.
  9. 제 2항에 있어서, 상기 비교기는 제 2입력신호로부터 생성된 펄스의 값과 기설정된 값을 비교하여, 그 차이에 해당하는 값을 출력하는 것을 특징으로 하는 ZCLV방식의 고속PLL장치.
  10. 제 2항에 있어서, 상기 동기보조회로는 2종류의 펄스를 각각 처리한 결과를 이용하여, 회로의 효율성을 증가시키는 것을 특징으로 하는 ZCLV방식의 고속PLL장치.
  11. 제 2항에 있어서, 상기 고속PLL장치는 2종류의 EDGE펄스중 1개의 EDGE펄스만을 발생하여 처리하는 것을 더 포함하는 ZCLV방식의 고속PLL장치.
KR1019970050540A 1997-09-30 1997-09-30 Zclv방식의 고속pll장치 KR100263159B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970050540A KR100263159B1 (ko) 1997-09-30 1997-09-30 Zclv방식의 고속pll장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970050540A KR100263159B1 (ko) 1997-09-30 1997-09-30 Zclv방식의 고속pll장치

Publications (2)

Publication Number Publication Date
KR19990028001A KR19990028001A (ko) 1999-04-15
KR100263159B1 true KR100263159B1 (ko) 2000-08-01

Family

ID=19522074

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970050540A KR100263159B1 (ko) 1997-09-30 1997-09-30 Zclv방식의 고속pll장치

Country Status (1)

Country Link
KR (1) KR100263159B1 (ko)

Also Published As

Publication number Publication date
KR19990028001A (ko) 1999-04-15

Similar Documents

Publication Publication Date Title
US6081490A (en) Clock signal generating system
US5521895A (en) Optical disk reproducing apparatus for controlling the rotational speed of a spindle motor between a CLV control and a CAV control
US4397011A (en) Apparatus for reproducing disc record
US4672597A (en) Clock signal reproducing circuit for a player reproducing information of a disc
KR100190032B1 (ko) Efm 데이타 복원용 클럭 발생방법 및 그 방법을 수행하는 위상동기 루프
US5666341A (en) Data detection apparatus
JPS58220226A (ja) 位相ロツクル−プ制御回路
US4929917A (en) Phase-locked loop circuit
JP2891125B2 (ja) 光ディスク再生装置
JPS60195772A (ja) 記録ディスク回転駆動制御装置
KR100424211B1 (ko) 광디스크장치
KR100263159B1 (ko) Zclv방식의 고속pll장치
JP2000357337A (ja) 光ディスク再生装置
JPH0731869B2 (ja) デイスク回転駆動装置
US6081492A (en) Disc player reproduction circuit with reproduction speed dependent VFO
JPH0955015A (ja) 光ディスク再生装置
US7038987B2 (en) Optical disk device
JP2773224B2 (ja) スピンドルサーボ回路
JP2599146B2 (ja) 光ディスク装置におけるクロック信号発生回路
US6310843B1 (en) Clock signal generating system
KR100490637B1 (ko) 기억장치를이용한고속zclv위상동기장치
JP2907022B2 (ja) 光ディスク再生装置
JP2002042429A (ja) ディスク再生装置のクロック抽出装置
JPH087468A (ja) 光ディスク再生装置
JPH0785331B2 (ja) デイジタルｐｌｌ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080429

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee