KR100256269B1 - 반도체소자의 필드산화막 형성방법 - Google Patents

Abstract

본 발명은 반도체기판(1)에 패드산화막(2), 폴리실리콘막(3), 질화막(4), CVD 산화막(5)을 차례로 증착하고 필드영역을 디파인(Define) 하기위한 감광막 마스크(6) 패턴을 형성하는 제1단계, 상기 CVD 산화막(5)과 질화막(4)의 소정부위를 식각하여 폴리 실리콘막(3)의 소정부위가 노출되게 하는 제2단계, 상기 감광막 마스크(6) 및 CVD 산화막(5)을 차례로 제거하는 제3단계, 필드산화막(7)을 형성하는 제4단계, 상기 질화막(4), 폴리실리콘막(3), 패드산화막(2)을 순서적으로 제거하는 제5단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 필드 산화막 형성 방법에 관한 것으로, FI CD(Final Inspection Critical Demension) 이득을 약 0.10㎛ 확보한 상태에서 필드산화막을 형성하기 때문에, 종래의 PBL(Poly Buffered LOCOS)공정보다 필드산화막의 폭을 약 0.10㎛ 정도 줄여서 새부리 모양이 활성영역으로 들어가는 정도를 줄여주어 넓은 활성영역을 확보하는 효과가 있다.

Description

반도체 소자의 필드산화막 형성 방법

제1도는 본 발명의 원리를 설명하기 위한 예시도.

제2a도 내지 제2e도는 본 발명에 따른 필드산화막 형성 공정을 나타내는 단면도.

〈도면의 주요부분에 대한 부호의 설명〉

1 : 반도체기판 2 : 패드산화막

3 : 폴리실리콘막 4 : 질화막

5 : CVD 산화막 6 : 감광막 마스크

7 : 필드산화막

본 발명은 반도체 제조 공정중 소자를 개별적으로 분리시키는 필드산화막 형성 방법에 관한 것으로, 특히 서브 마이크론(Submicron) 이하의 소자에 적용되는 반도체 소자의 필드산화막 형성 방법에 관한 것이다.

종래의 LOCOS(Local Oxidation of Silicon)기술에 의한 소자 분리는 버즈비크(bird's beak)가 길게 형성되어 서브마이크론 반도체 공정에서는 한계가 있어, 새로운 소자 분리 기술이 적용되고 있으며 그 중의 한가지가 PBL(Poly Buffered LOCOS)기술이다. 그러나, PBL 기술에서도 버즈비크 문제(LOCOS 보다는 짧지만)가 여전히 남아 있어서 활성영역 확보가 여전히 힘들다.

따라서, 본 발명은 PBL 공정을 수행함에 있어 CVD 산화막을 이용하여 식각 바이어스를 유도하므로써 이후에 형성되는 필드산화막의 폭을 좁히고 활성영역을 많이 확보하는 반도체 소자의 필드산화막 형성 방법을 제공하는데 그 목적으로 한다.

상기 목적을 달성하기 위하여 본 발명은, 반도체 소자의 필드산화막 형성 방법에 있어서, 반도체기판에 패드산화막, 폴리실리콘막, 질화막, CVD 산화막을 차례로 증착하고 필드영역을 디파인(Define) 하기 위한 감광막 마스크를 형성하는 제1 단계, 식각부위의 하부가 점차 좁아지도록 상기 CVD 산화막과 상기 질화막을 경사지게 식각하여 상기 폴리실리콘막의 소정부위가 노출되게 하는 제2단계, 상기 감광막 마스크를 제거하는 제3단계, 산화공정에 의해 필드산화막을 형성하는 제4단계, 및 상기 필드산화막을 제외한 상기 반도체 실리콘기판상에 적층된 박막들을 제거하는 제5단계를 포함하여 이루어지는 것을 특징으로 한다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.

먼저, 제1도를 통해 본 발명의 원리를 설명하기로 한다.

반도체 기판(1)상에 패드(pad) 산화막(2), 폴리실리콘막(3), 질화막(4), CVD 산화막(5)을 차례로 형성한 후, 포토리소그래피(Photolithography) 공정에 의해 감광막 마스크(6)를 형성한 다음에 상기 CVD 산화막(5)과 질화막(4)을 건식식각해서 폴리실리콘막(3)이 노출되도록 한 상태의 단면도이다.

이때, 도면에 도시된 바와 같이 건식식각시 FI CD(Final Inspection Critical Dimension)는 일반적으로 DI CD(Develop Inspection Critical Dimension)보다 작게 되는데, 질화막 상부에 CVD 산화막을 첨가하면 이러한 현상은 더 심하게 발생한다. 따라서 본 발명에서는 이 현상을 이용하여 식각 바이어스(DI CD - FI CD)를 약 0.10μm 정도로 유발시켜 필드산화막이 형성된 부위를 좁게해서 소자분리 측면에서는 오히려 더 유리하게 하는 것이다. 즉, FI CD가 작으면 필드산화막의 폭도 그 만큼 줄어들어 넓은 활성영역(active region)의 확보가 가능하다.

제2a도 내지 제2e도는 상기와 같은 원리를 이용한 본 발명에 따른 필드산화막 형성 공정도로서, 제2a도는 반도체기판(1)에 패드산화막(2)을 100~200Å 열적으로 성장한 후, 폴리실리콘막(3)을 300~600Å, 질화막(4)을 2000~3000Å, CVD 산화막(5)을 300~700Å으로 차례로 증착하고 필드영역을 디파인(Define) 하기 위한 감광막 마스크(6)를 형성한 상태의 단면도이다.

이어서, 제2b도에 도시된 바와 같이 건식 식각 방법으로 상기 CVD 산화막(5)과 질화막(4)을 식각하여 폴리실리콘막(3)이 노출되게 한다. (이때, CVD 산화막과 질화막의 식각 비율은 비슷하므로 동시에 한가지 식각 방법으로 식각된다.)

계속해서, 제2c도와 같이 상기 감광막 마스크(6)를 제거한 후, 습식 방법으로 CVD 산화막(5)을 제거하고, 제2d도와 같이 필드산화막(7)을 형성한다.

이때, CVD 산화막(5)을 제거하지 않은 상태에서 필드산화막(7)을 형성할 수도 있다.

끝으로, 제2e도와 같이 습식식각으로 질화막(4)을 제거하고, 건식 식각으로 폴리실리콘(3)을 제거한 후, 다시 습식으로 패드산화막(2)을 제거하면 최종적으로 필드산화막(7)만 남게 된다.

이상 상기에서 설명한 바와 같이 이루어지는 본 발명은 FI CD 이득을 약 0.10μm 확보한 상태에서 필드산화막을 형성하기 때문에, 종래의 PBL 공정보다 필드산화막의 폭을 약 0.10μm 줄여서 버즈비크가 활성영역으로 들어가는 정도를 줄여주어 넓은 활성영역을 확보하는 효과가 있다.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

Claims (2)

1. 반도체 소자의 필드산화막 형성 방법에 있어서, 반도체기판에 패드산화막, 폴리실리콘막, 질화막, CVD 산화막을 차례로 증착하고 필드영역을 디파인(Define) 하기 위한 감광막 마스크를 형성하는 제1단계; 식각부위의 하부가 점차 좁아지도록 상기 CVD 산화막과 상기 질화막을 경사지게 식각하여, 상기 폴리실리콘막의 소정부위가 노출되게 하는 제2단계; 상기 감광막 마스크를 제거하는 제3단계; 산화공정에 의해 필드산화막을 형성하는 제4단계; 및 상기 필드산화막을 제외한 상기 반도체기판 상에 적층된 박막들을 제거하는 제5단계를 포함하여 이루어진 반도체 소자의 필드산화막 형성 방법.
2. 제1항에 있어서, 상기 CVD 산화막은 상기 제3단계 또는 상기 제5단계에서 제거하는 것을 특징으로 하는 반도체 소자의 필드산화막 형성 방법.