KR100255665B1 - Method for fabricating semiconductor device which havig a different thickness gate oxide structure in a semiconductor substrate - Google Patents
Method for fabricating semiconductor device which havig a different thickness gate oxide structure in a semiconductor substrate Download PDFInfo
- Publication number
- KR100255665B1 KR100255665B1 KR1019980000269A KR19980000269A KR100255665B1 KR 100255665 B1 KR100255665 B1 KR 100255665B1 KR 1019980000269 A KR1019980000269 A KR 1019980000269A KR 19980000269 A KR19980000269 A KR 19980000269A KR 100255665 B1 KR100255665 B1 KR 100255665B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate oxide
- oxide film
- semiconductor substrate
- different thickness
- semiconductor device
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 91
- 239000004065 semiconductor Substances 0.000 title claims abstract description 60
- 239000000758 substrate Substances 0.000 title claims abstract description 50
- 238000004140 cleaning Methods 0.000 claims abstract description 31
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 claims abstract description 22
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 18
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 25
- 239000002738 chelating agent Substances 0.000 claims description 16
- 230000003647 oxidation Effects 0.000 claims description 15
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims description 13
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 10
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 claims description 7
- 235000011114 ammonium hydroxide Nutrition 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 7
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 claims description 6
- 238000005406 washing Methods 0.000 claims description 6
- 239000000908 ammonium hydroxide Substances 0.000 claims description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 3
- -1 carboxylic acid compound Chemical class 0.000 claims description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 2
- 150000001875 compounds Chemical class 0.000 claims description 2
- 238000007598 dipping method Methods 0.000 claims description 2
- 125000002887 hydroxy group Chemical group [H]O* 0.000 claims description 2
- 239000007921 spray Substances 0.000 claims description 2
- 229940126062 Compound A Drugs 0.000 claims 1
- NLDMNSXOCDLTTB-UHFFFAOYSA-N Heterophylliin A Natural products O1C2COC(=O)C3=CC(O)=C(O)C(O)=C3C3=C(O)C(O)=C(O)C=C3C(=O)OC2C(OC(=O)C=2C=C(O)C(O)=C(O)C=2)C(O)C1OC(=O)C1=CC(O)=C(O)C(O)=C1 NLDMNSXOCDLTTB-UHFFFAOYSA-N 0.000 claims 1
- 238000011109 contamination Methods 0.000 claims 1
- 239000000126 substance Substances 0.000 claims 1
- 238000000206 photolithography Methods 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 58
- 238000004380 ashing Methods 0.000 description 3
- 239000000356 contaminant Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Cleaning Or Drying Semiconductors (AREA)
Abstract
Description
본 발명은 반도체 장치의 제조 방법에 관한 것으로서, 상세하게는 단일한 반도체 기판 상에 상이한 두께를 갖는 게이트 산화막을 형성하는 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a method of forming a gate oxide film having a different thickness on a single semiconductor substrate.
반도체 소자의 고집적화 및 다기능화의 추세에 따라 단일 칩(chip) 내에 메모리 소자(memory device)와 로직 소자(logic device)를 융합시킨 새로운 형태의 원칩소자(one-chip device)에 대한 연구가 활발하게 진행되고 있다.With the trend of high integration and multifunctionalization of semiconductor devices, research on new types of one-chip devices, in which memory devices and logic devices are fused in a single chip, is being actively conducted. It's going on.
메모리 소자와 로직 소자가 융합된 원칩소자(merged one-chip device)는 그 구조의 복잡함으로 인하여 이를 제조하기 위한 반도체 제조 공정이 복잡하며, 특히 결함이 없는 게이트 산화막을 메모리 소자와 로직 소자가 형성되는 영역의 반도체 기판에 각각 상이한 두께로 형성하기 위해서는 공정이 복잡해진다. 즉, 단일 칩 내에서 메모리 소자가 형성되는 영역에서는 게이트 산화막을 두껍게 형성하여야 하지만, 로직 소자가 형성되는 영역에서는 게이트 산화막을 상대적으로 얇게 형성하여야 하므로 게이트 산화막을 형성하는 공정에서부터 공정이 복잡해지는 문제가 발생한다.Due to the complexity of the structure, a merged one-chip device in which a memory device and a logic device are fused has a complicated semiconductor fabrication process. In particular, a defect free gate oxide film is formed in which a memory device and a logic device are formed. The process becomes complicated in order to form in a semiconductor substrate of a region with a different thickness, respectively. In other words, a thick gate oxide film should be formed in a region where a memory device is formed in a single chip, but a relatively thin gate oxide film should be formed in a region where a logic element is formed. Occurs.
그런데, 로직 소자 영역의 게이트 산화막 두께는 반도체 장치의 신호 전달 속도와 밀접한 관련을 갖는 바, 고속의 신호 전달을 실현하기 위해서는 상기 게이트 산화막은 가능한 한 얇게 형성하여야 한다. 한편, 상기 로직 소자 영역의 게이트 산화막에 요구되는 두께의 박막인 게이트 산화막을 메모리 소자가 형성되는 영역에 형성하게 되면 메모리 소자의 게이트 산화막으로서 기능을 발휘하지 못하게 되는, 소자 실패가 발생되는 문제가 있다.However, since the gate oxide film thickness of the logic element region is closely related to the signal transmission speed of the semiconductor device, the gate oxide film should be formed as thin as possible to realize high speed signal transmission. On the other hand, if the gate oxide film, which is a thin film of the thickness required for the gate oxide film in the logic device region, is formed in the region where the memory device is formed, there is a problem in that a device failure occurs that does not function as a gate oxide film of the memory device. .
종래의 단일한 반도체 기판 상에 서로 상이한 두께의 게이트 산화막을 갖는 반도체 장치를 제조하는 방법을 순차적으로 설명하면 다음과 같다.A method of manufacturing a semiconductor device having a gate oxide film having a different thickness from each other on a conventional single semiconductor substrate will be described sequentially.
먼저, 반도체 기판 상에 제1게이트 산화막을 형성하기 위한 산화 공정을 진행한다. 상기 제1게이트 산화막과 다른 두께를 갖는 제2게이트 산화막을 형성하기 위하여 상기 제1게이트 산화막에 대한 사진 식각 공정을 진행한다. 이때, 상기 시각 공정은 건식 또는 비오이(BOE, Beffered Oxide Etchant) 용액을 이용한 습식 방법으로 제1게이트 산화막을 식각하여 패턴을 형성한다. 이후, 상기 사진 공정에서 제1게이트 산화막 상에 도포한 감광막을 태워 제거하는 애싱(ashing) 공정을 진행한다. 상기 애싱 공정으로도 제거되지 않은 감광막은 황산(H2SO4)을 이용하여 리프팅(lifting) 방식으로 잔여 감광막을 벗겨낸다(strip). 감광막이 제거된 결과물 기판에 대한 세정 공정을 진행한 후, 제1게이트 산화막과 두께가 상이한 제2게이트 산화막을 형성하기 위한 산화 공정을 진행한다.First, an oxidation process for forming a first gate oxide film on a semiconductor substrate is performed. In order to form a second gate oxide layer having a thickness different from that of the first gate oxide layer, a photolithography process is performed on the first gate oxide layer. In this case, the visual process forms a pattern by etching the first gate oxide layer by a wet method using a dry or Beofer Oxide (BOE) solution. Subsequently, an ashing process of burning and removing the photoresist film coated on the first gate oxide film in the photographing process is performed. The photoresist film, which is not removed by the ashing process, is stripped of the remaining photoresist film by a lifting method using sulfuric acid (H 2 SO 4 ). After the cleaning process is performed on the resultant substrate from which the photoresist film is removed, an oxidation process is performed to form a second gate oxide film having a thickness different from that of the first gate oxide film.
그런데, 이상의 순차적인 흐름에 따르는 반도체 제조 공정에서 상기 제1게이트 산화막을 패터닝하기 위하여 진행하는 건식 식각 공정의 경우와 이후 진행하는 애싱 공정시, 제1게이트 산화막은 플라즈마에 의한 손상을 받을 수 있다. 이러한 손상은 이후 완성된 반도체 장치의 신뢰성을 저하시키는 중요한 요인이 된다. 따라서, 상기 건식 식각보다는 습식 공정으로 제1게이트 산화막을 패터닝하고 있다. 이후, 습식 식각 공정 후 진행되는 세정 공정 역시 습식 공정으로 진행하며, 이는 수산화암모늄과 과산화수소 및 순수를 포함하여 이루어진 SCI이라 칭하는 세정 용액과 순수로 희석한 하이드로 플로라이드(DHF, Dilute Hydro Fluoride) 용액을 이용하여 진행된다. 그러나, 이러한 세정 공정에서도 상기 제1게이트 산화막을 과도하게 식각하는 문제가 발생되며, 습식 방식에 의한 식각 공정과 세정 공정으로 다량의 잔류물이 반도체 기판 상에 형성되는 문제가 발생되어 결국 반도체 제조 공정의 충분한 공정 마진을 확보하기가 어려운 문제가 발생된다.However, in the case of the dry etching process that proceeds to pattern the first gate oxide film in the semiconductor manufacturing process according to the above sequential flow and in the subsequent ashing process, the first gate oxide film may be damaged by plasma. Such damage is an important factor for lowering the reliability of the finished semiconductor device. Therefore, the first gate oxide layer is patterned by a wet process rather than the dry etching. Subsequently, the cleaning process performed after the wet etching process also proceeds to the wet process, which includes a cleaning solution called SCI comprising ammonium hydroxide, hydrogen peroxide and pure water and a dilute hydrofluoride (DHF) solution diluted with pure water. Proceed by using. However, even in such a cleaning process, a problem of excessively etching the first gate oxide layer occurs, and a problem of forming a large amount of residues on the semiconductor substrate by a wet etching process and a cleaning process occurs, and thus, a semiconductor manufacturing process It is difficult to secure sufficient process margin.
본 발명은 두 번의 산화 공정을 통하여 단일 반도체 기판 상에 두께를 달리하는 산화막을 형성함에 있어서, 제1산화 공정과 그 후 진행하는 세정 공정을 종래의 방법으로 진행하는 경우, 공정 진행 후 잔류물 또는 찌꺼기들이 결과물 기판상에 잔류하여 후속 산화 공정은 물론 전체 반도체 제조 공정을 진행함에 공정 마진 확보를 곤란하게 하는 문제가 발생되는 것을 방지하기 위하여 상기 찌꺼기들을 결과물 기판으로부터 완전히 제거하는 소정의 세정 공정을 제2산화 공정을 진행하기 전에 실시하는 단일 반도체 기판에 상이한 두께의 게이트 산화막 구조를 갖는 반도체 장치의 제조 방법을 제공함을 목적으로 한다.According to the present invention, in forming an oxide film having a different thickness on a single semiconductor substrate through two oxidation processes, the first oxidation process and the subsequent cleaning process are carried out by a conventional method. In order to prevent debris from remaining on the resultant substrate and the subsequent oxidation process as well as the entire semiconductor fabrication process, the problem of making process margins difficult is eliminated. An object of the present invention is to provide a method for manufacturing a semiconductor device having a gate oxide film structure having a different thickness on a single semiconductor substrate to be carried out before the oxidation process.
제1도는 본 발명에 따른 게이트 산화막을 형성하는 방법을 설명하기 위한 흐름도이다.1 is a flowchart for explaining a method of forming a gate oxide film according to the present invention.
제2도 내지 제7도는 본 발명에 따른 게이트 산화막을 형성하는 방법을 설명하기 위한 단면도들이다.2 to 7 are cross-sectional views illustrating a method of forming a gate oxide film according to the present invention.
전술한 본 발명이 이루고자 하는 기술적 과제를 달성하기 위한 단일 반도체 기판에 상이한 두께의 게이트 산화막 구조를 갖는 반도체 장치의 제조 방법은 다음의 단계를 포함하는 것을 특징으로 한다. (a) 반도체 기판 상부에 제1게이트 산화막을 형성한다. (b) 상기 제1게이트 산화막 상부의 소정 영역을 노출하는 감광막 패턴을 형성한다. (c) 상기 감광막 패턴에 의하여 노출된 제1게이트 산화막을 식각한다. (d) 상기 감광막 패턴을 스트립한다. (e) 상기 결과물 기판 전면을 오존수와, 수산화암모늄(NH4OH)과 과산화수소(H2O2) 및 순수(DI water)를 포함하는 SCI 용액에 킬레이트제(chelating agent)가 첨가된 세정 용액으로 세정한다. (f) 상기 결과물 기판에 제2게이트 산화막을 형성하기 위한 산화공정을 진행한다.A method of manufacturing a semiconductor device having a gate oxide film structure having a different thickness on a single semiconductor substrate for achieving the above-described technical problem is characterized by including the following steps. (a) A first gate oxide film is formed over the semiconductor substrate. (b) A photoresist pattern is formed to expose a predetermined region over the first gate oxide film. (c) the first gate oxide film exposed by the photoresist pattern is etched. (d) The photosensitive film pattern is stripped. (e) The entire surface of the resulting substrate is a cleaning solution in which a chelating agent is added to an SCI solution containing ozone water, ammonium hydroxide (NH 4 OH), hydrogen peroxide (H 2 O 2 ), and pure water (DI water). Clean. (f) An oxidation process is performed to form a second gate oxide film on the resultant substrate.
이때, 상기 본 발명에 따른 단일 반도체 기판에 상이한 두께의 게이트 산화막 구조를 갖는 반도체 장치의 제조 방법은 다음에 의하여 보다 구체적으로 실시하면 바람직하다.At this time, it is preferable that the semiconductor device manufacturing method having the gate oxide film structure having a different thickness on the single semiconductor substrate according to the present invention be carried out in more detail by the following.
상기 (e)단계의 세정 공정은 상기 오존수와 상기 SCI 용액에 킬레이트제가 첨가된 세정용액으로 세정 공정을 연속적으로 진행한다. 상기 (e)단계의 킬레이트제가 첨가된 SCI 용액에 포함된 순수에 대한 부피 퍼센트인 성분 함량은 암모니아수는 1 내지 10 퍼센트, 과산화수소는 1 내지 50 퍼센트이면 바람직하다. 상기 (e)단게의 킬레이트제가 첨가된 SCI 용액의 세정 공정 진행 온도는 40 내지 80℃이면 바람직하다. 상기 (e)단계의 SCI 용액에 첨가되는 킬레이트제는 카르복실산계 화합물, 수산기를 포함하는 하이드록시아로마틱계 화합물, 인산계 화합물 중 선택된 어느 하나의 물질이면 바람직하다. 상기 킬레이트제는 상기 SCI 용액에 포함된 순수에 대한 농도가 10 내지 10000 ppm이면 바람직하다. 상기 (e)단계의 오존수에 포함된 오존 농도는 1 내지 100 ppm이면 바람직하다. 상기 오존수의 세정 공정 진행 온도는 0 내지 50℃이면 바람직하다. 상기 (e)단계의 세정 공정은 딥핑(dipping)방식, 스프레이(spray) 방식, 스핀(spin) 방식 및 이소프로필알코올증기건조(iso-propyle alcohol vapor dryer) 방식 중 선택된 어느 하나의 방식 또는 이들 중 선택된 둘 이상의 조합을 포함하는 방식으로 진행한다.In the washing process of step (e), the washing process is continuously performed with the washing solution in which the chelating agent is added to the ozone water and the SCI solution. The volume content of the pure water contained in the SCI solution to which the chelating agent of step (e) is added is preferably 1 to 10 percent of ammonia water and 1 to 50 percent of hydrogen peroxide. It is preferable that the washing | cleaning process progress temperature of the SCI solution to which the chelating agent of said (e) step was added is 40-80 degreeC. The chelating agent added to the SCI solution of step (e) is preferably any one selected from a carboxylic acid compound, a hydroxyaromatic compound containing a hydroxyl group, and a phosphoric acid compound. The chelating agent is preferably in a concentration of 10 to 10000 ppm with respect to the pure water contained in the SCI solution. The ozone concentration contained in the ozone water of step (e) is preferably 1 to 100 ppm. It is preferable that the washing | cleaning process progress temperature of the said ozone water is 0-50 degreeC. The cleaning process of step (e) is any one selected from a dipping method, a spray method, a spin method and an isopropyl alcohol vapor dryer method or any of them. Proceed in a manner that includes a combination of two or more selected.
이하, 본 발명의 실시예들을 첨부한 도면들을 참조하여 상세히 설명한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들에 한정되는 것으로 해석되어져서는 안된다. 이하의 도면을 참조한 설명은 본 발명의 실시예들은 본 발명과 관련한 산업기술분야에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되어지는 것이다. 도면상에서 층이나 영역들의 두께는 명세서의 명확성을 위하여 과장되어진 것이다. 도면상에서 단일한 부호는 단일한 요소를 지칭한다. 또한 어떤 층이 다른 층 또는 기판의 “상부”에 있다라고 기재된 경우, 상기 어떤 층이 상기 다른 층 또는 기판의 상부에 직접 존재할 수도 있고, 그 사이에 제3의 층이 개재되어질 수도 있다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, embodiments of the present invention may be modified in many different forms, and the scope of the present invention should not be construed as being limited to the embodiments described below. DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, exemplary embodiments of the present invention are provided to more fully describe the present invention to those skilled in the art related to the present invention. In the drawings, the thicknesses of layers or regions are exaggerated for clarity. In the drawings, a single reference numeral refers to a single element. In addition, where a layer is described as being "top" of another layer or substrate, the layer may be directly on top of the other layer or substrate, with a third layer intervening therebetween.
첨부도면 제1도는 본 발명에 따른 게이트 산화막을 형성하는 방법을 설명하기 위한 흐름도이다. 제1도를 참조하여 순차적으로 설명하면 다음과 같다.1 is a flowchart illustrating a method of forming a gate oxide film according to the present invention. Referring to Figure 1 sequentially described as follows.
반도체 기판 상에 제1게이트 산화막을 형성하기 위한 산화 공정을 진행한다(10). 상기 산화 공정으로 형성된 산화막 상에 감광막을 도포한 후, 이를 패터닝하여 감광막 패턴을 형성하는 사진 현상 공정을 진행한다(11). 상기 감광막 패턴을 식각 마스크로 이용하여 상기 산화막을 식각하여 하부의 반도체 기판을 노출하는 제1게이트 산화막 패턴을 형성하는 습식 식각 공정을 진행한다(12). 상기 제1게이트 산화막 패턴 상부에 잔존하는 감광막 패턴을 제거하는 감광막 스트립 공정을 진행한다(13). 상기 제1게이트 산화막 패턴의 노출면 및 노출된 반도체 기판 면에 대한 세정 공정을 진행한다(14). 상기 제1게이트 산화막 패턴과 두께가 다른 제2게이트 산화막을 소정 영역에 형성하기 위한 산화 공정을 진행한다(15).An oxidation process for forming a first gate oxide film on a semiconductor substrate is performed (10). After the photosensitive film is coated on the oxide film formed by the oxidation process, a photodevelopment process of patterning the photosensitive film pattern is performed (11). The wet etching process may be performed using the photoresist pattern as an etching mask to etch the oxide layer to form a first gate oxide layer pattern exposing a lower semiconductor substrate (12). A photoresist strip process of removing the photoresist pattern remaining on the first gate oxide layer pattern is performed (13). A cleaning process is performed on the exposed surface of the first gate oxide layer pattern and the exposed semiconductor substrate surface (14). An oxidation process is performed to form a second gate oxide film having a thickness different from that of the first gate oxide film pattern in a predetermined region (15).
전술한 단계에 따라 진행하는 반도체 제조 공정 중, 상기 세정 공정(14)은 습식 방식으로 진행하며, 이때 사용되는 세정 용액으로는 오존수와, 수산화암모늄(NH4OH)과 과산화수소(H2O2) 및 순수(DI water)를 포함하는 SCI 용액에 킬레이트제(chelating agent)가 첨가된 세정 용액을 이용한다.In the semiconductor manufacturing process proceeding according to the above-described steps, the cleaning process 14 proceeds in a wet manner, and the cleaning solution used at this time is ozone water, ammonium hydroxide (NH 4 OH) and hydrogen peroxide (H 2 O 2 ) And a cleaning solution in which a chelating agent is added to the SCI solution containing pure water (DI water).
제2도 내지 제7도는 본 발명에 따른 게이트 산화막을 형성하는 방법을 설명하기 위한 단면도들이다.2 to 7 are cross-sectional views illustrating a method of forming a gate oxide film according to the present invention.
제2도를 참조하면, 반도체 기판(20) 상부에 산화 공정을 진행하여 제1게이트 산화막(22)을 형성한다. 제3도를 참조하면, 제1게이트 산화막(22) 상에 감광막을 도포한 후, 이를 패터닝하여 감광막 패턴(24)을 형성하는 사진 현상 공정을 진행한다. 제4도를 참조하면, 감광막 패턴(24)을 식각 마스크로 이용하여 노출된 제1게이트 산화막(제2도의 22)을 식각하여 제1게이트 산화막 패턴(22a)을 형성한다. 이때, 상기 식각 공정은 습식 방식으로 진행한다. 제5도를 참조하면, 제4도의 결과물 기판상에 잔존하는 감광막 패턴(제4도의 24)을 제거하는 스트립 공정을 진행한다. 이때, 상기 스트립 공정 진행 후, 결과물 기판 전면에는 불규칙적인 분포를 갖는 감광막의 찌꺼기들(25a, 25b)이 형성된다. 이러한 찌꺼기(25a, 25b)(residue)들은 제1게이트 산화막 패턴(22a) 상부나, 제1게이트 산화막 패턴(22a)에 의하여 노출된 반도체 기판(20) 상부에 부착된다. 이들은 후속 반도체 제조 공정에서 적절한 공정마진이 확보되는 것을 방해하기 때문에 반도체 기판 상으로부터 제거되어야 한다. 따라서, 별도의 세정 공정이 반드시 필요하며, 이에 대해서는 계속된 도면을 참조하면서 설명하기로 한다. 제6도를 참조하면, 제5도의 찌꺼기들이 잔존하는 결과물 기판에 대한 소정의 세정 공정을 진행하여 찌꺼기들이 기판 상부로부터 완전히 제거된 것을 나타낸다. 이때, 세정 용액으로 오존수와, 수산화암모늄(NH4OH)과 과산화수소(H2O2) 및 순수(DI water)를 포함하는 SCI 용액에 킬레이트제(chelating agent)가 첨가된 세정 용액을 이용한다. 한편, 제1게이트 산화막 패턴(22a)은 소정 두께(T1)를 갖는 것을 도시되어 있으며, 이는 후속 공정에서 형성하는 제2게이트 산화막의 두께와 비교하기 위하여 별도의 참조 부호를 붙인 것이다. 제7도를 참조하면, 제6도의 결과물 기판에 대한 산화 공정을 진행한다. 이로써, 제1게이트 산화막 패턴(22a) 상부에 소정 두께(T2)의 산화막(26a)이 더 형성되며, 제6도에서 제1게이트 산화막 패턴(22a)에 의하여 노출된 반도체 기판(20) 상에 소정 두께(T2)를 갖는 또다른 산화막(26b)이 형성된다. 결과적으로, 단일한 반도체 기판 상에서 두 번의 산화 공정을 통하여 서로 다른 두께의 산화막을 형성할 수 있다. 즉, T1의 두께를 갖는 산화막과, T1과 T2의 두께가 적층된 산화막과, T3의 두께를 갖는 산화막이 각각 형성될 수 있다. 최종 결과물이 도시된 제7도는 이들 상이한 두께를 갖는 산화막을 단일 단면도에 도시하였지만, 이들에 대한 영역을 한정하는 공정을 두 번의 산화 공정 사이에서 진행하게 되면, 영역을 달리하는 단일 반도체 기판 상에 전술한 상이한 두께의 산화막을 형성할 수 있음은 자명하다.Referring to FIG. 2, an oxidation process is performed on the semiconductor substrate 20 to form the first gate oxide film 22. Referring to FIG. 3, after the photoresist film is coated on the first gate oxide film 22, the photoresist film is patterned to form the photoresist pattern 24. Referring to FIG. 4, the exposed first gate oxide film 22 (of FIG. 2) is etched using the photoresist pattern 24 as an etching mask to form the first gate oxide pattern 22a. In this case, the etching process is performed in a wet manner. Referring to FIG. 5, a strip process of removing the photoresist pattern (24 of FIG. 4) remaining on the resultant substrate of FIG. 4 is performed. At this time, after the strip process, residues 25a and 25b of the photoresist film having an irregular distribution are formed on the entire surface of the resultant substrate. The residues 25a and 25b are attached to an upper portion of the first gate oxide pattern 22a or an upper portion of the semiconductor substrate 20 exposed by the first gate oxide pattern 22a. They must be removed from the semiconductor substrate as they prevent the proper process margin from being secured in subsequent semiconductor manufacturing processes. Therefore, a separate cleaning process is necessary, which will be described with reference to the subsequent drawings. Referring to FIG. 6, a predetermined cleaning process is performed on the resultant substrate in which the residues of FIG. 5 remain, indicating that the residues are completely removed from the top of the substrate. In this case, a cleaning solution in which a chelating agent is added to an SCI solution containing ozone water, ammonium hydroxide (NH 4 OH), hydrogen peroxide (H 2 O 2 ), and pure water (DI water) is used. On the other hand, the first gate oxide pattern 22a is shown to have a predetermined thickness (T1), which is given a separate reference numeral to compare with the thickness of the second gate oxide film formed in a subsequent process. Referring to FIG. 7, an oxidation process of the resultant substrate of FIG. 6 is performed. As a result, an oxide film 26a having a predetermined thickness T2 is further formed on the first gate oxide pattern 22a, and the semiconductor substrate 20 is exposed by the first gate oxide pattern 22a in FIG. 6. Another oxide film 26b having a predetermined thickness T2 is formed. As a result, oxide films having different thicknesses can be formed through two oxidation processes on a single semiconductor substrate. That is, an oxide film having a thickness of T1, an oxide film having a thickness of T1 and T2 laminated thereon, and an oxide film having a thickness of T3 may be formed. Although the final result is shown in FIG. 7, the oxide films having these different thicknesses are shown in a single cross-sectional view, but the process of defining regions for them is described above on a single semiconductor substrate having different regions if the process is defined between two oxidation processes. It is obvious that oxide films of different thicknesses can be formed.
이상의 첨부 도면을 참조하여 설명한 본 발명의 실시예들은 최적의 실시예들이다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 상세하게 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용한 것이 아니다.Embodiments of the present invention described with reference to the accompanying drawings are optimal embodiments. Although specific terms have been used herein, they are used only for the purpose of describing the present invention in detail and are not used to limit the scope of the present invention as defined in the meaning or claims.
전술한 본 발명에 따른 단일 반도체 기판에 상이한 두께의 게이트 산화막 구조를 갖는 반도체 장치의 제조 방법은 다음과 같은 장점을 갖는다.The method of manufacturing a semiconductor device having a gate oxide film structure having a different thickness on a single semiconductor substrate according to the present invention described above has the following advantages.
첫째, 감광막을 스트립한 후 결과물 기판 상에 잔류하는 각종 폴리머 등의 찌꺼기들을 오존수를 이용하여 제거하면서도 이미 형성된 제1게이트 산화막에 손상을 주지 않는다.First, after removing the photoresist film, various polymers and other residues remaining on the resultant substrate are removed using ozone water, but do not damage the first gate oxide film formed.
둘째, 킬레이트제가 첨가된 SCI 세정 용액을 이용한 세정 공정으로 결과물 기판 상의 파티클(particle) 등의 각종 오염과, 금속 오염 물질을 제거할 수 있으며, 특히 SCI 세정용액에 첨가된 킬레이트제는 금속 오염물질 제거를 향상시킨다.Second, the cleaning process using the SCI cleaning solution to which the chelating agent is added can remove various contaminants such as particles on the resultant substrate and metal contaminants. In particular, the chelating agent added to the SCI cleaning solution removes the metal contaminants. To improve.
셋째, 세정 공정시 이미 형성된 제1게이트 산화막에 대한 식각 정도가 작아 세정 공정을 안정적으로 진행할 수 있으며, 따라서 공정 마진 확보가 용이하다.Third, the etching process of the first gate oxide film formed during the cleaning process is small, so that the cleaning process can be stably performed, thereby securing process margins.
Claims (9)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980000269A KR100255665B1 (en) | 1998-01-08 | 1998-01-08 | Method for fabricating semiconductor device which havig a different thickness gate oxide structure in a semiconductor substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980000269A KR100255665B1 (en) | 1998-01-08 | 1998-01-08 | Method for fabricating semiconductor device which havig a different thickness gate oxide structure in a semiconductor substrate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990065140A KR19990065140A (en) | 1999-08-05 |
| KR100255665B1 true KR100255665B1 (en) | 2000-05-01 |
Family
ID=19531113
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980000269A KR100255665B1 (en) | 1998-01-08 | 1998-01-08 | Method for fabricating semiconductor device which havig a different thickness gate oxide structure in a semiconductor substrate |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100255665B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100829597B1 (en) | 2006-11-10 | 2008-05-14 | 삼성전자주식회사 | Method of cleaning semiconductor device and manufacturing the same |
| CN104465325A (en) * | 2014-11-28 | 2015-03-25 | 上海华力微电子有限公司 | Method for improving evenness of critical size of active area |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010063305A (en) * | 1999-12-22 | 2001-07-09 | 박종섭 | Method for forming gate line of lcd |
| KR20010066382A (en) * | 1999-12-31 | 2001-07-11 | 박종섭 | Method for manufacturing semiconductor device with dual gate dielectric layer |
| KR101951456B1 (en) * | 2018-01-23 | 2019-05-20 | 영창케미칼 주식회사 | A new etching method for forming a fine silicon pattern in a semiconductor manufacturing process |
-
1998
- 1998-01-08 KR KR1019980000269A patent/KR100255665B1/en not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100829597B1 (en) | 2006-11-10 | 2008-05-14 | 삼성전자주식회사 | Method of cleaning semiconductor device and manufacturing the same |
| CN104465325A (en) * | 2014-11-28 | 2015-03-25 | 上海华力微电子有限公司 | Method for improving evenness of critical size of active area |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990065140A (en) | 1999-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2548881B2 (en) | Method for forming via contact in semiconductor device manufacturing | |
| CN111584348A (en) | Reworking method of three-layer photoetching material | |
| KR100255665B1 (en) | Method for fabricating semiconductor device which havig a different thickness gate oxide structure in a semiconductor substrate | |
| US6461973B1 (en) | Method for forming high quality multiple thickness oxide layers by reducing descum induced defects | |
| US5858861A (en) | Reducing nitride residue by changing the nitride film surface property | |
| KR100528445B1 (en) | A method of forming dual gate oxide | |
| US6432618B1 (en) | Method for forming high quality multiple thickness oxide layers by reducing descum induced defects | |
| US6423479B1 (en) | Cleaning carbon contamination on mask using gaseous phase | |
| KR100366624B1 (en) | Method for manufacturing semiconductor device using anti-reflective coating film | |
| KR100281275B1 (en) | Method for manufacturing polycrystalline silicon wiring of semiconductor device | |
| KR100584498B1 (en) | Method for removing photoresist pattern | |
| KR100557611B1 (en) | Method for forming gate-oxides of semiconductor devices | |
| KR20010046749A (en) | Method for fabricating node contact in semiconductor device | |
| US7083897B2 (en) | Method of fabricating a poly fuse | |
| KR100205096B1 (en) | Removing method of photoresist film in the semiconductor device | |
| US20030181059A1 (en) | Method for fabricating pad oxide layer in semiconductor integrated circuits | |
| KR100192548B1 (en) | Manufacturing method of capacitor | |
| KR20050071115A (en) | Method for removing mottled etch in semiconductor fabricating process | |
| JPH06349728A (en) | Formation of resist pattern | |
| KR19990011634A (en) | Pattern Forming Method Using Anti-Reflection Film of Semiconductor Device | |
| KR960013781B1 (en) | Manufacturing method of field oxide | |
| KR100376869B1 (en) | Method of removing photoresist | |
| KR100284311B1 (en) | Method of manufacturing semiconductor device for improving via contact resistance | |
| JPH1012590A (en) | Manufacture of semiconductor device | |
| KR20000002904A (en) | Method of cleaning a semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100216 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |