JPH06349728A - Formation of resist pattern - Google Patents
Formation of resist patternInfo
- Publication number
- JPH06349728A JPH06349728A JP5141706A JP14170693A JPH06349728A JP H06349728 A JPH06349728 A JP H06349728A JP 5141706 A JP5141706 A JP 5141706A JP 14170693 A JP14170693 A JP 14170693A JP H06349728 A JPH06349728 A JP H06349728A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- layer resist
- pattern
- upper layer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】この発明は、レジストパターンの
形成方法に関し、更に詳しくは、固体撮像装置のオンチ
ップレンズの形成や微細加工に用いられる２層のレジス
トでなるレジストパターンの形成方法に係る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming a resist pattern, and more particularly, to a method of forming a resist pattern composed of a two-layer resist used for forming an on-chip lens of a solid-state image pickup device and fine processing. .
【０００２】[0002]
【従来の技術】従来、この種のレジストパターンの形成
方法としては、図３（Ａ）及び（Ｂ）に示すような例が
知られている。この方法は、図３（Ａ）に示すように基
体１上に下層レジスト（ネガレジスト）２を塗布し、パ
ターニングした後、全面に上層レジスト（ポジレジス
ト）３を塗布し、この上層レジスト３を露光する。図３
（Ａ）中３ａは、上層レジストの露光部を示している。
次に、現像液を用いて現像してパターンを形成してい
る。2. Description of the Related Art Conventionally, as a method of forming a resist pattern of this type, examples shown in FIGS. 3A and 3B are known. In this method, as shown in FIG. 3 (A), a lower layer resist (negative resist) 2 is coated on a substrate 1, patterned, and then an upper layer resist (positive resist) 3 is coated on the entire surface. Expose. Figure 3
Reference numeral 3a in (A) indicates an exposed portion of the upper layer resist.
Next, a pattern is formed by developing with a developing solution.
【０００３】[0003]
【発明が解決しようとする課題】しかしながら、下層レ
ジスト２が疎水性であるある場合、上層レジスト３の現
像液が下層レジストにたいして濡れ性が悪く、現像液が
微細なパターンの隙間に作用しない問題があった。この
ような場合、上層レジスト３の露光部３ａ間や下層レジ
スト２の段差部に上層レジスト３の現像残り３ｂが残っ
てしまい、パターンの拡大やくずれが生じ、微細パター
ンでは致命的な問題であった。However, when the lower layer resist 2 is hydrophobic, there is a problem that the developing solution of the upper layer resist 3 has poor wettability with respect to the lower layer resist and the developing solution does not act on the gaps of the fine pattern. there were. In such a case, the undeveloped residue 3b of the upper layer resist 3 remains between the exposed portions 3a of the upper layer resist 3 and the stepped portion of the lower layer resist 2, and the pattern enlarges or collapses, which is a fatal problem in a fine pattern. It was
【０００４】この発明が解決しようとする課題は、上層
レジストのパターンを厳密に形成するには、どのような
手段を講じればよいかという点にある。The problem to be solved by the present invention is what kind of means should be taken to form the upper resist pattern exactly.
【０００５】[0005]
【課題を解決するための手段】この出願の請求項１記載
の発明は、基体上に下層レジストを形成し、該下層レジ
スト上に上層レジストを塗布し、該上層レジストを露光
・現像してレジストパターンを形成する方法において、
前記下層レジストの表面に、前記上層レジストの現像液
との濡れ性を高める表面処理を施した後、上層レジスト
を形成することを、解決手段としている。The invention according to claim 1 of this application is to form a lower layer resist on a substrate, apply an upper layer resist on the lower layer resist, and expose and develop the upper layer resist to form a resist. In the method of forming a pattern,
The solution is to form the upper layer resist after performing a surface treatment on the surface of the lower layer resist to enhance the wettability of the upper layer resist with the developing solution.
【０００６】請求項２記載の発明は、上記親水性処理は
ライトエッチングであることを特徴としている。The invention according to claim 2 is characterized in that the hydrophilic treatment is light etching.
【０００７】[0007]
【作用】この出願の請求項１記載の発明においては、下
層レジストが表面処理されているため、上層レジストの
現像液が、微細なパターンの隙間にも濡れ、厳密なパタ
ーンニングを可能にする。上層レジストの現像液が親水
性であるならば、この表面処理は下層レジストの表面を
親水性にする表面処理を行えばよい。一方、その現像液
が疎水性であれば、下層レジスト表面を疎水性処理を行
えばよい。しかし、現行の現像液は、アルカリ水溶液な
どの親水性のものが多いため、下層レジストの表面に親
水性処理を要する。請求項２記載の発明は、この親水性
処理をライトエッチングで行うことによって、上層レジ
ストの現像液との濡れ性を高めている。In the invention according to claim 1 of this application, since the lower layer resist is surface-treated, the developing solution of the upper layer resist wets the gaps of the fine pattern, and enables strict patterning. If the developer of the upper layer resist is hydrophilic, this surface treatment may be carried out by making the surface of the lower layer resist hydrophilic. On the other hand, if the developing solution is hydrophobic, the lower resist surface may be subjected to hydrophobic treatment. However, since most of the current developing solutions are hydrophilic such as alkaline aqueous solution, hydrophilic treatment is required on the surface of the lower layer resist. According to the second aspect of the present invention, the hydrophilic treatment is performed by light etching to enhance the wettability of the upper layer resist with the developing solution.
【０００８】[0008]
【実施例】以下、この発明に係るレジストパターンの形
成方法の詳細を図面に示す実施例に基づいて説明する。
本実施例は、固体撮像装置のフィルタ上にオンチップレ
ンズを形成する場合に適用することができる。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The details of the method for forming a resist pattern according to the present invention will be described below with reference to the embodiments shown in the drawings.
This embodiment can be applied to the case where an on-chip lens is formed on the filter of the solid-state imaging device.
【０００９】本実施例は、図１（Ａ）に示すように、基
体（例えばフィルタ）１１上にＤｅｅｐＵＶ用のネガ型
レジスト１２を所定の厚さになるように、回転塗布す
る。次に、図１（Ｂ）に示すように、ネガ型レジスト１
２を所定のマスクを用いて露光する。同図中１２Ａは露
光部１２Ａであり、１２Ｂは未露光部である。In this embodiment, as shown in FIG. 1A, a negative resist 12 for Deep UV is spin-coated on a substrate (for example, a filter) 11 so as to have a predetermined thickness. Next, as shown in FIG. 1B, the negative resist 1
2 is exposed using a predetermined mask. In the figure, 12A is an exposed portion 12A and 12B is an unexposed portion.
【００１０】次に、ネガ型レジスト１２を現像する。図
１（Ｃ）に示すように、現像することにより未露光部１
２Ｂが除去される。このネガ型レジストの未露光部１２
Ｂが除去された部分は、固体撮像装置のパッド部のエッ
チングが施される領域である。Next, the negative resist 12 is developed. As shown in FIG. 1C, the unexposed portion 1 is developed by developing.
2B is removed. Unexposed part 12 of this negative resist
The portion where B is removed is an area where the pad portion of the solid-state imaging device is etched.
【００１１】このようにして、パターニングされたネガ
型レジスト１２Ａ表面及び露出する基体１１表面に対し
て、図１（Ｄ）に示すようにライトエッチングを施す。
このライトエッチングは以下に示す条件で５秒間行っ
た。In this way, the surface of the patterned negative resist 12A and the exposed surface of the substrate 11 are subjected to light etching as shown in FIG. 1 (D).
This light etching was performed for 5 seconds under the following conditions.
【００１２】・エッチングガス及びその流量 酸素（Ｏ2）……５０ＳＣＣＭ 四沸化炭素（ＣＦ4）……５０ＳＣＣＭ ・圧力……０．５Ｔｏｒｒ ・ステージ温度……１００℃ ・ＲＦパワー………１７０Ｗ このライトエッチング処理によって被エッチング面は、
親水性になり、現像液との濡れ性が良くなる。Etching gas and its flow rate Oxygen (O 2 ) ... 50 SCCM Tetrafluorocarbon (CF 4 ) ... 50 SCCM-Pressure ... 0.5 Torr-Stage temperature ... 100 ° C.-RF power ... 170 W The surface to be etched by the light etching process is
It becomes hydrophilic and the wettability with the developer is improved.
【００１３】次に、図２（Ａ）に示すように、全面にポ
ジ型レジスト１３を回転塗布する。その後、図２（Ｂ）
に示すように、ポジ型レジスト１３を露光する。この露
光は、オンチップレンズを形成する部分以外を露光し
て、露光部１３Ｂと未露光部１３Ａとを形成する。Next, as shown in FIG. 2A, a positive type resist 13 is spin-coated on the entire surface. After that, FIG. 2 (B)
The positive resist 13 is exposed as shown in FIG. In this exposure, a portion other than the portion forming the on-chip lens is exposed to form an exposed portion 13B and an unexposed portion 13A.
【００１４】その後、親水性のアルカリ水溶液系の現像
液を用いて現像を行うことにより図２（Ｃ）に示すよう
なレジストパターンが形成できる。この場合、現像液
は、ポジ型レジストの未露光部１３Ａどうしの微細な隙
間に作用し、下地のネガ型レジストのパターンである露
光部１２Ａが露出した場合でも、下地が親水性であるた
め、現像液が下地を濡らして厳密な現像ができる。この
ようにしてパターニングされたポジ型レジスト１３のパ
ターンは断面が矩形となり、パターンのムラやパターン
のくずれは生じない。Thereafter, development is performed using a hydrophilic alkaline aqueous solution type developing solution to form a resist pattern as shown in FIG. 2 (C). In this case, the developer acts on the minute gaps between the unexposed portions 13A of the positive type resist, and even when the exposed portion 12A which is the pattern of the negative type resist of the underlayer is exposed, the underlayer is hydrophilic, Strict development is possible because the developer wets the base. The pattern of the positive resist 13 patterned in this way has a rectangular cross section, so that no pattern unevenness or pattern collapse occurs.
【００１５】以上、本発明を固体撮像装置のオンチップ
レンズの形成に供されるパターンに適用した本実施例に
ついて説明したが、この発明はこれに限定されるもので
はなく、各種の多層レジストによる微細パターンを形成
する場合に適用が可能である。Although the present embodiment has been described above in which the present invention is applied to a pattern used for forming an on-chip lens of a solid-state image pickup device, the present invention is not limited to this, and various multilayer resists may be used. It can be applied when forming a fine pattern.
【００１６】上記実施例においては、下層レジストがネ
ガ型で上層レジストがポジ型であったが、レジストの組
合わせは変更が可能である。In the above embodiment, the lower layer resist is negative and the upper layer resist is positive, but the combination of resists can be changed.
【００１７】また、上記実施例は、二層レジストの例で
あるが、勿論三相レジストにも適用が可能である。Further, the above embodiment is an example of a two-layer resist, but of course, it can be applied to a three-phase resist.
【００１８】さらに、上記実施例においては、下層レジ
ストの表面処理を親水性処理としたが、上層レジストの
現像液の性質に応じて疎水性処理でもよい。Further, in the above embodiments, the surface treatment of the lower layer resist is hydrophilic, but it may be hydrophobic treatment depending on the property of the developer of the upper layer resist.
【００１９】[0019]
【発明の効果】以上の説明から明らかなように、請求項
１及び２記載の発明によれば、上層レジストの現像液が
微細なパターンの隙間に完全に作用することが可能とな
り、厳密にパターン形成が行える効果がある。このた
め、半導体装置の製造歩留りを向上すると共に、性能を
向上させる効果を奏する。As is apparent from the above description, according to the first and second aspects of the present invention, the developer for the upper layer resist can completely act on the gaps of the fine pattern, and the pattern is strict. There is an effect that it can be formed. Therefore, the manufacturing yield of the semiconductor device is improved and the performance is improved.
【図１】（Ａ）〜（Ｄ）はこの発明の実施例を示す工程
断面図。1A to 1D are process sectional views showing an embodiment of the present invention.
【図２】（Ａ）〜（Ｃ）はこの発明の実施例を示す工程
断面図。2A to 2C are process sectional views showing an embodiment of the present invention.
【図３】（Ａ）及び（Ｂ）は従来の工程断面図。3A and 3B are cross-sectional views of a conventional process.
１１…基体 １２…ネガ型レジスト １３…ポジ型レジスト 11 ... Substrate 12 ... Negative resist 13 ... Positive resist
Claims (2)
レジスト上に上層レジストを塗布し、該上層レジストを
露光・現像してレジストパターンを形成する方法におい
て、 前記下層レジストの表面に、前記上層レジストの現像液
との濡れ性を高める表面処理を施した後、上層レジスト
を形成することを特徴とするレジストパターンの形成方
法。1. A method for forming a lower layer resist on a substrate, applying an upper layer resist on the lower layer resist, exposing and developing the upper layer resist to form a resist pattern, wherein the surface of the lower layer resist is A method for forming a resist pattern, which comprises forming an upper layer resist after performing a surface treatment for increasing the wettability of the upper layer resist with a developing solution.
る請求項１記載に係るレジストパターンの形成方法。2. The method for forming a resist pattern according to claim 1, wherein the surface treatment is light etching.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5141706A JPH06349728A (en) | 1993-06-14 | 1993-06-14 | Formation of resist pattern |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5141706A JPH06349728A (en) | 1993-06-14 | 1993-06-14 | Formation of resist pattern |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06349728A true JPH06349728A (en) | 1994-12-22 |
Family
ID=15298311
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5141706A Pending JPH06349728A (en) | 1993-06-14 | 1993-06-14 | Formation of resist pattern |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06349728A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100382022B1 (en) * | 1998-08-31 | 2003-04-26 | 가부시끼가이샤 도시바 | A method of depositing films |
| US7094519B2 (en) | 2002-12-30 | 2006-08-22 | Dongbu Electronics Co., Ltd. | Method of manufacturing a CMOS image sensor |
| KR20170121240A (en) | 2015-02-26 | 2017-11-01 | 가부시키가이샤 아데카 | Pattern forming method and electronic device manufactured using the same |
-
1993
- 1993-06-14 JP JP5141706A patent/JPH06349728A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100382022B1 (en) * | 1998-08-31 | 2003-04-26 | 가부시끼가이샤 도시바 | A method of depositing films |
| US7094519B2 (en) | 2002-12-30 | 2006-08-22 | Dongbu Electronics Co., Ltd. | Method of manufacturing a CMOS image sensor |
| KR20170121240A (en) | 2015-02-26 | 2017-11-01 | 가부시키가이샤 아데카 | Pattern forming method and electronic device manufactured using the same |
| US10386721B2 (en) | 2015-02-26 | 2019-08-20 | Adeka Corporation | Pattern formation method and electronic device manufactured using same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2006041477A (en) | Method of manufacturing semiconductor device | |
| JPH055174B2 (en) | ||
| JP2001291651A (en) | Method for forming resist pattern, and method for manufacturing semiconductor device | |
| JPH06349728A (en) | Formation of resist pattern | |
| KR100545185B1 (en) | Method for fabricating fine contact hole | |
| JPS6386550A (en) | Formation of multilayer interconnection layer | |
| JPH06105686B2 (en) | Method for manufacturing semiconductor device | |
| JP5966808B2 (en) | Manufacturing method of semiconductor device | |
| JP3421268B2 (en) | Pattern formation method | |
| KR100369866B1 (en) | Method for forming fine contact hole in semiconductor device | |
| KR101096208B1 (en) | Method for forming isolation patterns of semiocnductor device | |
| KR20030000475A (en) | Method for forming a pattern | |
| KR100569537B1 (en) | Method for Forming Photoresist Pattern of Semicoductor Device | |
| JP2000260765A (en) | Pattern formation method of organic insulating film | |
| JP3264424B2 (en) | Patterning method for photoresist layer | |
| JPH01302724A (en) | Manufacture of semiconductor device | |
| KR100239435B1 (en) | Semiconductor manufacturing method | |
| JP2985884B1 (en) | Method for manufacturing semiconductor device | |
| JPH0562894A (en) | Forming method for fine pattern | |
| JP2003031486A (en) | Formation method of fine resist pattern | |
| JPS5896737A (en) | Manufacture of semiconductor device | |
| JP2006186020A (en) | Method of manufacturing semiconductor device | |
| JPS60106132A (en) | Formation of pattern | |
| JPH0471331B2 (en) | ||
| JPH0661360A (en) | Manufacture of semiconductor device |