KR100248815B1 - 고속 씨모스 송수신 장치 - Google Patents

Abstract

1. 청구 범위에 기재된 발명이 속한 기술분야

고속 CMOS 송수신 장치

2. 발명이 해결하려고자 하는 기술적 과제

CMOS전송 시스템에서는 송수신 시스템의 전압 스윙폭이 CMOS레벨로 매우 크므로 효율적인 전송을 하기 어려웠을 뿐 아니라 고속 송수신을 실현하기 위해서는 전송라인에 ECL(Emitter Coupled Logic)전압 레벨을 적용하여 사용하였으나, 이 경우에 ECL과 CMOS간에 별도의 전압 변환회로를 사용해야 하는 단점이 있었다.

3. 발명의 해결방법의 요지

본 발명은 CMOS회로를 이용하여 전송전압의 스윙폭을 줄여 고속 전송을 실현하였고 차등 수신 증폭기를 수신단에 적용하여 CMOS레벨과 변환된 전송 전압 레벨의 변환을 위한 추가의 하드웨어의 필요성을 제거하여 고속 CMOS 송수신장치를 제공하고자 한다.

4. 발명의 중요한 용도

송수신 장치

Description

고속 씨모스(CMOS) 송수신 장치

본 발명은 칩 내부간 또는 칩 간의 고속 데이터 송수신을 필요로 하는 시스템에 사용가능한 고속 CMOS(Complementary Metal Oxide Semiconductor) 송수신기에 관한 것이다.

종래의 CMOS 전송 시스템에서는 송수신 시스템의 전압 스윙폭이 CMOS레벨로 매우 크므로 효율적인 전송이 어려웠을 뿐 아니라 고속 송수신을 실현하기 위해서 전송라인에 ECL(Emitter Coupled Logic) 전압 레벨을 적용함으로써 ECL과 CMOS 전압레벨 간에 전압 변환을 위한 별도의 전압 변환회로를 사용해야 하는 문제가 있었다.

상기 종래 기술에 대한 문제점을 해결하기 위하여 안출된 본 발명은, CMOS회로를 이용하여 전송전압의 스윙폭을 줄여 고속 전송을 실현하였고 차등 수신 증폭기를 수신단에 적용하여 CMOS 레벨과 변환된 전송 전압 레벨 간 변환을 위한 추가의 하드웨어의 필요성을 제거한 고속 CMOS 송수신장치를 제공하는 데 그 목적이 있다.

도1은 본 발명에 따른 고속 CMOS 송수신 장치의 구성도.

*도면의 주요부분에 대한 부호의 설명

12 : 전송라인 14 : 저항

18: 송신단 20 : NOR게이트

38 : 수신단 28, 32, 44, 50, 56, 60, 68, 74, 78, 82 : 트랜지스터

86 : 인버터

상기 목적을 달성하기 위한여 본 발명은, 전송라인; 송신 데이터에 응답하여 접지전원 레벨보다 트랜지스터의 문턱전압만큼 상승된 전압 레벨을 상기 전송라인으로 보내는 송신수단; 상기 송신수단에 연결되며, 상기 전송라인을 CMOS 레벨의 전원전압보다 낮은 임의의 전압 레벨로 프리차지하기 위한 프리챠지 수단; 기준 전압을 발생하는 기준 전압 발생 수단; 및 인에이블 신호에 응답하여 상기 전송라인의 전압 레벨 및 상기 기준 전압 발생 수단으로부터 출력되는 상기 기준 전압의 레벨을 차등 증폭한 후 수신 데이터를 출력하는 차등 수신 증폭 수단을 포함하며, 상기 전송라인의 전압 레벨은, 상기 접지전원 레벨보다 트랜지스터의 문턱전압만큼 상승된 전압 레벨과 CMOS 레벨보다 낮은 임의의 전압 레벨 사이에서 스윙하고, 상기 기준 전압은 상기 접지전원 레벨보다 트랜지스터의 문턱전압만큼 상승된 전압 레벨과 CMOS 레벨보다 낮은 임의의 전압 레벨의 중간 전압값인 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명의 일실시예를 상세히 설명한다.

도1은 본 발명에 따른 CMOS회로로 구성된 고속 데이터 전송용 송수신 시스템으로서, 도면에서 12는 전송라인, 14는 저항, 20은 NOR게이트, 18은 송신단, 38은 수신단, 40은 기준 전압 발생기, 54는 차등 수신 증폭기, 28, 32, 44, 50, 56, 60, 68, 74, 78, 82는 트랜지스터, 86은 인버터를 각각 나타낸다.

도면에서 도시한 바와 같이, 먼저 송수신 라인(12)과 CMOS 레벨보다 낮은 2.5V 전압 사이에 프리챠지(precharge)를 위한 프리챠지용 저항(14)을 연결한다. 이렇게 함으로써 송수신 라인인 전송 라인(12)은 항상 2.5V로 프리챠지되어진다. 여기서, 이때의 저항(14)은 전송 라인의 임피던스 매칭을 위하여 적절히 저항값을 선택하여 사용하면 된다.

그리고, 송신단(18)에서는 오픈 드레인(open drain) 구성을 갖는 NMOS 트랜지스터(28)와 상기 NMOS 트랜지스터(28)의 소스에 연결된 NMOS 트랜지스터(32)의 문턱 전압 강하를 이용할 수 있도록 상기 NMOS트랜지스터(32)의 게이트와 드레인을 연결한다. 여기서 상기 NMOS 트랜지스터(28)의 소스와 상기 NMOS 트랜지스터(32)의 드레인은 서로 연결되어 있다. 이렇게 함으로써 오픈 드레인으로 연결된 상기 NMOS 트랜지스터(28)가 오프(off) 상태가 되면 상기 전송라인(12)은 2.5V로 프리챠지되어 로직 레벨 '하이' 가 되고 상기 NMOS 트랜지스터(28)가 온(on) 상태가 되면 노드(30)는 상기 NMOS 트랜지스터(32)에 의해 NMOS 트랜지스터의 문턱전압만큼 상승되고 전송라인(12)의 전압은 그라운드 레벨보다 큰 NMOS 트랜지스터의 문턱전압 레벨로 디스챠지된다.

따라서, 송신단의 전압레벨은 CMOS 전압보다 작은 2.5V와 NMOS의 트랜지스터의 문턱전압 사이에서 스윙을 하게 되어 보다 빠른 고속 전송을 가능하게 한다.

여기에서 NMOS 트랜지스터(28)의 게이트는 데이터 신호(D1)와 송신단의 인에이블신호인 ED1 을 입력으로하는 NOR 게이트(20)의 출력과 연결되어 동작하는데, 여기서 인에이블 신호인 EDI이 로직 로우이면 NOR 게이트(20)의 출력은 데이터 입력D1의 인버팅이 되어 상기 NMOS 트랜지스터(28)를 온/오프(on/off)시킨다.

그리고, 인에이블 신호인 EDI 이 로직 '하이' 이면 NOR 게이트(20)의 출력은 항상 '로우'가 되어 NMOS 트랜지스터(28)가 오프되고, 그에 따라 전송라인(12)이 프리챠지다.

그리고, 수신단(38)은 상기 기준 전압 발생기(40)와 상기 차등 수신 증폭기(54)로 구성되고, 상기 기준 전압발생기(40)는 라인(46)에 기준 전압이나 문턱 전압(Vout)을 발생하는 PMOS/NMOS 트랜지스터(44, 50)으로 이루어진다. 상기 문턱전압은 대략 전송라인 전압 스윙의 중간값인 2.0V이다.

여기서 차등 수신 증폭기(54)의 NMOS 트랜지스터(56)의 게이트는 전송라인(12)과 연결되어 전송라인의 전압이 2.0V이상이면 기준 전압 발생기(40)의 출력 라인(46)의 Vout보다 크게 되어 상기 차등 수신 증폭기(54)의 출력(58)은 로직 '로우' 상태가 되고 전송라인의 전압이 2.0V보다 작으면 차등 수신 증폭기(54)의 출력(58)은 로직 '하이' 상태가 된다.

또한, 상기 차등 수신 증폭기(54)는 PMOS와 NMOS 트랜지스터 다수개로 (56, 60, 68, 74, 78, 80)로 구성되고, 상기 차등 수신 증폭기(54)의 인에이블 리드(read) 신호인 ER1 이 상기 트랜지스터(60)의 게이트로 연결되어 ER1이 '하이' 상태가 되면 상기 트랜지스터(60)가 온(on) 상태가 되어 상기 차등 수신 증폭기(54)의 동작을 디스에이블(disable) 시키고 ER1이 '로우' 상태가 되면 상기 트랜지스터(60)가 오프(off) 상태가 되어 상기 차등 수신 증폭기(54)는 상기 라인(46)의 기준 전압(Vout)과 입력 수신라인(13)의 전압에 따라 동작하게 된다.

또한, 상기 차등 수신 증폭기(54)의 출력라인은 인버터(86)의 입력과 연결되어 최종 수신 데이터의 로직 상태를 입력라인(13)의 위상과 같이 만든다.

즉, 본 발명을 간단히 설명하면 NMOS 의 문턱전압의 전압 강하를 이용하여 송수신 시스템의 '로우' 레벨의 전압 스윙폭을 줄였고, 송신단에서는 전송 라인에 CMOS 레벨보다 낮은 '하이' 레벨의 전압을 프리챠지하여 '하이' 레벨의 전압 상승을 억제하는 오픈 드레인 송신 시스템을 이용하였고 수신단에서는 차등 수신 증폭기와 기준전압 발생기를 이용하여 송신된 전압의 로직 상태를 감지할 수 있도록 구성하였다.

또한, 수신단의 동작 온/오프(on/off)를 할 수 있도록 한 개의 NMOS 트랜지스터를 추가하여 수신단 회로 동작을 조절하였고 송신단에서는 NOR게이트를 이용하여 드라이버 트랜지스터의 온/오프(on/off) 상태를 조절할 수 있도록 하였다. 이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

상기와 같은 본 발명은 CMOS데이타 전송 시스템의 고속화를 이룸으로써 고속 데이터 전송을 필요로 하는 CMOS를 사용한 시스템간 혹은 CMOS를 사용한 CHIP내에 적용 가능하다.

Claims (2)

1. 전송라인;

   송신 데이터에 응답하여 접지전원 레벨보다 트랜지스터의 문턱전압만큼 상승된 전압 레벨을 상기 전송라인으로 보내는 송신수단;

   상기 송신수단에 연결되며, 상기 전송라인을 CMOS 레벨의 전원전압보다 낮은 임의의 전압 레벨로 프리차지하기 위한 프리챠지 수단;

   기준 전압을 발생하는 기준 전압 발생 수단;

   및

   인에이블 신호에 응답하여 상기 전송라인의 전압 레벨 및 상기 기준 전압 발생 수단으로부터 출력되는 상기 기준 전압의 레벨을 차등 증폭한 후 수신 데이터를 출력하는 차등 수신 증폭 수단을 포함하며, 상기 전송라인의 전압 레벨은, 상기 접지전원 레벨보다 트랜지스터의 문턱전압만큼 상승된 전압 레벨과 CMOS 레벨보다 낮은 임의의 전압 레벨 사이에서 스윙하고, 상기 기준 전압은, 상기 접지전원 레벨보다 트랜지스터의 문턱전압만큼 상승된 전압 레벨과 CMOS 레벨보다 낮은 임의의 전압 레벨의 중간 전압값인 것을 특징으로 하는 고속 씨모스 송수신 장치.
2. 제 1 항에 있어서, 상기 송신 수단은,

   상기 송신 데이터에 응답하여 온/오프 동작이 제어되며, 드레인이 상기 전송라인에 직접 연결된 오픈 드레인 구성의 제1 NMOS 트랜지스터; 및

   상기 제1 NMOS 트랜지스터의 소스및 접지전원단 사이에 연결되며, 게이트 및 드레인이 서로 연결된 제2 NMOS 트랜지스터를 포함하여 이루어지는 고속 씨모스 송수신 장치.